JP4744293B2 - 半導体素子が直交配置された回路基板の製造方法 - Google Patents

Description

本発明は、両面に半導体素子を実装する回路基板に関し、特に、加熱によって生じる基板の変形を低減した回路基板に関する。

以下に、図４ないし図６を参照して、従来の構造を説明する。

従来より、図４Ａに示される両面実装用の回路基板１０１が用いられている。この回路基板１０１をＸ−Ｘ´線に沿った断面図（図４Ｂ）を参照して、回路基板１０１の構造を説明する。

まず、回路基板１０１の材料は、例えば、ガラスエポキシ樹脂などから成るコア材１０２の両面に、Ｃｕから成る第１の配線層１０３がパターニングされて形成される。ここで、コア１０２材を介して両面に形成された第１の配線層１０３を互いに電気的に接続するために、ドリル等によりコア材１０２の所定の位置に第１の貫通孔１０４が設けられ、第１の貫通孔１０４の側面が半田メッキ１１２される。次に、コア材１０２および第１の配線層１０３の表面は樹脂１０５によって被覆される。このとき、樹脂１０５は第１の貫通孔１０４にも充填される。

さらに、樹脂１０５の表面には第２の配線層１０６がパターニングして設けられる。第２の配線層１０６と第１の配線層１０３を電気的に接続するために、樹脂１０５の所定の位置にエッチング技術やレーザー等によって第２の貫通孔１０７が設けられ、貫通孔１０７の側面が半田メッキ１１２される。樹脂１０５および第２の配線層１０６の表面に第２の樹脂１０８が設けられるが、第２の配線層１０６の所定の位置には開口部が設けられ、電極１０９となる。電極１０９の表面は金メッキ１１０が設けられ、酸化、腐食等が防止される。

一方、半導体素子１１１の裏面には、半田バンプ（図示せず）が設けられており、当該半田バンプが、対応する電極１０９の上部に位置するよう、半導体素子１１１が回路基板１０１上に載置される。続いて、半導体素子１１１が載置された状態で回路基板１０１が加熱される（以下、リフロー処理という）ことで、半田バンプが溶解し、半導体素子１１１は回路基板１０１に電気的に接続される。

次に、図５Ａおよび図５Ｂを参照して、前記回路基板１０１をマザー基板２０１へ実装する方法を説明する。まず、マザー基板２０１には、点線で示すくり抜き部２０２が設けられている。くり抜き部２０２は回路基板１０１の周囲よりも若干小さい形状に設けられているため、回路基板２０１周辺部を当該くり抜き部２０２の周囲と重畳させることで、マザー基板２０１上に載置することができる。

ここでマザー基板２０１と回路基板１０１の回路の電気的コンタクトは、両基板に設けられたボンディングパッド２０４を金属細線２０５により接続して実現されている。一方、マザー基板２０１と回路基板１０１の重畳部は、例えば接着剤により固定される。その他、回路基板１０１およびマザー基板２０１の所定位置に半田ランド２０３を２点ないし４点設け、両基板の半田ランド２０３を重畳させて、半田２０６を介して接続してもよい。なお、図５Ｂは図５ＡのＸ−Ｘ´間の断面図を示している。

以上説明したように、従来の構造おいては、マザー基板２０１にくり抜き部２０２を設け、この上に回路基板１０１を実装するため、厚みのある半導体素子や部品を回路基板の両面に実装でき、しかも、このくり抜き部２０２に実装される半導体素子や部品は、マザー基板２０１上の発熱素子からの影響を受けづらいため、回路の誤動作、回路基板の劣化等を防止していた。

また、近年、回路基板１０１の周辺に設けられるピンの数が増加しているため、金属細線２０５を採用すると、ボンディング数の増加により、工数がかかる問題があった。よって、図６に示すように、回路基板１０１のエッジとなる面にサイド電極３０１を設け、サイド電極３０１とマザー基板２０１上の電極を半田３０２を介して一度に接続し、半田３０２の接続のみでマザー基板２０１と回路基板１０１を接着する手法が用いられている。本構成では、サイド電極３０１による接続により、ボンディングパッドに金属細線を接続する工程が不要となり、装置の簡単化や小型化が実現されていた。
特開平８−９７３５５号公報 特開２００４−２３０４５号公報

以上説明したように、従来例の構成により、装置の小型化が実現されているが、リフロー処理において、回路基板１０１が加熱される際に、基板自体に変形、特に反り返りが生じる問題があった。この変形には、以下に示す原因が考えられる。

上述のように、回路基板１０１において、第１の配線層１０３および第２の配線層１０６は所定のパターニング処理が施され、所定の箇所には第１の樹脂１０５または第２の樹脂１０８が充填されている。一般的に配線層はＣｕから成り、樹脂とは熱膨張率が大きく異なる。ここで仮に、表面と裏面に於いて、各配線層、例えばＣｕおよび樹脂が略均一に設けられていれば、リフロー処理時の加熱を受けても、表面と裏面においても略均等な応力が生じ、大きな変形が発生することはないと思われる。しかしながら実際には、以下の原因から、各部に生じる応力は均等ではない。

まず、配線層１０３または１０６は、図７に示されるように、第１の配線４０１および第２の配線４０２に分類される。ここで図面では、簡略化するため、第１の配線層４０１は、実線で示し、第２の配線層４０２は、斜線にてハッチングした領域で示す。図７は実際の半導体素子がフェイスダウンで実装されるため、半導体素子の電極とそれに対応するパッドが設けられているが、ここでは図面の簡略化のため省略をした。第１の配線４０１は通常の配線であり、信号を流すため、約５０μｍ．と細く形成されている。第２の配線は、電源電圧に接続される配線であり、安定した電圧特性、および大電流が流れるため、幅広く形成され、図７に示すように、第１の配線４０１が設けられないスペースを活用して、できる限りその幅が拡大されて設けられる。そのため、回路基板１０１の底面積の半分近くの面積を占有するように設けられることもある。

配線と配線の間には樹脂が充填されるため、第１の配線４０１が設けられる領域においては、配線の材料であるＣｕの占有密度は低い。一方、第２の配線４０２が設けられる領域においては、大きな面積を占める配線４０２の周囲に樹脂１０５または１０８が設けられるのみであり、Ｃｕの占有密度が高く、場合によっては略１００％近くにもなる場合が有る。よって、このＣｕ占有密度の不均一さにより、加熱時の応力が不均等となる。また、両面実装型の回路基板１０１の表と裏には、それぞれ複数の配線層が設けられるが、各配線層に設けられる配線パターンは異なるため、回路基板１０１は複雑に変形する。

実際のリフロー処理は、図８に示す工程により行われる。先ず図８Ａに示すように、第１の半導体素子１１１ａを回路基板１０１の所定の位置に載置した状態で、回路基板１０１は、粘着性樹脂５０１の上に載置され加熱される。この工程においては、回路基板１０１は粘着性樹脂５０１に固着されており、変形を生じることは殆どない。次に、回路基板１０１が冷却された後、第１の半導体素子１１１ａが接着された面を下側にし、回路基板１０１の裏面に、第２の半導体素子１１１ｂが所定の位置に載置される。

続いて、この状態で、回路基板１０１は粘着性樹脂５０１上に載置され、加熱される。このとき、回路基板１０１は、粘着性樹脂５０１に直接固着されておらず、フリーな状態となっているため、上述の原因により、変形を生じる。

このように、リフロー処理による加熱時に、配線層に複雑な応力が発生し、回路基板１０１全体に変形が生じる。これは、加熱時に発生した応力が、冷却時に全て取り除かれず残留し、表面と裏面の応力が相殺せず、冷却後にも複雑な変形が残留していたためである。よって、回路基板１０１をマザー基板２０１に実装すると、サイド電極３０１とマザー基板２０１側の電極３０３に隙間が生じ、半田３０２の接続が不完全となり、信頼性低下を招いていた。また、隙間を縮めるために、回路基板３０１を上方からプレスしながら半田３０２付けを行う必要が生じ、作業性の低下が発生していた。

前述した課題を解決するための主たる本発明は、回路基板の第１の面に長方形の底面を有する第１の半導体素子が実装され、
前記回路基板の第２の面に長方形の底面を有する第２の半導体素子が実装される、半導体素子が直交配置された回路基板の製造方法であって、
前記第１の半導体素子は、ボールグリッド型で、前記第２の半導体素子は、前記第１の半導体素子の電極ピッチよりも広いもので、前記第１の半導体素子の長手方向と前記第２の半導体素子の長手方向が直交配置され、
粘着性樹脂に固着された回路基板の第１の面に、前記第１の半導体素子を半田を介して接続し、
前記第１の半導体素子を下側にして粘着性樹脂に固定し、前記回路基板の前記第２の面に、前記第２の半導体素子を半田を介して接続する事で解決するものである。

また、前記第２の半導体素子は、リードにより実装されるもので解決するものである。

また、前記第２の半導体素子は、ＱＦＰまたはＳＩＰを採用することにより解決するものである。

さらに、前記第１の半導体素子と前記第２の半導体素子は、十字状、Ｔ字状またはＬ字状に配置される事で解決するものである。

本発明によれば、両回路基板に実装される半導体素子として、長方形の底辺を有するものを採用している。これらを実装する際、互いに直交関係となるよう実装することで、変形を防止することができる。この際、第１の半導体素子１１ａは、粘着性樹脂１２の固着力により、反りの発生しない回路基板１０に実装することが可能であるため、精度を必要とするピン数の多い例えばボールグリッドアレー等のチップを実装することが望ましい。逆に、第２の半導体素子１１ｂは、実装時に回路基板１０のＸ軸方向に若干の反りが発生することが予想されるため、ＱＦＰ，ＳＩＰなどリードによって実装するものを採用することが望ましい。また第２の半導体素子１１ｂとして電極ピッチが前記第１の半導体素子１１ａよりも広いものが好ましい。

さらに、本発明による回路基板はリフロー時の変形を低減されているので、マザー基板への実装時において、回路基板をマザー基板に押し付ける等の工程が不要となる。また、本構成により金線ボンディングを不要とすることができる。

本発明の第１の実施の形態について、図１を参照しながら説明する。第１の実施の形態は、主に回路基板上における半導体素子の配置を示すもので、その他の回路基板の構成は従来例または第１の実施の形態と同様でよい。

まず、図１を参照して本実施例に係る、半導体素子の配置の方法について説明する。図１（ア）は第１の実装面からみた回路基板１０であり、実線で示す第１の半導体素子１１ａが実装されている。また、図１（イ）は第２の実装面からみた回路基板１０であり、第２の半導体素子１１ｂが実線で実装されている。ここでは、第１の半導体素子１１ａと第２の半導体素子１１ｂを併せて半導体素子１１と表記する。いずれも太い点線で示すように、電極がドット状の半田ペーストを介して接続されている。

本実施例では、第１の半導体素子１１ａとして、長方形（Ｙ１＞Ｘ１）の底面（平面）を有する半導体素子、第２の半導体素子１１ｂとして長方形（Ｘ２＞Ｙ２）の底面（平面）を有する半導体素子が用いられている。図１に示すように、第１の半導体素子１１ａおよび第２の半導体素子１１ｂは、互いに直交して設けられる。

本構成によって、反りが防止される仕組みを図２（ア）、（イ）を参照して説明する。まず、図２（ア）のように、第１の半導体素子１１ａは、半田ペースト（未焼成）等の上に仮固定された状態で、粘着性樹脂１２に固着される。次に、半田リフローされて、前記半田ペーストが溶融し、第１の半導体素子１１ａが回路基板１０に接続される。この際、粘着性樹脂１２の固着力により、回路基板１０に反りは発生しない。ここでは、半田ペーストの溶解温度は２２０℃とする。

一旦冷却された後、図２（イ）に示すように、回路基板１０は、第１の半導体素子１１ａを下側にして、粘着性樹脂１２に固定される。その後、第２の半導体素子１１ｂを半田ペーストを介して仮載置した状態で再度半田リフローされて第２の半導体素子１１ｂが回路基板１０に接続される。

以上、２度目のリフロー時において、回路基板１０は粘着性樹脂１２に直接固着されていないため、従来例では、回路基板１０に変形が生じる。しかし、回路基板１０の表裏には、第１の半導体素子１１ａおよび第２の半導体素子１１ｂが半田を介して固着されているため、半田が凝固している温度領域においては、回路基板１０の変形に対し束縛力が発生する。以下に、２度目のリフロー時において、半田が凝固し、束縛力が発生する温度領域について説明する。

まず、第１の半導体素子１１ａと回路基板１０の間に設けられた半田は、２２０℃以下の温度領域では常に凝固している。よって、２２０℃以下の温度領域においては、第１の半導体素子１１ａは、図１においてＹ軸方向に長い長方形であるため、Ｙ軸方向の山折または谷折状の変形は防止されることになる。

一方、第２の半導体素子１１ｂは、加熱時２２０℃以下の温度領域では、半田ペーストを介して載置されるのみで、未だ回路基板１０に接着されていない。そして半田リフローにより、２２０℃以上に加熱される。２２０℃以上の温度領域では表裏の半田ペーストが溶解し、回路基板１０はフリーな状態となるが、最高加熱温度や過熱時間を調整することで、ある程度平坦性を維持することが可能である。その後の冷却過程における２２０℃以下の温度領域では、半田が凝固して、回路基板１０の変形に対し束縛力が発生する。ここで、第２の半導体素子１１ｂはＸ軸方向に長い長方形であるため、Ｘ軸方向の山折または谷折状の変形は防止されることになる。このとき、第１の半導体素子１１ａによるＹ軸方向の束縛力も作用しており、回路基板１０にはＸ軸およびＹ軸の両方の反りが防止される。

よって以上の作用により、第１の半導体素子１１ａの電極に各々形成された半田ペーストのうち、ドット状の半田ペースト１３ａＸ及び１３ａＹ（図１アを参照）については、第２の半導体素子１１ｂによる束縛力により、各々Ｘ軸およびＹ方向の変形が防止されることで、接続の信頼性が確保される。また第２の半導体素子１１ｂ（１３ｂＸ及び１３ｂＹ）についても同様である。

上記実施例において、Ｘ２＞Ｘ１、またはＹ１＞Ｙ２となる半導体素子１１を用い、第２の半導体素子１１ｂが、第１の半導体素子１１ａの側辺よりもＸ軸方向に延在して設けられ、または第１の半導体素子１１ａが、第２の半導体素子１１ｂの側辺よりもＹ軸方向に延在して設けられることにより、半導体素子１１と回路基板１０の接続の信頼性は更に向上する。たとえば半田ペースト１３ａＹについて、第２の半導体素子１１ｂの延在領域が設けられない場合、その設置位置を支点として、回路基板１０が湾曲し、結果、半田ペースト１３ａＹと回路基板１０との当接角度が変化する。よって、以上説明したように、延在領域を設けることにより、湾曲を防止し、半田ペースト１３ａＹと回路基板１０との当接角度を固定し、半田接続の信頼性が向上する。

なお、第１の半導体素子１１ａは、粘着性樹脂１２の固着力により、反りの発生しない回路基板１０に実装することが可能であるため、精度を必要とするピン数の多い例えばボールグリッドアレー等のチップを実装することが望ましい。

逆に、第２の半導体素子１１ｂは、実装時に回路基板１０のＸ軸方向に若干の反りが発生することが予想されるため、ＱＦＰ，ＳＩＰなどリードによって実装するものを採用することが望ましい。また第２の半導体素子１１ｂとして電極ピッチが前記第１の半導体素子１１ａよりも広いものが好ましい。

また、上記実施例においては、第１および第２の半導体素子１１ａおよび１１ｂのいずれもが長方形の底面をなすと述べた。しかしながら、第２の半導体素子１１ａが正方形であっても良い。例として、図３（ア）に示す配置方法が挙げられる。例えば正方形の一辺Ｘ２が、第１の半導体素子１１ａの短辺Ｘ１よりも長ければ、回路基板１０のＸ軸方向の反りを防止することができる。

また、上記実施例では、図１Ａにおいて半導体素子１１が十字状に直交する例を示したが、図３（イ）のように、Ｔ字状やＬ字状に配置することも考えられる。さらには、第１および第２の半導体素子１１ａおよび１１ｂが重畳しなくても、２つの半導体素子の長手方向が直交するように配置されれば、Ｘ軸およびＹ軸方向の変形を防止することが可能となる。

さらに、上記実施例においては、回路基板１０の各面に、１つずつ半導体素子を実装する例を示したが、複数の半導体素子が実装される場合でも、各面の半導体素子が全体として長方形状に配列されていれば、同様の効果が得られる。例えば、回路基板の裏面のサイズＸ２×Ｙ２の領域において、隣接するチップの境界（図３（ウ）の１１ｂの引き出し線付け根部分）が、第１の半導体素子１１ａの配置領域に位置すれば、この第２の半導体素子１１ｂによりその隣接する境界に相当する回路基板部分を平坦に維持することができる。

例として、図３（ウ）に示す配置方法が挙げられる。図３（ウ）においては、第１の実装面に、間隔が設けられて２つの第１の半導体素子１１ａがＹ軸方向に並べて配置される。第１の半導体素子１１ａはＸ軸方向の辺が長辺となっているため、第１の半導体素子１１ａによって回路基板１０のＸ軸方向反りが防止される。次に、第２の実装面においては、２つの第１の半導体素子１１ａの境界に重畳するように、第２の半導体素子１１ｂが設けられる。本構成により、２つの第１の半導体素子１１ａの間に発生する変形を、第２の半導体素子１１ｂによって防止することができる。

具体的には、第１の実装面に於いて、チップ間の境界に反りが発生する恐れがあるが、第２の実装面に於いて、第２の半導体素子１１ｂがその境界部分に設けられるため、その反りが抑止できる。

以上説明した実施例においては、第１の半導体素子１１ａおよび第２の半導体素子１１ｂは、同じ溶解温度の半田ペーストを用いて、回路基板１０に接続される。このように回路基板１０の裏表で同じ溶解温度の半田ペーストを用いた場合、第１の半導体素子１１ａと回路基板１０の間に設けられた半田ペーストは、第２の半導体素子１１ｂをリフロー処理により接続する際に、再度溶解してしまうため、第１の半導体素子１１ａと回路基板１０の接続が不安定となることが考えられる。よって、第２の半導体素子１１ｂと回路基板１０を接続する半田ペーストよりも高温で溶解する半田ペーストを用いて、第１の半導体素子１１ａを回路基板１０に接続することが望ましい。

しかしながら、リフロー処理の過程において、半導体素子１１が回路基板１０に対し、半田ペーストが溶解しても、一定位置を維持できるよう固定すれば、上記実施例のように同様の溶解温度の半田ペーストを用いても問題は無い。

また、図６に示す如く、回路基板１０１を、半田３０２によりマザー基板２０１に接着する際は、半田３０２として、半導体素子１１１と回路基板１０を接続する半田ペーストよりも融点の低い材質の半田を用いることが好ましい。本構成により、リフロー処理において、半導体素子１１１と回路基板１０１間の半田ペーストを溶解することなく、両者を固着した状態でマザー基板２０１に回路基板１０１を接続することができる。したがって、本構成により、半導体素子１１１と回路基板１０の接続を確実に維持することができる。

本発明の回路基板を説明する図ア）、イ）である。 本発明の回路基板の実装方法を説明する図である。 本発明の回路基板を説明する図ア）―ウ）である。 従来の回路基板を説明する図（Ａ）、断面図（Ｂ）である。 従来の回路基板の実装方法を説明する図（Ａ）、断面図（Ｂ）である。 従来の回路基板を説明する断面図である。 従来の回路基板を説明する図である。 本発明の回路基板の実装方法を説明する図（Ａ）、（Ｂ）である。

符号の説明

２ 第２の配線
４ａ、４ｂ、４ｃ、４ｄ、４ｅ 開口部
５ａ、５ｂ、５ｃ、５ｄ フレーム
６ｂ、６ｃ、６ｄ ランド
７ａ 第１の領域
７ｂ 第２の領域
１０ 回路基板
１１ａ 第１の半導体素子
１１ｂ 第２の半導体素子
１２ 粘着性樹脂
１３ａＸ、１３ａＹ、１３ｂＸ、１３ｂＹ 半田ペースト
１０１ 回路基板
１０２ コア材
１０３ 第１の配線層
１０４ 第１の貫通孔
１０５ 樹脂
１０６ 第２の配線層
１０７ 第２の貫通孔
１０８ 第２の樹脂
１０９ 電極
１１０ 金メッキ
１１１ 半導体素子
１１１ａ 第１の半導体素子
１１１ｂ 第２の半導体素子
１１２ 半田メッキ
２０１ マザー基板
２０２ くり抜き部
２０３ 半田ランド
２０４ ボンディングパッド
２０５ 金属細線
２０６ ３０２ 半田
３０１ サイド電極
３０３ 電極
４０１ 第１の配線
４０２ 第２の配線
５０１ 粘着性樹脂

Claims (4)

1. 回路基板の第１の面に長方形の底面を有する第１の半導体素子が実装され、
   前記回路基板の第２の面に長方形の底面を有する第２の半導体素子が実装される、半導体素子が直交配置された回路基板の製造方法であって、
   前記第１の半導体素子は、ボールグリッド型で、前記第２の半導体素子は、前記第１の半導体素子の電極ピッチよりも広いもので、前記第１の半導体素子の長手方向と前記第２の半導体素子の長手方向が直交配置され、
   粘着性樹脂に固着された回路基板の第１の面に、前記第１の半導体素子を半田を介して接続し、
   前記第１の半導体素子を下側にして粘着性樹脂に固定し、前記回路基板の前記第２の面に、前記第２の半導体素子を半田を介して接続する事を特徴とした半導体素子が直交配置された回路基板の製造方法。
2. 前記第２の半導体素子は、リードにより実装されるものである請求項１に記載の半導体素子が直交配置された回路基板の製造方法。
3. 前記第２の半導体素子は、ＱＦＰまたはＳＩＰである請求項２に記載の半導体素子が直交配置された回路基板の製造方法。
4. 前記第１の半導体素子と前記第２の半導体素子は、十字状、Ｔ字状またはＬ字状に配置される請求項３に記載の半導体素子が直交配置された回路基板の製造方法。