JP2009188026A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2009188026A JP2009188026A JP2008023909A JP2008023909A JP2009188026A JP 2009188026 A JP2009188026 A JP 2009188026A JP 2008023909 A JP2008023909 A JP 2008023909A JP 2008023909 A JP2008023909 A JP 2008023909A JP 2009188026 A JP2009188026 A JP 2009188026A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- core
- component package
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 電子部品用パッケージと実装基板のギャップを制御する技術において、従来BGA実装による電子部品製造工程を大幅に変更することなく、電子部品の小型化と高接続信頼性を有する電子部品を提供する。
【解決手段】 本発明は、電子部品用パッケージと実装基板とを複数のはんだバンプにより接続した電子部品であって、前記複数のはんだバンプの一部は、はんだより融点が高くコアとなるボールの表面に前記はんだを被覆したコアはんだボールによって形成されてなり、前記コアはんだボールは、前記実装基板を一つの同一直線上にない、少なくとも3点で支持するものである電子部品である。
【選択図】 図1
【解決手段】 本発明は、電子部品用パッケージと実装基板とを複数のはんだバンプにより接続した電子部品であって、前記複数のはんだバンプの一部は、はんだより融点が高くコアとなるボールの表面に前記はんだを被覆したコアはんだボールによって形成されてなり、前記コアはんだボールは、前記実装基板を一つの同一直線上にない、少なくとも3点で支持するものである電子部品である。
【選択図】 図1
Description
本発明は、高い接続信頼性を有する電子部品に関するものである。
近年、電子機器の携帯化・高性能化に伴い、電子部品に対して実装密度の高密度化・高接続信頼性への要求が高まっている。従来、半導体電子部品用パッケージとして、側面に端子を持つQFP(Quad Flat Package)が用いられてきた。QFPでは、外部接続用端子がIC電子部品用パッケージの周囲に位置しており、端子数を増加するためにはIC電子部品用パッケージ自体を大きくするか、端子間の幅を狭める方法しかなく、限界があった。
そこで、現在BGA(Ball Grid Array)パッケージが主流になっている。このBGAパッケージは、インターポーザ下の電極部から直接はんだボールを介して外部接続端子を形成できるため、直線から平面へと実装密度を向上させることができる。
しかしながら、BGA実装において、電子部品用パッケージ自体の重量が大きかったり、重量に偏りがあったり、電子部品用パッケージを加圧しながら実装する場合、リフロー時に接続端子が潰れてしまい、隣接する接続端子同士が接触してショートするといった不良が生じることがあった。また、電子部品用パッケージと実装基板の熱膨張率が異なることから、リフロー時に実装基板の反りが生じてしまい、接続端子が電極から離れて接触不良を生じるという問題があった。
また、電子部品用パッケージ自体の重量、偏り、実装基板との熱膨張率の違いから、リフロー時に実装基板と電子部品用パッケージが傾いた状態で接続されてしまうことがあり、接続端子部に繰り返しの熱変化に伴う剪断応力が加わったときに、応力集中箇所が生じてしまい、電子部品の寿命が極端に短くなることがあった。また、電子部品用パッケージと実装基板間のギャップが狭くなると、繰り返しの熱変化による剪断応力が強くなり、電子部品の寿命が短くなる問題があった。
そこで、上記問題を解決する方法として、電子部品用パッケージと実装基板を実装する際に接続端子外周部4隅に接着剤の塗布、及び接着剤の中にスペーサーを混入してギャップを形成し実装する提案がなされている(特許文献1)。この提案は、電子部品用パッケージ自体の重さや偏り、あるいは反りといった問題がある場合においても、リフロー時にスペーサーが支柱となって接続端子間のギャップを形成することから、安定した接続信頼性を有する電子部品が得られるという点で優れたものである。
特開平10−112478号公報
しかしながら、電子部品用パッケージと実装基板を接続する際に、熱により接着材が膨張するため、接続端子間のギャップを精度良く形成することは困難である。また、接着剤の中にスペーサーを混入する場合、接着剤塗布後、スペーサーを配置する工程が必要となることから、製造工程が複雑化してしまう。加えて、接続端子外周部に支柱を形成するためのスペースを必要とするため、電子部品自体が大きくなってしまう問題があった。
本発明の目的は、上記の複雑な工程を解決し、小型化が可能で高い接続信頼性を有する電子部品を提供することである。
本発明者は、複雑な工程による接続端子間のギャップ形成の問題を検討し、はんだバンプの一部にコアはんだボールを適用することで、電子部品の製造工程を簡略化するとともに、高い接続信頼性を有する電子部品の小型化ができることを見出し本発明に到達した。
すなわち本発明は、電子部品用パッケージと実装基板とを複数のはんだバンプにより接続した電子部品であって、前記複数のはんだバンプの一部は、はんだより融点が高くコアとなるボールの表面に前記はんだを被覆したコアはんだボールによって形成されてなり、前記コアはんだボールは、前記実装基板を一つの同一直線上にない、少なくとも3点で支持する電子部品である。
前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から点対称の位置に配置され、前記はんだバンプの一部を形成することが好ましい。
また、前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から線対称の位置に配置され、前記はんだバンプの一部を形成してもよい。
また、前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から点対称かつ線対称の位置に配置され、前記はんだバンプの一部を形成することが好ましい。
前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から点対称の位置に配置され、前記はんだバンプの一部を形成することが好ましい。
また、前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から線対称の位置に配置され、前記はんだバンプの一部を形成してもよい。
また、前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から点対称かつ線対称の位置に配置され、前記はんだバンプの一部を形成することが好ましい。
本発明によれば、BGA実装において、はんだボールの一部をCuコアはんだボールに置き換えてはんだバンプを形成することによって、従来の電子部品製造工程を大幅変更することなく簡単に電子部品用パッケージと実装基板間のギャップを制御でき、高い信頼性を有する電子部品の製造を可能とする。さらには電極端子部に導電性を有する支柱を形成することから、新たに支柱形成用のスペースを確保する必要がないため、電子部品の小型化にも寄与できる。
本発明の最も重要な特徴は、電子部品用パッケージと実装基板とを複数のはんだバンプにより接続した電子部品におけるはんだバンプの一部にはんだを被覆したコアはんだボールを適用したことである。
本発明は、はんだバンプの一部にはんだを被覆したコアはんだボールを用いることで、従来のスペーサーの配置工程や接着剤の塗布工程を不要の電子部品となる。また、本発明は、コアとなるボールがスペーサーとして機能し、電子部品用パッケージと実装基板との接続端子間の安定したギャップを形成した電子部品となる。
本発明は、はんだバンプの一部にはんだを被覆したコアはんだボールを用いることで、従来のスペーサーの配置工程や接着剤の塗布工程を不要の電子部品となる。また、本発明は、コアとなるボールがスペーサーとして機能し、電子部品用パッケージと実装基板との接続端子間の安定したギャップを形成した電子部品となる。
本発明において、接続端子部にコアはんだボールを同一直線上にのみ配置すると、電子部品用パッケージ自体の重量が大きい場合や重量に偏りがある場合に、電子部品用パッケージを実装基板に搭載し、加圧しながらリフローすると、電子部品用パッケージと実装基板が傾いて接続される恐れがあり、接続端子間のギャップが安定して得られなくなる。そのため、本発明においては、コアはんだボールが、実装基板を一つの同一直線上にない、少なくとも3点で支持する構成とした。
本発明の電子部品は、たとえば、図1に示すように、コアはんだボール2を接続端子の外周部の四隅に配置することで、電子部品用パッケージ1と実装基板5を安定したギャップを形成して接続したものとなる。このようなコアはんだボールの配置とすることで、リフロー時に実装基板に反りが生じた際、電子部品用パッケージと実装基板とのギャップが最外周部の支点以上に広がらなくなり、接続端子の接触不良を抑制することができる。
本発明の電子部品は、たとえば、図1に示すように、コアはんだボール2を接続端子の外周部の四隅に配置することで、電子部品用パッケージ1と実装基板5を安定したギャップを形成して接続したものとなる。このようなコアはんだボールの配置とすることで、リフロー時に実装基板に反りが生じた際、電子部品用パッケージと実装基板とのギャップが最外周部の支点以上に広がらなくなり、接続端子の接触不良を抑制することができる。
また、本発明の電子部品は、リフロー時の実装基板に生じる反りを抑制するために、コアはんだボールを複数の接続端子の中央部に配置することが好ましい。ここで、接続端子の中央部とは、実装基板外周から中心に向かって1/2以上内側の領域である。また、極中心位置のみにコアはんだボールを配置すると、安定性がやや劣るため、たとえば中心から外周に向かって1/5以上外側の領域に配置することが好ましい。
また、本発明の電子部品は、図1〜図19に示すように、コアはんだボールを電子部品用パッケージの平面内の中心位置から点対称または線対称の位置に配置し、はんだバンプの一部を形成することにより、実装基板上の電子部品用パッケージ自体に重量がある場合、重量に偏りがある場合や、加圧しながら電子部品用パッケージと実装基板を実装する場合において、実装時のはんだバンプあたりの応力負荷を低減することができる。
また、コアはんだボールを電子部品用パッケージの平面内の中心位置から点対称且つ線対称の位置に配置することがより好ましい。
また、本発明の電子部品は、図1〜図19に示すように、コアはんだボールを電子部品用パッケージの平面内の中心位置から点対称または線対称の位置に配置し、はんだバンプの一部を形成することにより、実装基板上の電子部品用パッケージ自体に重量がある場合、重量に偏りがある場合や、加圧しながら電子部品用パッケージと実装基板を実装する場合において、実装時のはんだバンプあたりの応力負荷を低減することができる。
また、コアはんだボールを電子部品用パッケージの平面内の中心位置から点対称且つ線対称の位置に配置することがより好ましい。
また、コアはんだボールは、コアとなるボールの表面にはんだを被覆したものであるため、はんだボールに比べコストが高く、全てのはんだバンプをコアはんだボールで形成すると電子部品のコストが高くなり、実用的ではない。したがって、本発明においては、はんだバンプの一部をコアはんだボールによって形成される構成とした。
本発明におけるコアとなるボールがスペーサーとして機能するためには、リフロー温度以上で溶融しないことが必要である。そこで、本発明においては、コアとなるボールをはんだより融点が高いボールとした。本発明においては、コアとなるボールとして、Cu、Ni、Alといった単金属および合金や、樹脂、セラミックス、あるいは樹脂やセラミックスの周りに金属層を形成した複合体を用いることができる。
また、本発明では、電子部品の発熱抑制、高速化に伴う高周波対応や加工性といった観点から、放熱性、電気特性に優れるCuをコアとなるボールに用いることが好ましい。
本発明におけるコアとなるボールがスペーサーとして機能するためには、リフロー温度以上で溶融しないことが必要である。そこで、本発明においては、コアとなるボールをはんだより融点が高いボールとした。本発明においては、コアとなるボールとして、Cu、Ni、Alといった単金属および合金や、樹脂、セラミックス、あるいは樹脂やセラミックスの周りに金属層を形成した複合体を用いることができる。
また、本発明では、電子部品の発熱抑制、高速化に伴う高周波対応や加工性といった観点から、放熱性、電気特性に優れるCuをコアとなるボールに用いることが好ましい。
以下に、本発明の実施例を図20および図21に基づいて説明する。
先ず、電子部品用パッケージ1上の直径が250μmの電解Ni/Auめっきを施した電極上に、フラックスを塗布した。このとき、電解Ni/Auめっきの厚さは、厚さ3μmのNiをめっきし、次いで厚さ0.5μmのAuをめっきした。
次に、図20に示すようにはんだボール3(図中の○印)、およびコアはんだボール2(図中の●印)を電子部品用パッケージ1の電極上に載置し、リフローすることで電子部品用パッケージ1上に接続端子を形成した。このとき、はんだボール3には、質量%でAgを3.0%、Cuを0.5%含み残部がSnおよび不可避的不純物からなるはんだ合金(Sn3Ag0.5Cu)で形成された直径が300μmのはんだボールを用いた。
また、コアはんだボール2には、直径が260μmのコアとなるCuボールに、厚さ1μmのNi下地層を形成し、その表面に厚さ19μmのはんだボール3と同組成のはんだ合金(Sn3Ag0.5Cu)めっきを施した最外径が300μmのCuコアはんだボールを用いた。
先ず、電子部品用パッケージ1上の直径が250μmの電解Ni/Auめっきを施した電極上に、フラックスを塗布した。このとき、電解Ni/Auめっきの厚さは、厚さ3μmのNiをめっきし、次いで厚さ0.5μmのAuをめっきした。
次に、図20に示すようにはんだボール3(図中の○印)、およびコアはんだボール2(図中の●印)を電子部品用パッケージ1の電極上に載置し、リフローすることで電子部品用パッケージ1上に接続端子を形成した。このとき、はんだボール3には、質量%でAgを3.0%、Cuを0.5%含み残部がSnおよび不可避的不純物からなるはんだ合金(Sn3Ag0.5Cu)で形成された直径が300μmのはんだボールを用いた。
また、コアはんだボール2には、直径が260μmのコアとなるCuボールに、厚さ1μmのNi下地層を形成し、その表面に厚さ19μmのはんだボール3と同組成のはんだ合金(Sn3Ag0.5Cu)めっきを施した最外径が300μmのCuコアはんだボールを用いた。
次に、実装基板5の直径280μmのCu電極上にはんだペーストを塗布し、接続端子の形成された電子部品用パッケージ1を搭載し、再度リフローして電子部品を作製した。このとき、電子部品用パッケージ1と実装基板5とを加圧して実装することを想定し、図21のように電子部品用パッケージ1上部に電子部品用パッケージ1と同サイズの錘6を載せ、電子部品用パッケージへ均一に荷重を負荷しながらリフローを行った。このときの荷重は、1.5×106N/m2であった。
上述した方法により作製した本発明の一実施例である電子部品におけるはんだバンプの走査型電子顕微鏡による断面観察像を図22(A)に、比較例として、全てはんだボールではんだバンプを形成したときの走査型電子顕微鏡による断面観察像を図22(B)に示す。
また、電子部品用パッケージと実装基板間のギャップを図23の箇所で示すパッケージ中央部の9点で計測した結果を図24に示す。図22の結果から、接続端子中心にコアとなるボールが入ることでコアとなるボールがスペーサーとして機能し、リフロー時の接続端子の潰れがなくなり、安定した接続端子間のギャップを得られることが確認できた。また、図24に示すように、電子部品用パッケージと実装基板間のギャップは、比較例の全てはんだボールではんだバンプを形成したものに比べ、バラツキが少なく、安定した接続端子間のギャップを得られることが確認できた。
また、電子部品用パッケージと実装基板間のギャップを図23の箇所で示すパッケージ中央部の9点で計測した結果を図24に示す。図22の結果から、接続端子中心にコアとなるボールが入ることでコアとなるボールがスペーサーとして機能し、リフロー時の接続端子の潰れがなくなり、安定した接続端子間のギャップを得られることが確認できた。また、図24に示すように、電子部品用パッケージと実装基板間のギャップは、比較例の全てはんだボールではんだバンプを形成したものに比べ、バラツキが少なく、安定した接続端子間のギャップを得られることが確認できた。
1:電子部品用パッケージ
2:コアはんだバンプ
3:はんだバンプ
4:配線
5:実装基板
6:錘
2:コアはんだバンプ
3:はんだバンプ
4:配線
5:実装基板
6:錘
Claims (4)
- 電子部品用パッケージと実装基板とを複数のはんだバンプにより接続した電子部品であって、前記複数のはんだバンプの一部は、はんだより融点が高くコアとなるボールの表面に前記はんだを被覆したコアはんだボールによって形成されてなり、前記コアはんだボールは、前記実装基板を一つの同一直線上にない、少なくとも3点で支持するものであることを特徴とする電子部品。
- 前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から点対称の位置に配置され、前記はんだバンプの一部を形成することを特徴とする請求項1に記載の電子部品。
- 前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から線対称の位置に配置され、前記はんだバンプの一部を形成することを特徴とする請求項1に記載の電子部品。
- 前記コアはんだボールは、前記電子部品用パッケージの平面内の中心位置から点対称かつ線対称の位置に配置され、前記はんだバンプの一部を形成することを特徴とする請求項1に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023909A JP2009188026A (ja) | 2008-02-04 | 2008-02-04 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023909A JP2009188026A (ja) | 2008-02-04 | 2008-02-04 | 電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009188026A true JP2009188026A (ja) | 2009-08-20 |
Family
ID=41071008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008023909A Pending JP2009188026A (ja) | 2008-02-04 | 2008-02-04 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009188026A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054417A (ja) * | 2010-09-01 | 2012-03-15 | Panasonic Corp | 電子部品の実装構造体及びその製造方法 |
CN111063667A (zh) * | 2019-11-12 | 2020-04-24 | 通富微电子股份有限公司 | 一种集成电路封装体及其制备方法 |
US11495589B2 (en) * | 2019-03-05 | 2022-11-08 | Fujitsu Optical Components Limited | Optical module and manufacturing method of optical module |
-
2008
- 2008-02-04 JP JP2008023909A patent/JP2009188026A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054417A (ja) * | 2010-09-01 | 2012-03-15 | Panasonic Corp | 電子部品の実装構造体及びその製造方法 |
US11495589B2 (en) * | 2019-03-05 | 2022-11-08 | Fujitsu Optical Components Limited | Optical module and manufacturing method of optical module |
CN111063667A (zh) * | 2019-11-12 | 2020-04-24 | 通富微电子股份有限公司 | 一种集成电路封装体及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5649805B2 (ja) | 半導体装置の製造方法 | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
JP5649788B2 (ja) | プリント板、プリント板実装構造、およびプリント板実装方法 | |
JP2008034570A (ja) | 半導体装置及びその製造方法 | |
JP2018140427A (ja) | はんだ材料、はんだペースト、フォームはんだ及びはんだ継手 | |
JP2006339316A (ja) | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 | |
JP4831502B2 (ja) | 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品 | |
JP6261354B2 (ja) | チップ実装構造体およびその製造方法 | |
JP2011171427A (ja) | 積層型半導体装置 | |
JP2004266074A (ja) | 配線基板 | |
JP2006303392A (ja) | プリント配線板と電子回路基板及びその製造方法 | |
JP2015226046A (ja) | 半導体装置、半導体装置の製造方法、電子機器 | |
JP2009188026A (ja) | 電子部品 | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
JP2006344624A (ja) | 電子部品の製造方法 | |
JP6969070B2 (ja) | はんだ材料、はんだペースト、フォームはんだ及びはんだ継手 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
JP5479959B2 (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク | |
JP2004128262A (ja) | はんだ被覆ボールの製造方法、およびはんだ被覆ボール | |
JP2007027701A (ja) | 配線基板 | |
JP2006216842A (ja) | メモリカードおよびプリント配線板 | |
JP2006093290A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP5083000B2 (ja) | 電子部品装置及び電子部品装置の製造方法 | |
KR100871067B1 (ko) | 구리 포스트 형성을 통한 고강도 솔더범프 제조방법 |