JP2006344624A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2006344624A
JP2006344624A JP2005166518A JP2005166518A JP2006344624A JP 2006344624 A JP2006344624 A JP 2006344624A JP 2005166518 A JP2005166518 A JP 2005166518A JP 2005166518 A JP2005166518 A JP 2005166518A JP 2006344624 A JP2006344624 A JP 2006344624A
Authority
JP
Japan
Prior art keywords
ball
core
solder
electrode
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005166518A
Other languages
English (en)
Other versions
JP2006344624A5 (ja
Inventor
Motoki Wakano
基樹 若野
Nobuhiko Chiwata
伸彦 千綿
Masaru Fujiyoshi
優 藤吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2005166518A priority Critical patent/JP2006344624A/ja
Publication of JP2006344624A publication Critical patent/JP2006344624A/ja
Publication of JP2006344624A5 publication Critical patent/JP2006344624A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 Cuコアはんだボールを使用して電子部品の接続端子となる電極を製造する上で、相手方となる別の基板等との接続強度の不足や接続信頼性不足の原因の一つとなる電極内部のCuボールの存在位置を、電極パッドの中央に容易に配置可能な製造方法を提供する。
【解決手段】 Snを主成分とし200〜250℃の融点を有するはんだめっき層を有し、コアとなるCuボールの体積Vに対するはんだめっき層の体積Vの比が、式0.05≦V/V≦0.5の値を満たす、直径が0.01mm〜1mmのCuコアはんだボールを、コアとなるCuボールの直径Dに対する電極パッドの直径Dの比が0.5≦D/D≦1.0の値を満たす電極パッドに配置し、ついで加熱接合して接続端子となる電極を形成する電子部品の製造方法である。
【選択図】 図1

Description

本発明はCuコアはんだボールを使用した接続強度の高い電子部品の製造方法に関する。
電子情報機器の発達ならびに高度なネットワークの整備による情報受発手段の飛躍的な向上に伴い、半導体チップの実装形態は直径φ760−φ300μmのはんだボールを接続材料としたBGA(Ball Grid Alley)が主流になりつつある。
今後、更なる高密度化・高速化・高性能化が要求されるにつれて、従来のはんだボールでは対応できない事が明らかになってきている。その理由の一つは、はんだボールにはI/O端子の増加に伴う電極の狭ピッチ化で、隣接するはんだボールの間隔が非常に狭いものとなり、わずかな変形でも互いに接触し、短絡するおそれがあることである。また、別の理由としては、従来のはんだボールによる接続部では、熱伝導が不足し、半導体チップが過熱したときに、接続部からの放熱性を確保しにくいことや、従来のはんだボールによる接続部では電気抵抗が十分低いとはいえず、高速化に伴う高周波対応が難しいことである。
そこで、BGA用はんだボールとして、Cuボールの表面にはんだ層を形成したCuコアはんだボールが開発されている。Cuコアはんだボールは、構造上はんだボールのコアがCuであることから、はんだのみの接続部に比べ、電気伝導性並びに熱伝導性が良く、従来の問題点を解決できるものとして期待されている。
また、このCuコアはんだボールは、熱によりはんだ層が軟化あるいは溶融したとしてもコアとなるCuボールは変形しないため、基板とチップ間のスペーサーの役目を果たし、従来のはんだボールの場合における基板とチップ間の位置を正確に保つことができ、微少な位置ずれが問題となる精密接合部の形成にとって有効と考えられている。
また、通常のはんだと比較するとコアとなるCuボールは硬く、つぶれ難いという効果のため、高機能パッケージや3次元実装といった精密接合が必要なパッケージにも適すると考えられている。
基板とチップを接続するためのCuコアはんだボールを利用した接続端子のさらなる改良技術として、特許文献1では、コアとなるCuボールの表面に白金層を形成し、該白金層を被覆するはんだ層を形成したCuコアはんだボールを接続部材として用いることが開示されている。この特許文献1によれば、これにより基板とチップとの接合強度が優れたものとなるとされている。
特開平11−103156号公報
Cuコアはんだボールを用いて接続を行なう際、典型的には基板上に電極パッドをCu層、Niめっき、Auめっきの順で形成し、フラックスを乗せた後、その上にCuコアはんだボールを搭載して200〜250℃でリフローすることにより接続端子となる電極(バンプ)を形成する。このとき接続端子が電極パッド中央に形成されたとしても、コアとなるCuボールがその接続端子の中心部からずれた状態で、すなわちCuボールが電極パッドの中央部から偏った状態で、固定されてしまう場合があった。
電極パッド中心部に形成した接続端子なる電極と、相手方となる別の基板等の電極パッドとを接続する際に、接続端子中のCuボールの位置に偏りが生じると、Cuボール表面に形成された金属間化合物の影響ではんだの濡れ上がりにばらつきが発生したり、Cuボールの表面に存在するはんだ層厚みの位置的な偏りから温度サイクルの際に生じる応力が一カ所に集中したりする原因となる。これらは、最終的には接続端子部分の接続強度の不足や接続信頼性の不足となって現れる。
本発明の目的は、上記課題に鑑み、Cuコアはんだボールを使用して電子部品の接続端子となる電極を製造する上で、相手方となる別の基板等との接続強度の不足や接続信頼性不足の原因の一つとなる電極内部のCuボールの存在位置を、電極パッドの中央に容易に配置可能な製造方法を提供することである。
本発明者は、接続端子内部のCuボールの位置ずれ抑制について、電極パッド、コアとなるCuボール、Cuボール表面に形成するはんだめっき層との最適な関係を追求し、本発明に想到した。
すなわち、本発明は、Snを主成分とし200〜250℃の融点を有するはんだめっき層を有し、コアとなるCuボールの体積Vに対するはんだめっき層の体積Vの比が、式0.05≦V/V≦0.5の値を満たす、直径が0.01mm〜1mmのCuコアはんだボールを、コアとなるCuボールの直径Dに対する電極パッドの直径Dの比が0.5≦D/D≦1.0の値を満たす電極パッドに配置し、ついで加熱接合して接続端子となる電極を形成する電子部品の製造方法である。
本発明によれば、接続端子となる電極内部のCuボールの位置を電極パッドの中央に容易に配置可能となるため、通常のBGA実装に限らず、三次元実装用途を含む微少な位置ずれが問題となる精密接合部の形成にとっても欠くことのできない技術となる。
上述したとおり、電子部品の高性能化および高集積化に伴い電極の狭ピッチ化が進み、電極パット径Dは1mm以下のサイズが通常使用されている。これに伴い、Cuコアはんだボールも1mm以下の径とすることが求められている。また、接続端子の役割を担うために最低限の体積を有する必要がある。
そこで、本発明においては、0.01mm〜1mmの径を有するCuコアはんだボールの使用を前提として検討した。Cuコアはんだボールは、別の基板等との接続端子となる電極を形成するためのものであるが、コアとなるCuボール部分は、実質的に溶解しないものである。したがって、電極形成のための加熱接合時では、電極パッドという台座に不安定に乗っている球体と同様である。そのため、電極パッドに対して、コアとなるCuボールが大きいほど不安定になる。、そこで、Cuボールの直径Dを電極パッド径Dの2倍以下に制限した。(0.5≦D/D
本発明者は、このようにして調整したCuコアはんだボールにより、安定した接続が可能と考えていたのであるが、実際には、コアとなるCuボールの大きさを制限したにも係わらず、加熱接合後、電極パッド中心部からコアとなるCuボールがずれてしまう現象が散見された。
そこで、さらに検討を進めた結果、単純に電極パッドに対して、Cuボールを小さくすればよいのではなく、Cuボールの直径Dに対する電極パッドの直径Dの比が0.5≦D/D≦1.0という適正値があることを見出し、さらに、コアとなるCuボールの径だけでなくCuボールの体積とCuボールに形成するめっきの体積の関係V/Vを最適な範囲である0.05≦V/V≦0.5に規制する事で、加熱接合後安定してCuボールを電極パッド中心に位置させることができたものである。
なお、本発明においては、はんだめっき層としては、Snを主成分とし200〜250℃の融点を有するはんだめっき層を適用する。これは、通常、電子部品に対して使用されているはんだである。なお、Snを主成分として、Ag或いはCuもしくはこれらの両方を添加した、実質的に鉛を含まない、はんだ層とすることが環境影響の点から好ましい。
以下、本発明を図面に基づいて説明する。図1は、本発明により得られるBGAタイプの電子部品の接続端子部の一例を示す断面図である。
図1においては、コアとなるCuボール2ははんだ層11で覆われ、基板8に形成された電極パッド9の中央に配置され、接続端子となる電極12を形成しているものである。なお図1において電極パッドの周囲はソルダーレジスト10で覆われているものである。
次に、図1の電子部品を得るための工程を図2及び図3を用いて説明する。
図2は、本発明に使用するCuコアはんだボール1の一例を示す断面図であり、コアとなるCuボール2と、はんだめっき層3で構成されている。
図2に示すCuコアはんだボールを、基板8の電極パッド9に配置する。基板8の電極パッド9としては、図3に示すように、Cu層7上にNiめっき層6、Auめっき層5の順で配置したものを用いることができる。これらは無電解めっきにより形成することができる。また、図3に示すようにCuコアはんだボールの固定するにはフラックス4を用いることができる。
図3のように配置した後、加熱して、電極パッド9上に接続端子となる電極12を形成する。そうすると理想的には図1に示す電極が得られる。 一方、Cuボールが中央からずれた好ましくない形態を図示すると、図4のようになる。
上述した図2〜3に示す工程に従って、図1に示す電極12の形成を試みた。
ここで、はんだめっき層3としては、共晶組成である融点が221℃のSn−3.5mass%Ag、Cuボールとしては、純度99.99%以上のCuを用いた。また、基板はFR−4基板とし、ソルダーレジスト10を配置して、Cu層7は50μm、その上にNiめっき層6は5μm、Auめっき層5は0.05μmの電極パッド9をそれぞれ無電解めっきによって形成した。また、加熱接合のためのリフロー温度は、最高温度を240±5℃とした。
本実施例及び比較例では、基板上に100点の電極12を形成し、形成した電極の中からランダムに選んだ10点のバンプ中におけるパッド中央に対するCuボールの位置ずれ距離を測定した。測定は、図4に示すように電極パッドの中心位置に対するCuボールの位置ずれ量を求めるものである。
本実施例及び比較例で検討したCuコアはんだボールの諸条件並びに電極バッド径と、測定されたCuボール位置ずれ量を表1に纏めて示す。
表1に示す通り、0.5≦D/D≦1.0の範囲においてV/V≦0.5という要件を全て満足したときに初めて、Cuボールがパッド中央付近に位置する形態となることが確認された。
なお、表1には記載していないが、はんだめっき層3をV/Vが0.05未満という薄いレベルのものとした場合は、接合の作用を担うはんだ量が少なく不適と判断した。
Figure 2006344624
本発明のBGAタイプの電子部品の接続端子部の一例を示す断面図。 本発明に使用するCuコアはんだボールの一例を示す断面図。 Cuコアはんだボールを電極パッド上に配置した状態の一例を示す図 Cuボール位置ずれを説明する図。
符号の説明
1 Cuコアはんだボール
2 Cuボール
3 はんだめっき層
4 フラックス
5 Auめっき層
6 Niめっき層
7 Cu層
8 基板
9 電極パッド
10 ソルダーレジスト
11 はんだ層
12 電極

Claims (1)

  1. Snを主成分とし200〜250℃の融点を有するはんだめっき層を有し、コアとなるCuボールの体積Vに対するはんだめっき層の体積Vの比が、式0.05≦V/V≦0.5の値を満たす、直径が0.01mm〜1mmのCuコアはんだボールを、コアとなるCuボールの直径Dに対する電極パッドの直径Dの比が0.5≦D/D≦1.0の値を満たす電極パッドに配置し、ついで加熱接合して接続端子となる電極を形成することを特徴とする電子部品の製造方法。
JP2005166518A 2005-06-07 2005-06-07 電子部品の製造方法 Pending JP2006344624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005166518A JP2006344624A (ja) 2005-06-07 2005-06-07 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005166518A JP2006344624A (ja) 2005-06-07 2005-06-07 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2006344624A true JP2006344624A (ja) 2006-12-21
JP2006344624A5 JP2006344624A5 (ja) 2008-06-26

Family

ID=37641392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005166518A Pending JP2006344624A (ja) 2005-06-07 2005-06-07 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2006344624A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177394A (ja) * 2009-01-29 2010-08-12 Hitachi Metals Ltd 半導体装置
KR20150027004A (ko) 2013-09-03 2015-03-11 센주긴조쿠고교 가부시키가이샤 범프 전극, 범프 전극 기판 및 그 제조 방법
CN105118817A (zh) * 2015-09-10 2015-12-02 江阴长电先进封装有限公司 一种低成本的硅基模块的封装结构及其封装方法
CN105226040A (zh) * 2015-09-10 2016-01-06 江阴长电先进封装有限公司 一种硅基模块的封装结构及其封装方法
KR20170068422A (ko) * 2015-04-23 2017-06-19 엠케이전자 주식회사 리버스 리플로우용 심재, 반도체 패키지, 전자 시스템 및 반도체 패키지의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266842A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08139097A (ja) * 1994-11-10 1996-05-31 World Metal:Kk フリップチップ用接続ボール及び半導体チップの接合方法
JPH09260438A (ja) * 1996-03-27 1997-10-03 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージ及びその製造方法
JP2000165013A (ja) * 1998-11-30 2000-06-16 Nec Corp はんだバンプを用いた部品接続構造およびその形成方法
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2004119998A (ja) * 2004-01-22 2004-04-15 Allied Material Corp 半導体パッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266842A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08139097A (ja) * 1994-11-10 1996-05-31 World Metal:Kk フリップチップ用接続ボール及び半導体チップの接合方法
JPH09260438A (ja) * 1996-03-27 1997-10-03 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージ及びその製造方法
JP2000165013A (ja) * 1998-11-30 2000-06-16 Nec Corp はんだバンプを用いた部品接続構造およびその形成方法
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2004119998A (ja) * 2004-01-22 2004-04-15 Allied Material Corp 半導体パッケージ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177394A (ja) * 2009-01-29 2010-08-12 Hitachi Metals Ltd 半導体装置
KR20150027004A (ko) 2013-09-03 2015-03-11 센주긴조쿠고교 가부시키가이샤 범프 전극, 범프 전극 기판 및 그 제조 방법
JP2015050380A (ja) * 2013-09-03 2015-03-16 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
US9662730B2 (en) 2013-09-03 2017-05-30 Senju Metal Industry Co., Ltd. Bump electrode, board which has bump electrodes, and method for manufacturing the board
TWI623988B (zh) * 2013-09-03 2018-05-11 千住金屬工業股份有限公司 凸點電極、凸點電極基板以及其製造方法
KR20170068422A (ko) * 2015-04-23 2017-06-19 엠케이전자 주식회사 리버스 리플로우용 심재, 반도체 패키지, 전자 시스템 및 반도체 패키지의 제조 방법
KR102014690B1 (ko) * 2015-04-23 2019-08-27 엠케이전자 주식회사 리버스 리플로우용 심재 및 반도체 패키지의 제조 방법
CN105118817A (zh) * 2015-09-10 2015-12-02 江阴长电先进封装有限公司 一种低成本的硅基模块的封装结构及其封装方法
CN105226040A (zh) * 2015-09-10 2016-01-06 江阴长电先进封装有限公司 一种硅基模块的封装结构及其封装方法
CN105118817B (zh) * 2015-09-10 2017-09-19 江阴长电先进封装有限公司 一种低成本的硅基模块的封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US8368195B2 (en) Semiconductor device including arrangement to control connection height and alignment between a plurity of stacked semiconductor chips
KR101332532B1 (ko) 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법
JP2012204391A (ja) 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
US20110133332A1 (en) Package substrate and method of fabricating the same
JPH0810716B2 (ja) 電子パッケージ
KR102007544B1 (ko) 범프 전극, 범프 전극 기판 및 그 제조 방법
KR20050022303A (ko) 접합재 및 이를 이용한 회로 장치
JP4070232B2 (ja) 配線基板及びその製造方法
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
JP2006344624A (ja) 電子部品の製造方法
JPH0245357B2 (ja) Kibannosetsuzokukozo
JP2003268403A (ja) 微小銅ボールおよび微小銅ボールの製造方法
JP2010003878A (ja) 回路基板及びその製造方法
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP2009283628A (ja) 半導体素子実装方法
TWI334752B (en) Manufacturing method of circuit device
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
KR100568496B1 (ko) 주석-인듐 합금층을 갖는 필름 회로 기판
JP2008098285A (ja) 半導体装置
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20080514

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20080514

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101008

A02 Decision of refusal

Effective date: 20110218

Free format text: JAPANESE INTERMEDIATE CODE: A02