JPH0245357B2 - Kibannosetsuzokukozo - Google Patents

Kibannosetsuzokukozo

Info

Publication number
JPH0245357B2
JPH0245357B2 JP57108478A JP10847882A JPH0245357B2 JP H0245357 B2 JPH0245357 B2 JP H0245357B2 JP 57108478 A JP57108478 A JP 57108478A JP 10847882 A JP10847882 A JP 10847882A JP H0245357 B2 JPH0245357 B2 JP H0245357B2
Authority
JP
Japan
Prior art keywords
substrate
board
chip
solder
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57108478A
Other languages
English (en)
Other versions
JPS59996A (ja
Inventor
Tasao Soga
Takaya Suzuki
Mamoru Sawahata
Tadao Kushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57108478A priority Critical patent/JPH0245357B2/ja
Publication of JPS59996A publication Critical patent/JPS59996A/ja
Publication of JPH0245357B2 publication Critical patent/JPH0245357B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
本発明は基板の接続構造に係り、特に高密度で
高信頼性に好適な基板の接続構造に関する。 従来の高密度マルチチツプ実装として、例えば
特公昭43−28735号に示される様なSiチツプに多
数個形成された電極とそれを支持する一方の回路
基板の端子部とをはんだで直接接合するCCB法
が知られている。この実装法の問題点はSiチツプ
と支持体との間に熱膨張係数の差に起因する熱歪
が生じ、この熱歪を接続部のはんだが緩和するた
め、はんだは次第に疲労して破断に至ることであ
る。このため、Siチツプと熱膨張係数が大きく異
なる回路基板ははんだが用意に熱疲労するため使
用できない。 第1図a,bは従来例を示し、1はSiチツプ、
2ははんだバンプ、3はAl2O3多層板、4は
Al2O3多層板の内層のWGペースト導体、5はW
ペース導体にNiめつきを2〜3μm施した表面配
線導体、13はスルーホール導体、18は多層プ
リント基板、6はCu箔リードを示す。第1図a
はSiチツプ1とAl2O3多層基板3とをCCB接合し
た一般的なCCB実装構造である。SiとAl2O33と
の熱膨張係数の差から、10年以上の寿命を保証す
るには最外周のはんだバンプ間距離dは5mmまで
しか、許されていない。またAl2O3多層配線基板
3の内部配線導体4はAl2O3グリーンシートと同
時に高温で焼成しなげればならない関係上、Wも
しくはMoペースト導体しか使用できないため誘
電率が8〜10と高く、高速計算に支障をきたして
いる。他方、第1図bに示すごとく、第1図aの
Al2O3多層基板の代わりに誘電率の低い多層プリ
ント18板を用いると、Cu6導体と有機絶縁相
でできているため、誘電率は3.5〜4.5と低く、高
速計算は可能になり上記aの欠点は改善される。
しかし、多層プリント板(ガラスエポキシ)の熱
膨張係数は10〜12×10-6/℃と高いため、Si(2.5
×10-6/℃)との熱膨張係数の差が大きくなり、
はんだバンプは容易に熱疲労し破壊する欠点があ
る。 本発明の目的は上記欠点を除去し、熱膨張係数
が異なる基板構造において、実装密度及び信頼性
は従来並みに維持し、熱歪を緩和する構造を提供
することにある。 上記目的を達成する本発明の特徴とするところ
は、一対の基板間に両者の中間の熱膨張係数を有
する中継基板を設け、中継基板のスルーホールを
介して一対の基板の電極端子間を接続することに
ある。 以下、本発明を図面を用いて詳細に説明する。 実施例 1 第2図は中継基板となるAl2O3基板の製造工程
を示す図である。焼結された中継基板の厚さは
0.5mm、スルーホール直径は150μm、ピツチは
250μmである。 第3図a,bはそれぞれグリーンシート12に
パンチングで穴明けした断面図と平面図を示す。
Siチツプのほぼ全面には250μmピツチではんだバ
ンプが形成されている。従つて、中継基板のグリ
ーンシートの穴はスルーホールとするため、同様
に焼成された時点で250μmピツチで形成される。 スルーホール電極14は第4図aに示す様にス
ルーホール13の内壁にホトレジストと化学めつ
き法によりCu19導体を形成し、はんだ電極4
1を設けることにより形成される。ここではんだ
電極41はSiチツプ1のCCBはんだバンプ組成
と同じくPb−5wt%Snである。尚、スルーホー
ル導体14は第4図bに示す様に既に焼結された
Al2O3基板にAg、Cuペースト20を印刷法によ
つてスルーホール13に充填した後、低温で焼結
して、浸漬はんだめつき42を施したものであつ
てもよい。スルーホール導体の抵抗値は小さいた
め、Ag、Cuペーストでも実装した場合に計算速
度に影響を与えない。 第5図aは各基板の接続前の状態、第5図bは
接続後の状態を示し、1はSiチツプ、2はPb−
5wt%Sn組成のはんだ、15は中継基板である
Al2O3基板、16はPb−60wt%Sn組成のはんだ、
17ははんだレジスト膜、18はガラスエポキシ
とCu箔より成る多層プリント基板である。ここ
でSiチツプ1の熱膨張係数αSiは約2.5×10-6
℃、Al2O3基板15の熱膨張係数αAl2O3は約7.5
×10-6/℃、多層プリント基板18の熱膨張係数
は約12×10-6/℃である。 まずSiチツプ1上のPb−5wt%Snはんだバン
プとAl2O3基板15をロジン系フラツクスを用い
て、最高33℃の温度で接続後、トリクレン、アセ
トンでフラツクスを洗浄する。一方、多層プリン
ト基板18上の表面相には250μmのピツチで形
成されたCu箔電極上にPb−5wt%Sn組成のはん
だめつき16(もしくはペースト)を施し、ボン
デイングし易くするため平坦に保つた状態にして
おく、もしくは再溶融してはんだ中に含まれてい
るガスを放出させると同時に基板の電極上に半球
状のはんだ16を形成する。先に接合したSiチツ
プ1とAl2O3基板15は多層プリント基板18に
位置決め後、220℃の雰囲気炉で接続する。この
時Siチツプ1とAl2O3基板15とを接続したはん
だ(Pb−5wt%Sn)は融点が約300℃のため、溶
融しない。 第6図は本実施例に於ける耐熱疲労性を示すた
めに、動作中のSiチツプ1の最大温度75℃と室温
との温度履歴を1日1回のサイクルで受けたとき
10年間の寿命を保証する最外周のバンプ間距離d
を示したものである。 はんだバンプの熱疲労寿命Nfは次式によつて
求られる。 Nf=A/Δγ2 ……(1) Δγ1=d(αAl2O3−dSi)ΔT/h1 ……(2) Δγ2=d(αPB−αAl2O3)ΔT/h2 ……(3) はんだバンプの熱疲労寿命Nfは式(1)に示す様
に、せん断歪γの2乗に反比例することが知られ
ている。せん断歪γは式(2)、(3)に示す様に最外周
のバンプ間距離d、はんだ高さh、接続される基
板間の熱膨張係数の差Δα及び形状係数k等で決
まる。せ断歪γはSiチツプ1と中継基板15間に
おいては(2)、中継基板15と多層プリント基板1
8PB間においては式(3)で与えられる。
【表】 表1は多層プリント基板PBにAl2O3中継基板
を使用した場合のCCBはんだバンプの耐熱疲労
寿命10年を保証する最外周のバンプ間距離dを示
したものである。従来のSiチツプを多層プリント
基板PBに直接CCB接続した場合の10年の寿命を
保証する寸法dは2.5mmで、大型チツプには使え
ない構造である。 一方、本実施例に於いては、Siチツプ1と多層
プリント基板18の間に、熱膨張係数が両者の間
であるAl2O3基板15(αSi<αAl2O3<αPB)を
設けているので、はんだの熱疲労が少なく、熱歪
はAl2O3基板15によつて緩和される。従つて、
Siチツプの最外周バンプ間距離dは表1に示すよ
うに5mmまで可能となり、Siチツプの大型化が実
現できる。 さらに、Siチツプ1と多層プリント基板18と
はAl2O3基板15のスルーホールを介してCCB接
続されているので、実装密度が低下することもな
い。 また、多層プリント基板18はAl2O3基板と比
較して、高密化が容易で、かつ低コストであり、
さらに誘電率が低いため、計算スピードに優れて
いる。 また、本実施例の場合は多層プリント基板18
はガラスエポキシ材であつたが、さらにシリカ等
のフイラーを入れて低膨張化することが可能であ
ることから、Al2O3基板15と多層プリント基板
18間のはんだ熱疲労寿命の安全率は高くなる。 一般に中継基板と多層プリント基板間の熱膨張
係数の差はSiチツプと中継基板間の熱膨張係数の
差よりも小さくなることにより、後者の寿命が大
になるように設計する。 第7図は本実施例により高密度実装した場合の
ヒートシンク構造を組合せたモジユール断面図で
ある。 第7図aに於いて、6は取付枠、7は水冷取付
枠、8は冷却水、9はHeガス、10ははんだ封
止部、11は多層プリント基板18の出力ピン、
22は液体金属、23はベローズ、24はヒート
シンク、25は取付ボルトであり、第5図と同一
符号は同一物及び相当物を示す。 Siチツプ1の発生した熱は大部分、液体金属2
2をつつんだベローズ23を介して、水冷された
面と接したヒートシンク24に伝えられる。一部
はCCBのはんだバンプ2を介してAl2O3基板15
に伝えられ、熱放散される。多層プリント基板1
8はコネクターに差込むための出力ピン11がは
んだ付されている。尚、第7図bに示す様にこの
ピン構造はピン固定枠26を設けて多層プリント
基板の端子にはんだ27付した構造も可能であ
る。 内部は不活性で熱伝導性の優れたHeガス9が
封止されている。ベローズ23のばね強さははん
だが圧縮力でクリープしない力で変形できる程度
に設計されている。 第8図はAl2O3基板15として、Siチツプ1と
同一寸法A′およびSiチツプ1より大きな寸法A
を用いた場合の熱抵抗を比較するために、中心部
0−0′の温度を測定したもので、中継基板として
のAl2O3基板15を大きくすることは中継基板の
表面積が大きくなり、熱放散性に優れた効果があ
ることがわかる。 即ち、Al2O3基板の表面積を、Siチツプの表面
積より大きくとることにより、熱歪がより緩和さ
れる。 実施例 2 本実施例に於いては、第9図に示す様に、Siチ
ツプ1(αSi2.5×10-6/℃)主表面に配置され
る複数の電極端子と、Al2O3基板150(αAl2O3
7.5×10-6/℃)主表面に配置される複数の電
極端子とをはんだによつて接続する場合に、Siチ
ツプ1とAl2O3基板150との間に、中継基板と
して熱膨張係数が両者の間にあるSiC基板200
(αSiC4×10-6/℃)を設けている。 第1図に示す様な、Siチツプ1とAl2O3多層基
板を直接CCB接続する従来例に於いては、10年
間の寿命を保証するためには、Siチツプの最外周
はんだバンプ間距離最大5mmまでであつたが、本
実施例に於いては、SiC基板200によつて、熱
歪が緩和されるので、表2に示す様にdは7mmま
で可能となり、Siチツプの大型化が更に図れる。
【表】 SiC基板とほぼ等しい熱膨張係数を有する中継
基板として、ムライト(3Al2O3・2SiO2)にガラ
スを混入した基板(熱膨張係数5.0×10-6/℃)
を使用すればdは10mmまで可能となる。 実施例 3 多層プリント基板の材質としてガラスエポキシ
が一般的であるが、この他に、さらに低膨張率を
有するケブラークロス、ケブラー・ガラスクロス
のエポキシ樹脂、ポリイミド樹脂等の各種の組合
せが可能である。ケブラー・ガラスクロスのエポ
キシ樹脂系多層プリント基板の熱膨張係数は8×
10-6/℃と低く、中継基板として、SIC(αSiC=
4×10-6/℃)、もしくは、ムライト・ガラス基
板(αムライト=5×10-6/℃)を使用すること
により、計算速度も大で、かつ、大型CCB実装
が可能となる。 以上述べた様に、本発明によれば、基板間の熱
歪が緩和できる基板の接続構造を得ることができ
る。
【図面の簡単な説明】
第1図は従来の基板の接続構造を示す断面図、
第2図は本発明の第1の実施例に用いるAl2O3
板の製造工程を示す図、第3図は本発明の第1の
実施例に用いるAl2O3基板のグリーンシートの断
面図及び平面図、第4図は本発明の第1の実施例
に用いるAl2O3基板のスルーホールの拡大断面
図、第5図は本発明の第1の実施例を示す断面
図、第6図は本発明の第1の実施例の効果を説明
する図、第7図は本発明の第1の実施例を用いた
モジユール断面図、第8図は本発明の第1の実施
例の効果を説明する図、第9図は本発明の第2の
実施例を示す図である。 1……Siチツプ、15……Al2O3基板、18…
…多層プリント基板。

Claims (1)

  1. 【特許請求の範囲】 1 一方の基板の主表面に配置される多数個の一
    方の電極端子と、上記一方の基板より大きい熱膨
    張係数を有する他方の基板の主表面に配置される
    多数個の他方の電極端子とが、それぞれ対応する
    ように金属材料によつて接続されるものに於い
    て、上記一方の基板と上記他方の基板との間に、
    上記一方の基板の熱膨張係数より大きくかつ上記
    他方の基板の熱膨張係数より小さい熱膨張係数を
    有する中継基板を設け、該中継基板に形成される
    多数個のスルーホールを介して、上記一方の電極
    端子と上記他方の電極端子とが接続されることを
    特徴とする基板の接続構造。 2 特許請求の範囲第1項に於いて、上記中継基
    板の表面積は、上記一方の基板の表面積より大き
    いことを特徴とする基板の接続構造。 3 特許請求の範囲第1項または第2項に於い
    て、上記一方の基板はSiチツプであり、上記他方
    の基板は多層プリント基板であり、上記中継基板
    はAl2O3系基板であることを特徴とする基板の接
    続構造。 4 特許請求の範囲第1項または第2項に於い
    て、上記一方の基板はSiチツプであり、上記他方
    の基板はAl2O3系基板であり、上記中継基板は
    SiC基板であることを特徴とする基板の接続構
    造。
JP57108478A 1982-06-25 1982-06-25 Kibannosetsuzokukozo Expired - Lifetime JPH0245357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57108478A JPH0245357B2 (ja) 1982-06-25 1982-06-25 Kibannosetsuzokukozo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57108478A JPH0245357B2 (ja) 1982-06-25 1982-06-25 Kibannosetsuzokukozo

Publications (2)

Publication Number Publication Date
JPS59996A JPS59996A (ja) 1984-01-06
JPH0245357B2 true JPH0245357B2 (ja) 1990-10-09

Family

ID=14485768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57108478A Expired - Lifetime JPH0245357B2 (ja) 1982-06-25 1982-06-25 Kibannosetsuzokukozo

Country Status (1)

Country Link
JP (1) JPH0245357B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054875A (ja) * 2009-09-04 2011-03-17 Fujitsu Ltd 電子装置及びその製造方法
WO2013030931A1 (ja) 2011-08-29 2013-03-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239047A (ja) * 1984-01-30 1985-11-27 アンプ インコーポレーテッド 組立体
JPS613497A (ja) * 1984-06-15 1986-01-09 富士通株式会社 異種複合プリント板の電気接続構造
JPS61269396A (ja) * 1985-05-24 1986-11-28 株式会社日立製作所 多層配線基板の製造方法
WO1987000686A1 (en) * 1985-07-16 1987-01-29 Nippon Telegraph And Telephone Corporation Connection terminals between substrates and method of producing the same
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPS6324696A (ja) * 1986-07-17 1988-02-02 日本電気株式会社 高多層配線基板
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
US5145552A (en) * 1989-12-21 1992-09-08 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
JP3038644B2 (ja) * 1996-07-17 2000-05-08 日本特殊陶業株式会社 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
WO2001076332A1 (fr) * 2000-03-31 2001-10-11 Fujitsu Limited Carte de circuit
JP4771808B2 (ja) * 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
JP2005123548A (ja) * 2003-09-24 2005-05-12 Ibiden Co Ltd インターポーザ、多層プリント配線板
EP1887846A4 (en) 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
CN101171894B (zh) 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054875A (ja) * 2009-09-04 2011-03-17 Fujitsu Ltd 電子装置及びその製造方法
WO2013030931A1 (ja) 2011-08-29 2013-03-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
US8421215B2 (en) 2011-08-29 2013-04-16 Ngk Insulators, Ltd. Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board

Also Published As

Publication number Publication date
JPS59996A (ja) 1984-01-06

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JPH0245357B2 (ja) Kibannosetsuzokukozo
KR940001283B1 (ko) 세라믹팩형 반도체 장치 및 그의 조립방법
JP2751912B2 (ja) 半導体装置およびその製造方法
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US20120162928A1 (en) Electronic package and method of making same
JP2004266074A (ja) 配線基板
JPS622587A (ja) ハイパワ−用混成集積回路
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2002184942A (ja) 実装基板
JP2000261110A (ja) プリント配線基板およびこれを用いた半導体実装装置
JPH0773110B2 (ja) 半導体集積回路装置
JP5246038B2 (ja) 回路基板
JP2005191075A (ja) 中継基板及びその製造方法、中継基板付き基板
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JP3872236B2 (ja) 配線基板およびその実装構造
JP2699932B2 (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ
JPH10116927A (ja) 接続端子及びその形成方法
JPH0637438A (ja) 混成集積回路
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
RU1496565C (ru) Способ монтажа кристаллов на облуженные платы микросборок
JP2521624Y2 (ja) 半導体装置