JP2005123548A - インターポーザ、多層プリント配線板 - Google Patents
インターポーザ、多層プリント配線板 Download PDFInfo
- Publication number
- JP2005123548A JP2005123548A JP2003381049A JP2003381049A JP2005123548A JP 2005123548 A JP2005123548 A JP 2005123548A JP 2003381049 A JP2003381049 A JP 2003381049A JP 2003381049 A JP2003381049 A JP 2003381049A JP 2005123548 A JP2005123548 A JP 2005123548A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- substrate
- hole
- package substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 インターポーザ70をパッケージ基板10とICチップ110との間に介在させることで、熱膨張の大きな多層プリント配線板10と熱膨張の小さなICチップ110との間の熱膨張率差による応力を吸収させることができる。
【選択図】 図3
Description
ここで、パッケージ基板とICチップとの間にインターポーザを介在させる技術としては、特許文献1〜特許文献4がある。
IC等の電子部品とインターポーザ間、インターポーザとパケージ間の接合部に使うはんだ材料としては、特に限定することはないが、例えば、Sn/Pb,Sn/Ag,Sn,Sn/Cu,Sn/Sb,Sn/In/Ag,Sn/Bi,Sn/In,銅ペースト,銀ペースト,導電性樹脂等が挙げられる。
パッケージ基板厚み×0.05≦絶縁性基材の厚み≦パッケージ基板厚み×1.5、さらには、パッケージ基板厚み×0.1≦絶縁性基材の厚み≦パッケージ基板厚み×1.0が好適である。
インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×1、さらには、電子部品の投影面積×1.2≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×0.8が好適である。
上記インターポーザを構成する絶縁性基材は、表裏を電気的に接続する貫通孔を有しており、その貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、60〜250μm以下である。
1.樹脂製パッケージ基板
樹脂製パッケージ基板10の構成について、実施例1に係る樹脂パッケージ基板10の断面図を示す図1を参照して説明する。樹脂製パッケージ基板は10では、多層コア基板30を用いている。多層コア基板30の表面側に導体回路34、導体層34P、裏面に導体回路34、導体層34Eが形成されている。上側の導体層34Pは、電源用のプレーン層として形成され、下側の導体層34Eは、グランド用のプレーン層として形成されている。更に、多層コア基板30の内部の上面側に内層の導体層16E、下面側に導体層16Pが形成されている。上側の導体層16Eはグランド用のプレーン層として形成され、下側の導体層16Pは電源用のプレーン層として形成されている。電源用のプレーン層34Pとプレーン層16Pとは、電源用スルーホール36Pやバイアホール44、54により接続される。グランド用のプレーン層34Eとプレーン層16Pとは、グランド用スルーホール36Eやバイアホール44,54により接続される。多層コア基板30の上下での信号の接続は、信号用スルーホール36S、バイアホール44,54により行われる。プレーン層は、片側だけの単層であっても、2層以上に配置したものでもよい。2層〜4層で形成されることが望ましい。4層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は4層と同等程度である。特に、2層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板30の中央には、電気的に隔絶された金属板12が収容されている(該金属板12は、インバー、42合金等の低熱膨張係数金属からなり、心材としての役目を果たしており、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の熱膨張係数を下げたり、反りに対する剛性を向上させているのである。その配置は、基板全体に配しても良いし、搭載するIC周辺下に枠状に配しても良い。)。該金属板12に、絶縁樹脂層14を介して上面側に内層の導体層16E、下面側に導体層16Pが、更に、絶縁樹脂層18を介して上面側に導体回路34、導体層34Pが、下面に導体回路34、導体層34Eが形成されている。
[実施例1]
実施例1のインターポーザの製造方法について図6及び図7を参照して説明する。
(1)EPDMゴム100重量部に対して、ポリオレフィン樹脂33.3重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華5重量部、ステアリン酸1重量部、硫黄1重量部、テトラメチルチウラムジスルフィドガラスフィラー0.5重量部、2−ベンゾチアゾリルジスルフィド0.25重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、32mm×32mm×100μm厚の絶縁性基材80を作製した(図6(A))。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2
時間 50 分
温度 22±2 ℃
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
実施例2のインターポーザの製造方法を図8を参照して説明する。
(1) 日立化成工業社製のプリプレグ(MCL−E−67F、ガラスフィラー量:60wt%)と12μm銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる(図8(A))。この絶縁性基材80の厚さは100μm、銅箔78の厚さは12μmである。
〔電解めっき液〕
硫酸 2.24 mol/l硫酸銅 0.26 mol/l添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2時間50 分温度 22±2 ℃
(6)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
実施例3のインターポーザの製造方法を図9及び図10を参照して説明する。
(1)32mm×32mm×厚さ100μmの96%アルミナ基板80Bを出発材料とした(図9(A))。この基板80Bの一面にウレタン系のレジスト79を形成し、通常の写真法により、ICの外部電極と対応する位置に、100μm径の開口部81aを形成した(図9(B))。
〔無電解めっき水溶液〕
200 mol/l硫酸銅
0.800 mol/lEDTA
0.030 mol/lHCHO
050 mol/lNaOH
100 mol/lα、α′−ビピリジル
100 mg/lポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
34℃の液温度で40分
〔電解めっき液〕
硫酸 150g/l
硫酸銅 160g/l
添加剤 19.5 ml/l
〔電解めっき条件〕
電流密度 6.5A/dm2
時間 54分
温度 22±2 ℃
攪拌 噴流攪拌
実施例4のインターポーザは、実施例3において、出発材料のサイズを24mm×24mmにした以外は、実施例3と同じである。
実施例5のインターポーザは、実施例3において、出発材料のサイズを20mm×20mmにした以外は、実施例3と同じである。
実施例6のインターポーザは、実施例3において、出発材料のサイズを40mm×40mmにした以外は、実施例3と同じである。
実施例7のインターポーザは、実施例3において、出発材料の基板厚みを50μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例3と同じである。
実施例8のインターポーザは、実施例3において、出発材料の基板厚みを1000μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例3と同じである。
実施例9のインターポーザは、実施例3において、出発材料の基板厚みを1500μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例3と同じである。
実施例10のインターポーザの製造方法について図11、図9、図10を参照して説明する。
〔無電解めっき水溶液〕
200 mol/l硫酸銅
0.800 mol/lEDTA
0.030 mol/lHCHO
050 mol/lNaOH
100 mol/lα、α′−ビピリジル
100 mg/lポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
34℃の液温度で40分
〔電解めっき液〕
硫酸 150g/l
硫酸銅 160g/l
添加剤 19.5 ml/l
〔電解めっき条件〕
電流密度 6.5A/dm2
時間 54分
温度 22±2 ℃
攪拌 噴流攪拌
実施例12のインターポーザは、実施例11と同様である。但し、実施例11では、バイアホールをめっき充填により製造した。これに対して、実施例12では、基板80の貫通孔81に半田等の低融点金属のペーストを充填することによりバイアホールを製造した。実施例12では、バイアホールが、実施例1〜11と比較して柔らかく、応力吸収能力が高い。
(1)20mm×20mmのICを、パッケージ基板に位置合わせして搭載した後、リフローを行って、実装した。その後、ICとパッケージ基板間に封止剤を充填して、80度で15分、続いて、150度で2時間硬化した。
比較例2のインターポーザは、実施例3において、出発材料の基板サイズを15mm×15mmした以外は、実施例3と同じである。
比較例3のインターポーザは、実施例3において、出発材料のサイズを45mm×45mmした以外は、実施例3と同じである。
比較例4のインターポーザは、実施例3において、出発材料の基板厚みを40μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例3と同じである。
比較例5のインターポーザは、実施例3において、出発材料の基板厚みを1600μmとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例3と同じである
比較例6のインターポーザは、実施例10において、インターポーザに貫通孔を形成するサンドブラスト条件を下表に変更した以外は、実施例10と同じである。
図1に示すパッケージ基板10へのインターポーザ及びICチップの取り付けについて図2及び図3を参照して説明する。
(1)図7(D)に示すインターポーザ70を、図1に示すパッケージ基板10に位置合わせして搭載した後、リフローを行って、接続した。
最後に、インターポーザ70とICチップ110間に封止剤(アンダーフィル)69を充填して、80度で15分、続いて、150度で2時間硬化した(図3)。
3で作製した半導体装置を、ヒートサイクル試験(―55℃*5分⇔120℃*5分)に投入し、500、1000、1500、2000時間後の接続抵抗を測定した。
規格は、1000サイクル後、抵抗のシフト量が±10%以内である。この結果を図12中の図表に示す。ICとパッケージを接合するのにインターポーザを介在しているため、応力がICとインターポーザ間の接合部とインターポーザとパッケージ基板間の接合部の2箇所に分散する。この図表より、インターポーザを介在することで、接合部に集中する応力を低減させることが可能となり、破断等の不具合を防止することが出来ることが分かる。
30 多層コア基板
64E グランド用バンプ
64P 電源用バンプ
64S 信号用バンプ
68、69 アンダーフィル
70 インターポーザ
72 バイアホール
74 ランド
76E グランド用ランド
76P 電源用ランド
76S 信号用ランド
80 基材
80B 基材
81 貫通孔
110 ICチップ
120 ドータボード
Claims (9)
- 樹脂からなるパッケージ基板とセラミックからなるICチップとの間に介在するインターポーザであって、
該インターポーザは、絶縁性基材の貫通孔に導電性物質を充填してなり、
前記絶縁性基材は、ICとパッケージ基板の間に位置し、ICとパッケージ基板とを、はんだを介して電気的に接続していることを特徴とするインターポーザ。 - 前記絶縁性基材の厚みは、パッケージ基板厚み×0.05以上であって、パッケージ基板×1.5以下であることを特徴とする請求項1のインターポーザ。
- 前記絶縁性基材の大きさは、インターポーザに搭載する電子部品の投影面積以上であって、パッケージ基板の投影面積以下であることを特徴とする請求項1又は請求項2のインターポーザ。
- 絶縁性基材の貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、60〜250μm以下であることを特徴とする請求項1又は請求項2又は請求項3のインターポーザ。
- 前記パッケージ基板は多層プリント配線板であることを特徴とする請求項1〜4のいずれかのインターポーザ。
- 前記導電性材料は、金属めっきからなることを特徴とする請求項1〜5のいずれかのインターポーザ。
- 前記導電性材料は、低融点金属のペーストからなることを特徴とする請求項1〜5のいずれかのインターポーザ。
- 絶縁性基材の貫通孔の断面形状は、少なくとも1端面の開口径が、貫通孔中心の穴径以上であることを特徴とする請求項1〜7のいずれかのインターポーザ。
- 請求項1〜8のいずれか1のインターポーザを備える多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003381049A JP2005123548A (ja) | 2003-09-24 | 2003-11-11 | インターポーザ、多層プリント配線板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331361 | 2003-09-24 | ||
JP2003381049A JP2005123548A (ja) | 2003-09-24 | 2003-11-11 | インターポーザ、多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123548A true JP2005123548A (ja) | 2005-05-12 |
Family
ID=34621919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003381049A Pending JP2005123548A (ja) | 2003-09-24 | 2003-11-11 | インターポーザ、多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123548A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130026636A1 (en) * | 2011-07-29 | 2013-01-31 | Ngk Insulators, Ltd. | Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59996A (ja) * | 1982-06-25 | 1984-01-06 | 株式会社日立製作所 | 基板の接続構造 |
JPS62243394A (ja) * | 1986-04-15 | 1987-10-23 | キヤノン株式会社 | プリント配線板の製造方法 |
JPH11126957A (ja) * | 1997-10-24 | 1999-05-11 | Ngk Spark Plug Co Ltd | 中継基板 |
JP2000150701A (ja) * | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置並びにこれに用いる接続用基板及びその製造方法 |
JP2001352017A (ja) * | 2000-06-06 | 2001-12-21 | Fujitsu Ltd | 電子装置実装基板及びその製造方法 |
WO2003007370A1 (en) * | 2001-07-12 | 2003-01-23 | Hitachi, Ltd. | Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor |
-
2003
- 2003-11-11 JP JP2003381049A patent/JP2005123548A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59996A (ja) * | 1982-06-25 | 1984-01-06 | 株式会社日立製作所 | 基板の接続構造 |
JPS62243394A (ja) * | 1986-04-15 | 1987-10-23 | キヤノン株式会社 | プリント配線板の製造方法 |
JPH11126957A (ja) * | 1997-10-24 | 1999-05-11 | Ngk Spark Plug Co Ltd | 中継基板 |
JP2000150701A (ja) * | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置並びにこれに用いる接続用基板及びその製造方法 |
JP2001352017A (ja) * | 2000-06-06 | 2001-12-21 | Fujitsu Ltd | 電子装置実装基板及びその製造方法 |
WO2003007370A1 (en) * | 2001-07-12 | 2003-01-23 | Hitachi, Ltd. | Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130026636A1 (en) * | 2011-07-29 | 2013-01-31 | Ngk Insulators, Ltd. | Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board |
WO2013018172A1 (ja) | 2011-07-29 | 2013-02-07 | 日本碍子株式会社 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
US8487439B2 (en) | 2011-07-29 | 2013-07-16 | Ngk Insulators, Ltd. | Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board |
EP2738799A4 (en) * | 2011-07-29 | 2015-06-17 | Ngk Insulators Ltd | MULTI-LAYER FRITTED CERAMIC PRINTED CIRCUIT BOARD, AND SEMICONDUCTOR ASSEMBLY COMPRISING THE PRINTED CIRCUIT BOARD |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4771808B2 (ja) | 半導体装置 | |
US8966750B2 (en) | Method of manufacturing a multilayered printed wiring board | |
US6740411B2 (en) | Embedding resin, wiring substrate using same and process for producing wiring substrate using same | |
US7795542B2 (en) | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board | |
US8971053B2 (en) | Wiring board and method for manufacturing the same | |
KR101131759B1 (ko) | 다층프린트배선판 | |
JP4504925B2 (ja) | 多層プリント配線板及びその製造方法 | |
JP2008160160A (ja) | 配線基板および半導体装置 | |
JP2002158450A (ja) | 配線基板 | |
JP2003332739A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2005123547A (ja) | インターポーザ、多層プリント配線板 | |
JP3959261B2 (ja) | 配線基板 | |
KR101523840B1 (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
JP4326710B2 (ja) | 埋め込み樹脂を用いた配線基板 | |
JP2005129899A (ja) | 配線基板および半導体装置 | |
JP2002305377A (ja) | 多層プリント配線板 | |
JP2005123548A (ja) | インターポーザ、多層プリント配線板 | |
JP2004140216A (ja) | 多層プリント配線板およびその製造方法 | |
JP2005123546A (ja) | インターポーザ、多層プリント配線板 | |
JP4592177B2 (ja) | パッケージ基板 | |
JP2002043755A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2003258400A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100119 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20100413 Free format text: JAPANESE INTERMEDIATE CODE: A02 |