JP4326710B2 - 埋め込み樹脂を用いた配線基板 - Google Patents
埋め込み樹脂を用いた配線基板 Download PDFInfo
- Publication number
- JP4326710B2 JP4326710B2 JP2001044795A JP2001044795A JP4326710B2 JP 4326710 B2 JP4326710 B2 JP 4326710B2 JP 2001044795 A JP2001044795 A JP 2001044795A JP 2001044795 A JP2001044795 A JP 2001044795A JP 4326710 B2 JP4326710 B2 JP 4326710B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- embedded
- substrate
- wiring
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
【産業上の利用分野】
本発明は、チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を基板内部に埋め込むための埋め込み樹脂および電子部品を基板内部に埋め込んだ配線基板並びにその埋め込み樹脂を用いた配線基板の製造方法に関する。特には、多層配線基板、半導体素子収納用パッケージ等に好適なものである。
【0002】
【従来の技術】
近年、ビルドアップ配線基板に多数の半導体素子を搭載したマルチチップモジュール(MCM)が検討されている。チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を実装する場合には、配線基板の表面に形成された実装用配線層上に半田を用いて表面実装するのが一般的である。
【0003】
しかし、ビルドアップ配線基板の表面に電子部品を表面実装すると、個々の電子部品に対応する所定の実装面積が必要なため、小型化にはおのずと限界がある。また、表面実装する際の配線の取り回しによって、特性上好ましくない寄生インダクタンスが大きくなり、電子機器の高周波化に対応が難しくなるという問題がある。
【0004】
これら諸問題を解決するために、基板内部に電子部品を埋め込む方法が種々検討されている。特開平11−126978では、電子部品を予め金属箔からなる転写シート付き配線板に半田実装してから転写する方法が開示されているが、実装での位置精度等で課題が残る。特開2000−124352には、コア基板内部に埋め込んだ電子部品上に絶縁層をビルドアップした多層配線基板が開示されている。
【0005】
【発明が解決しようとする課題】
電子部品をコア基板内部に埋め込む方法では、コア基板と電子部品の隙間を樹脂で埋め、電子部品の電極と絶縁層上に形成した配線とを無電解メッキ等により接続する必要がある。この場合、通常の埋め込み樹脂では、配線となるメッキ層との密着性が充分には確保できず、信頼性試験におけるメッキフクレ(例えば、図5の29)等が問題となる。また、コンデンサ内蔵基板においても、コンデンサを埋め込んだ埋め込み樹脂上に形成した電源用配線のように大電流が流れる場合にも配線の密着信頼性の低下の問題がある。しかし、メッキの密着性の改善に着目した埋め込み樹脂は、未だ検討されていない。
【0006】
本発明は、電子部品を搭載する配線基板の実装密度を高め、かつ、耐熱衝撃試験、耐水性試験等の信頼性試験において高い信頼性が得られる埋め込み樹脂及びそれを用いた配線基板並びにそれを用いた配線基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の埋め込み樹脂は、酸化剤により溶解する可溶性成分として、可溶性樹脂および可溶性有機フィラーの少なくとも一つを含む。埋め込み樹脂に含まれる可溶性樹脂や可溶性有機フィラーを選択的に酸化剤により溶解、除去することで、配線の密着性を得るために必要なアンカー効果を奏するように、埋め込み樹脂の表面の粗化処理を容易に行うことができる。その結果、コンデンサ内蔵基板においても、コンデンサを埋め込んだ埋め込み樹脂上に形成した電源用配線のように大電流が流れる場合にも配線の密着信頼性の低下を防止することができる。
【0008】
酸化剤により溶解する可溶性樹脂としては、変性ブタジエン系ゴムを用いると、良好な粗化面が得られてよい。具体的には、末端にカルボキシル基を有するアクリロニトリルブタジエンゴム(CTBN)等のカルボキシル基を有するアクリロニトリルブタジエンゴムや、カルボキシル基を有するアクリルゴム、NBR、エポキシ変性ブタジエン、マレイン変性ポリブタジエン等のうち、酸化剤に可溶な液状ゴム等を用いると、特に粗化性が良好でよい。
【0009】
酸化剤により溶解する可溶性有機フィラーとしては、公知の酸化剤に可溶な樹脂や有機フィラーを用いることができる。このうち、ブタジエンゴムフィラー、架橋NBRフィラー、アクリル樹脂フィラー、エポキシ樹脂フィラー等のうち、酸化剤に可溶な有機フィラーを用いるとよい。フィラー径を調整して、粗化面に形成される凹凸の大きさを容易に調整できるからである。
【0010】
可溶性有機フィラーのフィラー径は、埋め込み樹脂が電子部品の電極間の隙間にも容易に流れ込む必要があるため、粒径50μm以下の可溶性有機フィラーを使用するとよい。50μmを越えると、電子部品の電極間の隙間に可溶性有機フィラーが詰まりやすくなり、埋め込み樹脂の充填不良により局所的に熱膨張係数の極端に異なる部分が発生するからである。この粒径の好ましい範囲は、好ましくは30μm以下、より好ましくは20μm以下、更には10μm以下である。また、表面を平坦化するために研磨する際に、可溶性有機フィラーが脱粒して大きな凹部が発生し、その後のメッキによる微細配線の形成を妨げる。可溶性有機フィラー径の下限値としては、0.1μm以上がよい。これよりも細かいと、埋め込み樹脂の流動性が確保しにくくなる。好ましくは0.3μm以上、更に好ましくは0.5μm以上がよい。
【0011】
酸化剤に実質的に溶解しない未溶解成分としては、液状エポキシ樹脂および無機フィラーの少なくとも一つを含むとよい。熱膨張係数の調整以外に、エポキシ樹脂の硬化後の3次元構造の骨格や、無機フィラーが奏する骨材としての効果によって、粗化処理後の埋め込み樹脂の形状が必要以上に崩れることがないからである。
【0012】
埋め込み樹脂の流動性を考慮した場合、液状エポキシ樹脂を必須の添加物として用いると良い。液状エポキシ樹脂自身は低粘度であるため、埋め込み樹脂の熱膨張係数を下げるために必要な無機フィラー等の充填材成分を、高い充填率になるように添加することができるからである。
【0013】
液状エポキシ樹脂としては、ビスフェノール型エポキシ樹脂がよい。アルキルモノグリシジルエーテルや脂環式エポキシ樹脂等に比べ、信頼性(特に耐熱性)に優れるからである。また、作業性を損なわない範囲で、半固形状のエポキシ樹脂を併用するとよい。好ましい半固形状のエポキシ樹脂としては、フェノールノボラック型、ナフタレン型等がある。特には、ナフタレン型がよい。耐熱性、耐湿性に特に優れているからである。
【0014】
一方、固形状エポキシ樹脂のみを用いると、埋め込み樹脂の粘度が高くなる。そのため、埋め込み樹脂の熱膨張係数を下げるために必要な無機フィラー等の充填材成分を高い充填率で添加することができなくなる。液状エポキシ樹脂を用いた場合と同じ粘度、同じ充填率になるようにするには、揮発性溶媒の添加が必要となる。ところが、揮発性溶媒を添加すると、埋め込み樹脂中に残留溶媒に起因する気泡が発生しやすくなるため、好ましくない。
【0015】
酸化剤に実質的に溶解しない無機フィラーとしては、特に制限はないが、結晶性シリカ、溶融シリカ、アルミナ、窒化ケイ素等がよい。埋め込み樹脂の熱膨張係数を効果的に下げることができる。これらの無機フィラーを充填材として高い充填率になるように添加し、埋め込み樹脂の熱膨張係数を40ppm/℃以下(好ましくは30ppm/℃以下、より好ましくは25ppm/℃以下、更に好ましくは20ppm/℃以下。尚、下限値としては、10ppm/℃以上である。)にすることで、埋め込まれた電子部品と実装された半導体素子との熱膨張係数の差に起因する応力集中を少なくすることができる。
【0016】
無機フィラーの形状は、埋め込み樹脂の流動性と充填率とを高くするために、略球状であるとよい。特にシリカ系の無機フィラーは、容易に球状のものが得られるためよい。埋め込み樹脂の低粘度、高充填率化をさらに向上達成するためには、粒子の形状の異なる無機フィラーを2種類以上添加するとよい。
【0017】
無機フィラーのフィラー径は、埋め込み樹脂が電子部品の電極間の隙間にも容易に流れ込む必要があるため、粒径50μm以下のフィラーを使用するとよい。この粒径の好ましい範囲は、好ましくは30μm以下、より好ましくは20μm以下、更には10μm以下である。50μmを越えると、電子部品の電極間の隙間にフィラーが詰まりやすくなり、埋め込み樹脂の充填不良により局所的に熱膨張係数の極端に異なる部分が発生する。また、表面を平坦化するために研磨する際に、フィラーが脱粒して大きな凹部が発生し、その後のメッキによる微細配線の形成を妨げる。フィラー径の下限値としては、0.1μm以上がよい。これよりも細かいと、埋め込み樹脂の流動性が確保しにくくなる。好ましくは0.3μm以上、更に好ましくは0.5μm以上がよい。埋め込み樹脂の低粘度、高充填化を達成するためには、粒度分布を広くするとよい。
【0018】
無機フィラーの表面は、必要に応じてカップリング剤にて表面処理するとよい。無機フィラーの樹脂成分との濡れ性が良好になり、埋め込み樹脂の流動性を良好にできるからである。カップリング剤の種類としては、シラン系、チタネート系、アルミネート系等が用いられる。
【0019】
これら酸化剤に実質的に溶解しない未溶解成分としては、他に硬化促進剤、シリコンオイル、反応性シリコンゲル、反応性希釈剤、消泡剤等、改質剤等を用いることができる。
【0020】
埋め込み樹脂に熱硬化性樹脂を含む場合は、硬化剤の添加が必要である。硬化剤の種類に特に制限はないが、イミダゾール系、アミン系、酸無水物系、ノボラック樹脂系等を用いると良い。特に熱硬化性樹脂としてエポキシ樹脂を用いた場合は、イミダゾール系、アミン系や酸無水物系等の液状硬化剤を用いると、埋め込み樹脂の低粘度化が容易なため、無機フィラー等の充填材を添加する際に有効でよい。
【0021】
基板に設けられた開口部内に配置された電子部品と開口部内の隙間を本発明の埋め込み樹脂で埋められた配線基板は、構成部材間の熱膨張係数の差に起因する応力集中を効果的に緩和し、優れた信頼性を有するものである。本発明の埋め込み樹脂をもちいて、基板の開口部内に配置された電子部品と開口部内の隙間を埋めるには、ディスペンサーを用いた注入法、スクリーン印刷法、ロールコート法等の公知の注入法や塗布法を用いることができる。
【0022】
開口部は、基板を打ち抜いて形成した貫通孔または多層化技術により形成したキャビティ等を利用するとよい。本発明に用いる基板としては、FR−4、FR−5、BT等のいわゆるコア基板を用いるのがよいが、PTFE等の熱可塑性樹脂シートに厚み35μm程度の厚手の銅箔を挟み込んでコア基板としたものに開口部を形成したものを用いてもよい。また、コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層を貫通するように形成したものを用いることができる。この場合、図15に示すようなコンデンサ内蔵型の多層配線基板であっても、いわゆるガラス−エポキシ複合材料(絶縁基板)の厚みを400μm程度と、通常品の800μmの半分にまで薄くして低背化を図ることができる利点がある。また、コンデンサ内蔵基板においても、コンデンサを埋め込んだ埋め込み樹脂上に形成した電源用配線のように大電流が流れる場合にも配線の密着信頼性の低下を防止できるできる利点がある。他の例としては、電子部品をコア基板内部に埋め込んだ配線基板(例えば、図3)やビルドアップ層の内部に埋め込んだ配線基板(例えば、図14)を形成できる。
【0023】
本発明の配線基板は、埋め込み樹脂のうち、少なくとも配線との接触界面が粗化されているとよい。粗化面の細かい凹凸が、無電解メッキにより形成される配線との密着性を高めるアンカー効果を奏するからである。粗化面は、表面粗度Rzが0.1〜15μmになるように調整するのがよい。好ましくは0.5〜10μm、より好ましくは1〜8μm、更に好ましくは3〜7μm、特には5〜7μmである。配線は、この粗化面の細かい凹凸に実質的に食い込んでいるのがよい。配線が凹凸に実質的に食い込んでいないような微細な隙間や密着不良部があると、信頼性試験において配線フクレが発生しやすくなるからである。
【0024】
本発明の配線基板は、例えば以下のように製造するとよい(図3および図6〜図13)。図3は、本発明の配線基板をBGA基板に用いた例である。まず、コア基板(1)を金型プレスにより打ち抜いて、所定形状の開口部(2)を形成する。図6に示すように、コア基板の一面に埋め込み樹脂が漏れないようにするためにバックテープ(3)を貼り付けた後、バックテープを貼り付けた面を下側にして置く。図7に示すように、他方の面から開口部内のパックテープの粘着面上の所定の位置に、電子部品(4)をチップマウンタを用いて配置する。
【0025】
図8に示すように、開口部内に配置された電子部品と開口部内の隙間を埋めるように、本発明の埋め込み樹脂(6)をディスペンサを用いて充填する。エポキシ樹脂を用いた場合は、基板を110〜180℃に加熱して、埋め込み樹脂を熱硬化する。熱硬化の条件は、80〜120℃の範囲で行う1次加熱工程と、120〜180℃の範囲で行う2次加熱工程の2段階に分けて行うのがよい。1次加熱工程により電子部品と開口部内の隙間や電極間にかんだ泡を効果的に脱泡してから、2次加熱工程により泡のかみ込みの無い良好な状態でキュアすることができるからである。
【0026】
図9に示すように、硬化した埋め込み樹脂の表面を、ベルトサンダーによる粗研磨およびラップ研磨による仕上げ研磨により平坦化して平坦化面(60)を形成した後、図10に示すように、炭酸ガスレーザやYAGレーザを照射して埋め込み樹脂を一部除去して、埋め込めれた電子部品の電極が露出するように導通用のビアホール(7)を形成する。電子部品の電極から配線を引き出すためである。
【0027】
埋め込み樹脂の平坦化面(60)の粗化処理は、酸化剤を用いた粗化工程により行う。粗化工程に用いる酸化剤としては、過マンガン酸系(KMnO4、HMnO4等)、クロム酸系(CrO3、K2Cr2O7、K2CrO4、KCrO3Cl、CrO2Cl2等)、硝酸系(HNO3、N2O4、N2O3、N2O、Cu(NO3)2、Pb(NO3)2、AgNO3、K、NH4NO3等)、ハロゲン系(F2、Cl2、Br2、I2等)、過酸化物系(H2O2、Na2O2、BaO2、(C6H5CO)2O2)等)、過酸系(Na2S2O8、Na2SO5、K2S2O8、K2SO5、HCO3H、CH3CO3H、C6H5CO3H、C6H4(COOH)CO3H、CF3CO3H等)、硫酸系(熱濃硫酸、発煙硫酸+濃硝酸等)、酸素酸系(KClO、NaClO、KBrO、NaBrO、KIO、NaIO、KClO3、NaClO3、KBrO3、NaBrO3、KIO3、NaIO3、KClO4、NaClO4、KBrO4、NaBrO4、KIO4、NaIO4、HIO4、Na3H2IO6等)、金属塩系(FeCl3、CuSO4、Cu(CH3COO)2、CuCl2、Hg(CH3COO)2、Bi(CH3COO)3、Pb(CH3COO)4等)、酸素系(空気、酸素、オゾン等)、酸化物系(CeO2、Ag2O、CuO、HgO、PbO2、Bi2O3、OsO4、RuO4、SeO2、MnO2、As2O5等)等の公知の酸化剤が使用できる。特には、アルカリ−過マンガン酸系や、クロム酸−硫酸系、クロム酸−硫酸−フッ化ナトリウム系、ホウフッ化水素酸−重クロム酸系等の混合系が、エポキシ樹脂を主体とする埋め込み樹脂に対する粗化性が良好でよい。
【0028】
図1および図2に、粗化前後の埋め込み樹脂樹脂の研磨面近傍の断面図を示す。埋め込み樹脂(6)に含まれる酸化剤により溶解する成分(30)である可溶性樹脂や可溶性有機フィラーを酸化剤により溶解して溶出部(32)を形成して、埋め込み樹脂の露出面に微小な凹凸からなる粗化面(61)を形成する。この凹凸が奏するアンカー効果により、その後の無電解メッキや電解メッキにより形成される配線と埋め込み樹脂との密着性を確保することができる。尚、埋め込み樹脂樹脂には、酸化剤に実質的に溶解しない未溶解成分(31)として、液状エポキシ樹脂や無機フィラーを添加して、熱膨張係数を調整したり、粗化処理後の埋め込み樹脂の形状が必要以上に崩れないようにするとよい。
【0029】
粗化面(61)を塩化パラジウム溶液を含む薬液で活性化した後、無電解銅メッキを施す(図示せず。)。次いで、電解銅メッキを施して、図11に示すように、パネルメッキ層(9)を形成する。尚、ビアホール(7)には、図11に示すように、メッキ工程において銅が充填されてビア導体(8)が形成されるため、電子部品の電極と電気的な接続をすることができるようになる。
【0030】
パネルメッキ層(9)の上にドライフィルムを張り付けて、所定の配線パターンを露光・現像して形成する(図示せず。)。パネルメッキ層(9)のうち、配線に不要な部分を、Na2S2O8/H2SO4を含むエッチング液を用いて除去して、図12に示すように、所定の配線(90)を形成する。後は、図13に示すように、公知のビルドアップ技術を用いて必要に応じて多層化すればよい。図1は、本発明の配線基板をBGA基板に用いた例である。ランドパッド(11)には、PCB実装用のハンダボール(17)が形成されている。実装パッド(13)上には、予めハンダペーストを印刷した後ハンダリフローによってハンダバンプ(17)が形成されている。配線基板の半導体素子の実装面上には、半導体素子の端子電極間が漏れたハンダによって短絡しないように、ソルダーレジスト(12)が形成されている。半導体素子(18)は、半導体(18)の実装面に設けられた端子電極(20)によって、ハンダバンプ(17)に接続されている。実装部には、応力緩和のためのアンダーフィル材(21)が充填されている。
【0031】
この配線形成工程は、サブトラ法、アディティブ法(セミアディティブ法、フルアディティブ法)等の公知の配線形成方法を用いることができる。尚、電子部品の電極を露出させるためにレーザを用いて開けた導通用ビアホール内部は、メッキ導体または導電性ペーストを充填して、層間の導通を確保できるようにすることが重要である。
【0032】
本発明に用いる基板には、FR−5等のガラス−エポキシ複合基板や、BT(ビスマレイミド−トリアジン樹脂)基板等が用いられる。尚、例示した粗化後にパネルメッキしたコア基板を用いる以外にも、予め銅箔を貼り付けた銅張コア基板を用いても、本発明の目的を達成することができる。基板の厚みに特に制限はないが、電子部品の厚みとほぼ同等か若干厚い方が望ましい。多層内線基板にする場合には、公知のビルドアップ法やラミネート法に用いる絶縁層を用いることができる。熱硬化性樹脂、熱可塑性樹脂若しくは感光性樹脂またはこれらの混合物や変性物が用いられる。具体的には、ビスフェノール型、ノボラック型等のエポキシ樹脂、エポキシアクリレート樹脂、テフロン樹脂、液晶ポリマー、PPS樹脂、PPE樹脂等を挙げることができる。
【0033】
電子部品としては、チップ抵抗、チップコンデンサ、チップインダクタ等を挙げることができる。電子部品は、小型で充分な容量が得られることから、セラミック積層型の物を用いると良い。埋め込まれた電子部品の電極のセラミック体表面から埋め込み樹脂の表面までの突き出し量d(図5の50を参照。)は、少なくとも半導体素子の実装面側については、20〜150μm突き出しているとよい。好ましくは、電子部品の両面の電極について20〜150μm突き出しているとよい。電子部品の両面の電極間に埋め込み樹脂が良好に流れ込むからである。この電極の突き出し量がこの範囲より小さいと、埋め込み樹脂のフィラーが隙間に引っかかって充分に充填されにくくなり、逆にこの電極の突き出し量がこの範囲より大きいと、応力により電極自体が剥がれやすくなって信頼性上好ましくない。
【0034】
この電極の突き出し量の好ましい範囲については、好ましくは30〜100μm、更に好ましくは50〜80μmである。比較的粒径の大きなフィラーを添加できるため、埋め込み樹脂自体の流動性を良好にできるため、埋め込み樹脂が開口部と電子部品との隙間に極めて良好に流れ込むからである。
【0035】
電子部品の電極の表面は、粗度Rzが0.3〜20μm、好ましくは0.5〜10μm、より好ましくは0.5〜5μmがよい。埋め込み樹脂が電極表面の凹凸に食い込んで、密着性を向上させるアンカー効果を奏するからである。粗度Rzの制御については、特に制約は無く、マイクロエッチング法や黒化処理等の公知の方法で行えばよい。
【0036】
本発明の配線基板は、電子部品の略直上に半導体素子の搭載位置のを搭載できるので、基板の狭面積化が可能である。例えば、チップコンデンサを埋め込んでキャパシタを内蔵化してデカップリングキャパシタを形成することで、電源層および接地層からデカップリングキャパシタ迄の配線長を短くして余分なインダクタンスを低減することで、スイッチングノイズを効果的に減少することができる。
【0037】
ここにいう「略直上」とは、半導体素子が電子部品の直上に位置する場合のみならず、電子部品のうち半導体素子に接続される電極周辺部のみの直上にある場合をも含む概念である。半導体素子の電極と電位部品の電極とがビア導体を通じて略垂直に接続できる位置関係にあれば、前段落に記載した効果が得られるからである。
【0038】
コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層を貫通するように形成した基板を用いた多層配線基板は、例えば以下のように製造するとよい(図15〜図29)。ここでは、図15に示すいわゆる「FC−PGA」構造の実施例を用いて以下に説明する。
【0039】
図16に示すような、厚み0.4mmの絶縁基板(100)に厚み18μmの銅箔(200)を貼り付けたFR−5製両面銅張りコア基板を用意する。ここで用いるコア基板の特性は、TMAによるTg(ガラス転移点)が175℃、基板面方向のCTE(熱膨張係数)が16ppm/℃、基板面垂直方向のCTE(熱膨張係数)が50ppm/℃、1MHzにおける誘電率εが4.7、1MHzにおけるtanδが0.018である。
【0040】
コア基板上にフォトレジストフィルムを貼り付けて露光現像を行い、直径600μmの開口部及び所定の配線形状に対応する開口部(図示せず。)を設ける。フォトレジストフィルムの開口部に露出した銅箔を亜硫酸ナトリウムと硫酸を含むエッチング液を用いてエッチング除去する。フォトレジストフィルムを剥離除去して、図17に示すような露出部(300)及び所定の配線形状に対応する露出部(図示せず。)が形成されたコア基板を得る。
【0041】
市販のエッチング処理装置(メック社製 CZ処理装置)によってエッチング処理を施して銅箔の表面粗化をした後、エポキシ樹脂を主体とする厚み35μmの絶縁フィルムをコア基板の両面に貼り付ける。そして、170℃×1.5時間の条件にてキュアして絶縁層を形成する。このキュア後の絶縁層の特性は、TMAによるTg(ガラス転移点)が155℃、DMAによるTg(ガラス転移点)が204℃、CTE(熱膨張係数)が66ppm/℃、1MHzにおける誘電率εが3.7、1MHzにおけるtanδが0.033、300℃での重量減が−0.1%、吸水率が0.8%、吸湿率が1%、ヤング率が3GHz、引っ張り強度が63MPa、伸び率が4.6%である。
【0042】
図18に示すように、炭酸ガスレーザを用いて絶縁層(400)に層間接続用のビアホール(500)を形成する。ビアホールの形態は、表層部の直径は120μm、底部の直径は60μmのすりばち状である。更に炭酸ガスレーザの出力を上げて、絶縁層とコア基板を貫通するように直径300μmのスルーホール(600)を形成する。スルーホールの内壁面はレーザ加工に特有のうねり(図示せず。)を有する。そして、基板を塩化パラジウムを含む触媒活性化液に浸漬した後、全面に無電解銅メッキを施す(図示せず。)。
【0043】
次いで、基板の全面に厚み18μmの銅パネルメッキ(700)をかける。ここで、ビアホールには、層間を電気的に接続するビアホール導体(800)が形成される。またスルーホールには、基板の表裏面を電気的に接続するスルーホール導体(900)が形成される。市販のエッチング処理装置(メック社製 CZ処理装置)によってエッチング処理を施して銅メッキの表面粗化する。その後、同社の防錆剤によって防錆処理(商標名:CZ処理)を施して疎水化面を形成して、疎水化処理を完了する。疎水化処理を施した導体層表面の水に対する接触角2θを、接触角測定器(商品名:CA−A、協和科学製)により液適法で測定したところ、接触角2θは101度であった。
【0044】
真空吸引装置の付いた台座の上に不繊紙を設置し、上記基板を、台座の上に配置する。その上にスルーホールの位置に対応するように貫通孔を有するステンレス製の穴埋めマスクを設置する。次いで、銅フィラーを含むスルーホール充填用ペーストを載せ、ローラー式スキージを加圧しながら穴埋め充填を行う。
【0045】
図19に示すように、スルーホール内に充填したスルーホール充填用ペースト(1000)を、120℃×20分の条件下で仮キュアさせる。次いで、図20に示すように、ベルトサンダー(粗研磨)を用いてコア基板表面を研磨した後、バフ研磨(仕上げ研磨)して平坦化(図示せず。)して、150℃×5時間の条件下でキュアさせて、穴埋め工程を完了する。尚、この穴埋め工程を完了した基板の一部は、穴埋め性の評価試験に用いる。
【0046】
図21に示すように、金型(図示せず。)を用いて□8mmの貫通孔(110)を形成する。図22に示すように、基板の一面にマスキングテープ(120)を貼り付ける。そして、図23に示すように、貫通孔(110)に露出したマスキングテープ上に、積層チップコンデンサ(130)をチップマウンタを用いて8個配置する。この積層チップコンデンサは、1.2mm×0.6mm×0.4mmの積層体(150)からなり、電極(140)が積層体から70μm突き出している。
【0047】
図24に示すように、積層チップコンデンサを配置した貫通孔の中に、本発明の埋め込み樹脂(160)をディスペンサ(図示せず。)を用いて充填する。埋め込み樹脂を、1次加熱工程を80℃×3時間、2次加熱工程を170℃×6時間の条件により脱泡および熱硬化する。
【0048】
図25に示すように、硬化した埋め込み樹脂の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨面には、チップコンデンサーの電極の端面が露出している。次いで、仮キュアした穴埋め樹脂を150℃×5時間の条件下で硬化させる。
【0049】
その後、膨潤液とKMnO4溶液を用いて、埋め込み樹脂の研磨面を粗化する。粗化面をPd触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。図26に示すように、埋め込み樹脂の上に形成されたメッキ層は、チップコンデンサーの電極の端面と電気的に接続されている。メッキ面にレジストを形成し、所定の配線パターンをパターニングする。不要な銅をNa2S2O8/濃硫酸を用いてエッチング除去する。レジストを剥離して、図27に示すように、配線の形成を完了する。市販のエッチング処理装置(メック社製 CZ処理装置)によってエッチング処理を施して配線の銅メッキの表面粗化する。
【0050】
その上に絶縁層となるフィルム(190)をラミネートして熱硬化した後、炭酸ガスレーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を上記と同じ酸化剤を用いて粗化し、同様の手法で所定の配線(201)を形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層(210)の形成を完了する。実装用のピン付けを行う面についても同様の方法により、所定の配線(230)とソルダーレジスト層(240)を形成して、図28に示すように、ピン付け前の多層プリント配線板を得る。
【0051】
半導体素子を実装する端子電極(201)には、Niメッキ、Auメッキの順番でメッキを施す(図示せず。)。その上に低融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通して半導体素子を実装するためのハンダバンプ(220)を形成する。
【0052】
一方、半導体素子実装面の反対側には、高融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通してピン付けするためのハンダバンプ(260)を形成する。治具(図示せず。)にピン(250)をセットした上に基板を配置した状態で、ハンダリフロー炉を通してピン付けを行い(図示せず。)、図29に示すように、半導体素子を実装する前のFC−PGA型の多層プリント配線板を得る。投影機を用いて埋め込み樹脂で埋め込んだ開口部に対応する領域に付けられたピンの先端の所定位置からの位置ずれ量を測定したところ、0.1mm以下と良好な結果が得られた。また、大電流の通電を繰り返しかけても、埋め込み樹脂上に形成した電源用の配線にはがれ等の不具合は発生しなかった。
【0053】
半導体素子実装面上に半導体素子(270)を実装可能な位置に配置して、低融点ハンダのみが溶解する温度条件にてハンダリフロー炉を通して、半導体素子を実装する。実装部にアンダーフィル材をディスペンサーで充填した後、熱硬化して、図15に示すような半導体素子を実装したFC−PGA型の多層プリント配線板を用いた半導体装置を得る。
【0054】
【実施例】
以下に本発明を実施例を用いて説明する。埋め込み樹脂は、表1に示す組成になるように各成分を秤量、混合し、3本ロールミルにて混練して作製する。ここで、表1中の記載事項の詳細は以下のようである。
【0055】
エポキシ樹脂
・「液状BPA」:ビスフェノールA型エポキシ樹脂(油化シェル製YL980)
・「液状BPF」:ビスフェノールF型エポキシ樹脂(油化シェル製YL983U)
・「半固形状NP」:ナフタレン型エポキシ樹脂(大日本インキ製HP−4032D)
・「固形状CN」:クレゾールノボラック型エポキシ樹脂(日本化薬製EOCN103)+溶剤(ジエチレングリコールジメチルエーテル)
*尚、溶剤分は表1の質量%には含まない。
【0056】
硬化剤
・「酸無水物」:酸無水物系硬化剤(油化シェル製エピキュアYH307)
【0057】
硬化促進剤
・「イミダゾール」:イミダゾール系硬化剤(四国化成工業製2E4MZ−CN)
【0058】
有機フィラー
・「ゴムフィラー」:ゴム系フィラー(JSR製XER−91)
【0059】
液状ゴム
・「エポキシ変性」:エポキシ変性ブタジエンゴム(日本石油化学工業製E−1000−8.0)
【0060】
無機フィラー
・「シリカ(φ24μm)」:シランカップリング処理済みシリカ(龍森PLV−6:粒度分布による最大粒子径24μm)
・「シリカ(混合)」:シランカップリング処理済みシリカ(電気化学工業MS−35と龍森SO−C5をそれぞれ重量比で7:3にて混合したもの。粒度分布による最大粒子径>200μm以上)
【0061】
【表1】
【0062】
コア基板は、厚み0.8mmのBT基板を用いる。このコア基板に金型を用いて所定の大きさの貫通孔を設ける。コア基板の一面にバックテープを貼り付けた後、バックテープを貼り付けた面を下側にして置く。他方の面から開口部内のパックテープの粘着面上の所定の位置に、チップコンデンサをチップマウンタを用いて配置する。開口部内に配置されたチップコンデンサと開口部内の隙間に表1に示す埋め込み樹脂をディスペンサを用いて流し込む。
【0063】
埋め込み樹脂を、1次加熱工程を80℃×3時間、2次加熱工程を170℃×6時間の条件により脱泡および熱硬化する。硬化した埋め込み樹脂の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。次いで、炭酸ガスレーザーを用いてビアホールを穴あけ加工して、チップコンデンサーの電極を露出させる。
【0064】
その後、膨潤液とKMnO4溶液を用いて、埋め込み樹脂の露出面を粗化する。粗化面をPd触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。メッキ面にレジストを形成し、所定の配線パターンをパターニングする。不要な銅をNa2S2O8/濃硫酸を用いてエッチング除去する。レジストを剥離して、配線の形成を完了する。
【0065】
その上に絶縁層となるフィルムをラミネートして熱硬化した後、レーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を同じ酸化剤を用いて粗化し、同様の手法で所定の配線パターンを形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層の形成を完了する。
【0066】
半導体素子を実装する端子電極には、Niメッキ、Auメッキの順番でメッキを施す。その後、ハンダリフロー炉を通して半導体素子を実装する。実装部にアンダーフィル材をディスペンサーで充填した後、熱硬化して、評価用サンプルの作製を完了する。
【0067】
得られた評価用サンプルを、熱サイクル試験(−55℃〜+125℃:1000サイクル)およびPCT(プレッシャークッカー)試験(121℃×2気圧:168時間)にかける。試験後の評価用サンプルの表面観察および切断面観察により、埋め込み樹脂の有効性を評価する。合格率が85%以上のものを良好と判断する。結果を表2に示す。
【0068】
埋め込み樹脂の熱膨張係数は、厚み100μmのシート状に形成し、1次加熱工程120℃×1時間、2次加熱工程170℃×5時間で熱硬化させた後、4×20mmの大きさにカットした試験片を用いて、熱膨張係数測定装置にて測定する。具体的には、窒素雰囲気中で一旦、−60℃迄冷却した後、毎分2℃で昇温させながら測定する。測定で得られた熱膨張係数は、−50℃〜+130℃での値である。結果を表2に併記する。
【0069】
【表2】
【0070】
酸化剤に可溶な可溶性有機フィラーや可溶性樹脂を含む試料番号1〜試料番号4および試料番号6では、PCT試験後の銅層に剥離によるフクレが発生せず、良好な密着性が得られている。半固形状のナフタレン型エポキシ樹脂を併用した試料番号3においても、良好な結果が得られている。
【0071】
一方、酸化剤に可溶な可溶性有機フィラーや可溶性樹脂を含まない試料番号5および試料番号7では、PCT試験後の銅層に剥離によるフクレ(例えば、図5の29)や埋め込み樹脂のクラック(例えば、図4の28)が見受けられる。この結果より、酸化剤に可溶な可溶性有機フィラーや可溶性樹脂の添加により、銅層の埋め込み樹脂への密着性が向上していることがわかる。また、応力集中を緩和してクラックの発生を抑制する効果があることもわかる。
【0072】
固形状エポキシ樹脂を用いた試料番号6では、埋め込み樹脂の高粘度化に伴い添加した揮発性溶剤に起因するボイドが見受けられる。エポキシ樹脂を用いる場合、液状エポキシ樹脂を用いるのがよいことがわかる。
【0073】
【発明の効果】
本発明によれば、銅等の配線と埋め込み樹脂との密着性が良好な埋め込み樹脂およびそれを用いた電子部品埋め込み型の配線基板が得られる。埋め込み樹脂の表面の粗化性を容易にすることで、アンカー効果による配線の密着性を良好にすることができる。また、配線板内に埋められた電子部品からその略真上のビルドアップ層上に実装された半導体素子に至る電気的な接続信頼性を良好にした配線基板が得られる。
【図面の簡単な説明】
【図1】本発明の埋め込み樹脂の一態様を、平坦化面近傍の断面を用いて示した説明図である。
【図2】本発明の埋め込み樹脂の一態様を、粗化面近傍の断面を用いて示した説明図である。
【図3】本発明の配線基板をBGA基板に適用した例を示す説明図である。
【図4】埋め込み樹脂に発生するクラックの発生状態の一例を示す説明図である。
【図5】埋め込み樹脂との接触界面に発生する配線のフクレの発生状態の一例を示す説明図である。
【図6】本発明の配線基板の製造方法の一態様を示す説明図である。
【図7】本発明の配線基板の製造方法の一態様を示す説明図である。
【図8】本発明の配線基板の製造方法の一態様を示す説明図である。
【図9】本発明の配線基板の製造方法の一態様を示す説明図である。
【図10】本発明の配線基板の製造方法の一態様を示す説明図である。
【図11】本発明の配線基板の製造方法の一態様を示す説明図である。
【図12】本発明の配線基板の製造方法の一態様を示す説明図である。
【図13】本発明の配線基板の製造方法の一態様を示す説明図である。
【図14】本発明の配線基板をBGA基板に適用した例を示す説明図である。
【図15】本発明の一態様であるFC−PGA型の多層プリント配線板を用いた半導体装置の説明図。
【図16】厚み400μmの銅張りコア基板の概略図。
【図17】厚み400μmの銅張りコア基板のパターニング後の状態を示す説明図。
【図18】コア基板の両面に絶縁層を形成した基板にビアホールとスルーホールを形成した状態を示す説明図。
【図19】コア基板の両面に絶縁層を形成した基板にパネルメッキをかけた後の状態を示す説明図。
【図20】スルーホールを穴埋め充填した基板の説明図。
【図21】貫通孔を打ち抜き形成した基板を示す説明図。
【図22】貫通孔を打ち抜き形成した基板の一面にマスキングテープを貼り付けた状態を示す説明図。
【図23】貫通孔内に露出したマスキングテープ上に積層チップコンデンサを配置した状態を示す説明図。
【図24】貫通孔内に埋め込み樹脂を充填した状態を示す説明図。
【図25】基板面を研磨して平坦化した状態を示す説明図。
【図26】基板の研磨面にパネルメッキをかけた状態を示す説明図。
【図27】配線をハターニングした状態を示す説明図。
【図28】基板上にビルドアップ層及びソルダーレジスト層を形成した状態を示す説明図。
【図29】本発明の一態様であるFC−PGA型の多層プリント配線板の説明図。
【符号の説明】
1 コア基板
2 貫通孔
3 バックテープ
4 電子部品
5 電子部品の電極
50 電子部品の電極の突き出し量d
6 埋め込み樹脂
60 平坦化面
61 粗化面
28 クラック
29 フクレ
30 酸化剤により溶解する可溶性成分
31 酸化剤に実質的に溶解しない未溶解成分
32 溶出部
Claims (5)
- 基板に設けられた開口部内に電子部品が配置されており、かつ前記開口部内の隙間が埋め込み樹脂で埋められ、
前記埋め込み樹脂が、酸化剤により溶解する可溶性成分として、可溶性樹脂および可溶性有機フィラーの少なくとも一つを含み、
前記埋め込み樹脂が、酸化剤に実質的に溶解しない未溶解成分として、液状エポキシ樹脂および無機フィラーの少なくとも一つを含み、
前記埋め込み樹脂に埋め込まれた前記電子部品の電極に導通し、かつ、メッキによって形成されたビア導体を備え、
前記電子部品の電極の表面は、粗度Rzが0.3〜20μmになるように粗化処理されていることを特徴とする配線基板。 - 基板に設けられた開口部内に電子部品が配置されており、かつ前記開口部内の隙間が埋め込み樹脂で埋められ、
前記埋め込み樹脂が、酸化剤により溶解する可溶性成分として、可溶性樹脂および可溶性有機フィラーの少なくとも一つを含み、
前記埋め込み樹脂が、酸化剤に実質的に溶解しない未溶解成分として、液状エポキシ樹脂および無機フィラーの少なくとも一つを含み、
前記埋め込み樹脂に埋め込まれた前記電子部品の電極に導通し、かつ、メッキによって形成されたビア導体を備え、
前記基板として、コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、前記開口部を前記コア基板及び前記ビルドアップ層を貫通するように形成したものを用いることを特徴とする配線基板。 - 前記液状エポキシ樹脂がビスフェノール型エポキシ樹脂である請求項1又は2に記載の配線基板。
- 前記埋め込み樹脂の少なくとも一部に配線を有し、前記埋め込み樹脂のうち、少なくとも前記配線との接触界面が粗化されていることを特徴とする請求項1乃至3のいずれかに記載の配線基板。
- 前記電子部品の略直上に半導体素子を設置したことを特徴とする請求項1乃至4のいずれかに記載の配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001044795A JP4326710B2 (ja) | 2000-07-13 | 2001-02-21 | 埋め込み樹脂を用いた配線基板 |
TW91100717A TWI245593B (en) | 2000-07-13 | 2002-01-11 | Embedding resin, wiring substrate using same and process for producing wiring substrate using same |
US10/042,317 US6740411B2 (en) | 2001-02-21 | 2002-01-11 | Embedding resin, wiring substrate using same and process for producing wiring substrate using same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000212075 | 2000-07-13 | ||
JP2000-212075 | 2000-07-13 | ||
JP2001044795A JP4326710B2 (ja) | 2000-07-13 | 2001-02-21 | 埋め込み樹脂を用いた配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002094211A JP2002094211A (ja) | 2002-03-29 |
JP4326710B2 true JP4326710B2 (ja) | 2009-09-09 |
Family
ID=26595922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001044795A Expired - Lifetime JP4326710B2 (ja) | 2000-07-13 | 2001-02-21 | 埋め込み樹脂を用いた配線基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4326710B2 (ja) |
TW (1) | TWI245593B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4365641B2 (ja) * | 2002-07-10 | 2009-11-18 | 日本特殊陶業株式会社 | 多層配線基板及び多層配線基板の製造方法 |
JP4500091B2 (ja) * | 2004-04-23 | 2010-07-14 | 三井化学株式会社 | 回路基板 |
TW200707468A (en) * | 2005-04-06 | 2007-02-16 | Toagosei Co Ltd | Conductive paste, circuit board, circuit article and method for manufacturing such circuit article |
JP4900910B2 (ja) * | 2006-03-17 | 2012-03-21 | 日本特殊陶業株式会社 | 充填材及びそれを用いた基板 |
WO2015064642A1 (ja) * | 2013-10-30 | 2015-05-07 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
JP6398096B2 (ja) * | 2014-03-05 | 2018-10-03 | 三菱瓦斯化学株式会社 | 樹脂構造体、並びにそれを用いたプリプレグ、樹脂シート、金属箔張積層板、及びプリント配線板 |
-
2001
- 2001-02-21 JP JP2001044795A patent/JP4326710B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-11 TW TW91100717A patent/TWI245593B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2002094211A (ja) | 2002-03-29 |
TWI245593B (en) | 2005-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6740411B2 (en) | Embedding resin, wiring substrate using same and process for producing wiring substrate using same | |
US6512182B2 (en) | Wiring circuit board and method for producing same | |
US8822839B2 (en) | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board | |
JP3926141B2 (ja) | 配線基板 | |
JP2003152317A (ja) | 配線基板 | |
US20030047809A1 (en) | Embedding resin and wiring substrate using the same | |
JP4038363B2 (ja) | 配線基板 | |
JP2002158450A (ja) | 配線基板 | |
JP3959261B2 (ja) | 配線基板 | |
JP4326710B2 (ja) | 埋め込み樹脂を用いた配線基板 | |
JP2003069229A (ja) | 多層プリント配線板 | |
JP4863564B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JPH11307687A (ja) | パッケージ基板 | |
JP3895156B2 (ja) | 配線基板 | |
JP2002319765A (ja) | 埋め込み樹脂 | |
JP2001284815A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2004140216A (ja) | 多層プリント配線板およびその製造方法 | |
JP2003179335A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2002204075A (ja) | 多層プリント配線板の製造方法 | |
JP2002204076A (ja) | 多層プリント配線板およびその製造方法 | |
JP4869486B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2002100871A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2002204074A (ja) | 多層プリント配線板 | |
JP2002100860A (ja) | プリント配線板の製造方法 | |
JP2001127434A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080523 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4326710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |