JP2002319765A - 埋め込み樹脂 - Google Patents

埋め込み樹脂

Info

Publication number
JP2002319765A
JP2002319765A JP2001352511A JP2001352511A JP2002319765A JP 2002319765 A JP2002319765 A JP 2002319765A JP 2001352511 A JP2001352511 A JP 2001352511A JP 2001352511 A JP2001352511 A JP 2001352511A JP 2002319765 A JP2002319765 A JP 2002319765A
Authority
JP
Japan
Prior art keywords
resin
embedding
substrate
electronic component
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001352511A
Other languages
English (en)
Inventor
Hirotaka Takeuchi
裕貴 竹内
Toshifumi Kojima
敏文 小嶋
Kazue Obayashi
和重 大林
Hisato Kashima
壽人 加島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001352511A priority Critical patent/JP2002319765A/ja
Priority to US10/026,938 priority patent/US20020147263A1/en
Publication of JP2002319765A publication Critical patent/JP2002319765A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 電子部品を搭載する配線基板の実装密度を高
め、かつ、絶縁性等の電気特性において優れた物性値が
得られるとともに、光の乱反射等を抑えたり、硬化時の
色むらが目立たないようにした埋め込み樹脂を提供する
こと。 【解決手段】 絶縁基板１に電子部品４を埋め込むため
の埋め込み樹脂６として、黒色、青色、緑色、赤色、橙
色、黄色、紫色のいずれかを基調とする色により着色さ
れている埋め込み樹脂を用いる。カーボンブラック、フ
タロシアニン系顔料、アゾ系顔料、キノリン系顔料、ア
ントラキノン系顔料、トリフェニルメタン系顔料、無機
酸化物から選ばれる少なくとも一種の着色剤を含有する
とよい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁基板に設けられた
開口部内に配置されたチップコンデンサ、チップインダ
クタ、チップ抵抗等の電子部品を埋め込むための埋め込
み樹脂であって、黒色、青色、緑色、赤色、橙色、黄
色、紫色のいずれかを基調とする色により着色された埋
め込み樹脂に関する。特には、電子部品を埋め込んだ多
層配線基板、半導体素子収納用パッケージ等の用途に好
適なものである。
【０００２】
【従来の技術】近年、ビルドアップ配線基板に多数の半
導体素子を搭載したマルチチップモジュール（ＭＣＭ）
が検討されている。チップコンデンサ、チップインダク
タ、チップ抵抗等の電子部品を実装する場合には、配線
基板の表面に形成された実装用配線層上に半田を用いて
表面実装するのが一般的である。
【０００３】しかし、ビルドアップ配線基板の表面に電
子部品を表面実装すると、個々の電子部品に対応する所
定の実装面積が必要なため、小型化にはおのずと限界が
ある。また、表面実装する際の配線の取り回しによっ
て、特性上好ましくない寄生インダクタンスが大きくな
り、電子機器の高周波化に対応が難しくなるという問題
がある。
【０００４】これら諸問題を解決するために、絶縁基板
内部に電子部品を埋め込む方法が種々検討されている。
特開平１１−１２６９７８では、電子部品を予め金属箔
からなる転写シート付き配線基板に半田実装してから転
写する方法が開示されているが、実装での位置精度等で
課題が残る。特開２０００−１２４３５２には、コア基
板内部に埋め込んだ電子部品上に絶縁層をビルドアップ
した多層配線基板が開示されている。
【０００５】
【発明が解決しようとする課題】電子部品をコア基板等
の絶縁基板の内部に埋め込む方法においては、絶縁基板
と電子部品の隙間を埋め込み樹脂で埋めて、更に絶縁層
及び配線をビルドアップした後、電子部品の電極と絶縁
層上に形成した配線との間を無電解メッキ等の金属化手
法により電気的に接続する必要がある。
【０００６】埋め込み樹脂は、ビルドアップした絶縁層
上に配線パターンを露光現像する際に問題となる光の乱
反射等を抑えたり、硬化時の色むらが目立たないように
黒色に着色していることが望ましい。そのため、カーボ
ン等を着色剤として配合する必要がある。
【０００７】しかし、カーボン等の一部の着色剤は導電
性を有するため、過剰に添加すると絶縁性が低下する問
題がある。その為、いかに電子部品間、または絶縁層上
に形成した配線間の絶縁性を維持しつつ、光の乱反射等
を抑えたり、硬化時の色むらが目立たないように黒色に
着色するかが重要になってくる。
【０００８】本発明は、電子部品を搭載する配線基板の
実装密度を高め、かつ、絶縁性等の電気特性において優
れた物性値が得られるとともに、光の乱反射等を抑えた
り、硬化時の色むらが目立たないようにした埋め込み樹
脂を提供することを課題とする。
【０００９】
【課題を解決するための手段】本発明の埋め込み樹脂
は、絶縁基板に電子部品を埋め込むための埋め込み樹脂
であって、その埋め込み樹脂が黒色、青色、緑色、赤
色、橙色、黄色、紫色のいずれかを基調とする色により
着色されていることを特徴とする。ここにいう「電子部
品を埋め込む」とは、コア基板等の絶縁基板やビルドア
ップした絶縁層に設けた開口部（貫通穴（例えば図１）
やキャビティ等の凹部（例えば図１０）等）の中に電子
部品を配置した後、電子部品と開口部との間に生じた隙
間に埋め込み樹脂を充填することをいう。開口部は、基
板を打ち抜いて形成した貫通孔または多層化技術により
形成したキャビティ等を利用するとよい。本発明に用い
る基板としては、ＦＲ−４、ＦＲ−５、ＢＴ等のいわゆ
るコア基板を用いるのがよいが、ＰＴＦＥ等の熱可塑性
樹脂シートに厚み３５μm程度の厚手の銅箔を挟み込ん
でコア基板としたものに開口部を形成したものを用いて
もよい。また、コア基板の少なくとも一面に、絶縁層及
び配線層を交互に積層したビルドアップ層を形成すると
ともに、開口部をコア基板及びビルドアップ層の少なく
とも一方を貫通するように形成したものを用いることが
できる。この場合、図１１に示すようなコンデンサ内蔵
型の多層配線基板であっても、いわゆるガラス−エポキ
シ複合材料（絶縁基板）の厚みを４００μｍ程度と、通
常品の８００μｍの半分にまで薄くして低背化を図るこ
とができる利点がある。他の例としては、電子部品をコ
ア基板内部に埋め込んだ配線基板（例えば、図１）やビ
ルドアップ層の内部に埋め込んだ配線基板（例えば、図
１０）を形成できる。尚、前記電子部品には、チップコ
ンデンサ、チップインダクタ、チップ抵抗、フィルタ等
の受動電子部品、トランジスタ、半導体素子、ＦＥＴ、
ローノイズアンプ(ＬＮＡ)等の能動電子部品、あるいは
ＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジ
ュール、カプラ、ダイプレクサ等の電子部品が含まれ
る。
【００１０】本発明の埋め込み樹脂を着色するのは、前
述した配線パターンの露光現像にかかる問題を効果的に
回避するためである。埋め込み樹脂を着色することで、
埋め込み樹脂の上にビルドアップした絶縁層上に配線パ
ターンを露光現像する際に問題となる光の乱反射等を抑
えたり、硬化時の色むらが目立たないようにできる。
【００１１】着色する色としては、黒色、青色、緑色、
赤色、橙色、黄色、紫色を基調とする色がよい。光の乱
反射による解像度の低下の防止を重視する場合は、黒
色、青色、緑色を基調とする色がよい。特には黒色系が
よい。
【００１２】埋め込み樹脂を黒色系に着色するには、カ
ーボンブラック、黒鉛、カーボンブラックと黒鉛の混合
物等の黒色の炭素系粉末を添加したり、Ｃｕ2Ｏ、Ｃｕ
Ｏ、ＭｎＯ2等の黒色の無機酸化物粉末を添加したり、
クロモファインブラックＡ１１０３等のアゾメチン系の
黒色有機顔料を添加することができる。
【００１３】埋め込み樹脂を青色系に着色するには、フ
タロシアニンブルー、シアニンブルー５１８８等のフタ
ロシアニン系顔料、バリアミンブルー等のアゾ系顔料、
アントラキノンブルー等のアントラキノン系顔料などの
有機系顔料や、ウルトラマリン、コバルトブルー等の無
機酸化物を例示することができる。
【００１４】埋め込み樹脂を緑色系に着色するには、フ
タロシアニングリーン、シアニングリーン５３１０Ｒ等
のフタロシアニン系顔料、クロームグリーン等のアゾ系
顔料、マラカイトグリーン等のトリフェニルメタン系顔
料などの有機系顔料、Ｃｒ2Ｏ3等の無機酸化物粉末を例
示することができる。
【００１５】埋め込み樹脂を赤色系に着色するには、ア
ゾエオシン、アゾナフトールレッド、リソールレッド等
のアゾ系顔料、キナクリドン、ジアントラキノニルレッ
ド、クロモファインレッド６８１１などの有機系顔料、
弁柄、カドミウムレッド等の無機酸化物粉末を例示する
ことができる。
【００１６】埋め込み樹脂を橙色系に着色するには、ク
ロムオレンジ、２９００ペリカンファーストオレンジＧ
Ｒ等のアゾ系顔料、ベンツイミダゾロンなどの有機系顔
料、モリブデートオレンジなどの無機酸化物を例示する
ことができる。
【００１７】埋め込み樹脂を黄色系に着色するには、ク
ロムエロー、クロモファインエロー２０８０Ｋ、ハンザ
エロー等のアゾ系顔料、キノリンエロー等のキノリン系
顔料、アントラエロー等のアントラキノン系顔料、ベン
ツイミダゾロン、イソインドリノンなどの有機系顔料、
カドミウムエロー、黄鉛、チタンイエローなどの無機酸
化物粉末を例示することができる。
【００１８】埋め込み樹脂を紫系に着色するには、アン
トラキノンバイオレッド等のアントラキノン系顔料、ミ
ツイクリスタルバイオレッド等のトリフェニルメタン系
などの有機系顔料、マンガンバイオレッドなどの無機酸
化物粉末を例示することができる。
【００１９】埋め込み樹脂を黒色、青色、緑色、赤色、
橙色、黄色、紫色のいずれかを基調とする色により着色
するには、単独の着色剤を用いてもよいが、種々の色の
着色剤を組み合わせて着色することができる。この際、
赤、黄、青の色の三原色を示す顔料を組み合わせるのが
よい。埋め込み樹脂をあらゆる全ての色で着色できるか
らである。
【００２０】なお、カーボンブラック等の導電性物質以
外の着色剤の配合量は、光の乱反射等を抑えたり、硬化
時の色むらが目立たないようにできるように、工程条件
に適合する望ましい色調条件を満足するよう、適宜調整
される。通常は、０．１〜３０質量％の範囲である。
【００２１】本発明の埋め込み樹脂は、微細な粒子から
なるカーボンブラックを添加して黒色系をベースに着色
するのが特によい。絶縁性を確保するために、カーボン
ブラックを１．４質量％以下添加することができる。埋
め込み樹脂の絶縁信頼性、誘電特性のみならず、埋め込
み樹脂の上にビルドアップした絶縁層上に配線パターン
を露光現像する際に問題となる光の乱反射等を抑えた
り、硬化時の色むらが目立たないようにすることができ
る。より好ましくは１．０質量％以下がよい。体積抵抗
が大幅に落ちて電気的特性が悪化するからである。
【００２２】上記の配線パターンの露光現像にかかる問
題を効果的に回避するためには、カーボンブラックを
０．１〜１．４質量％の範囲で含有するとよい。好まし
くは０．１〜１．０質量％、より好ましくは０．１〜
０．５質量％、特には０．１〜０．３質量％である。
【００２３】カーボンブラックの含有量が配合割合を重
量比で１．５質量％を越えると、絶縁性の良否を示す指
標である体積抵抗が１．０×１０14Ω・ｃｍを下回る問
題が発生する。
【００２４】本発明の埋め込み樹脂は、樹脂成分として
少なくとも熱硬化性樹脂を含み、かつ少なくとも一種類
以上の無機フィラーを含むとよい。少なくとも熱硬化性
樹脂を含むことで、樹脂充填後は熱処理により容易に硬
化することができる。熱硬化性樹脂としてエポキシ系樹
脂を用いた場合には、ジアルールヨードニウム塩等の光
重合開始剤を用いて直接エポキシ基をカチオン重合させ
てもよい。
【００２５】本硬化前の仮硬化を行う目的で、熱硬化性
樹脂に感光性樹脂を添加してもよい。例えば、アクロイ
ル基を有する感光性樹脂を添加することができる。熱硬
化性樹脂としてはエポキシ系樹脂を用いた場合には、光
重合開始剤を用いて直接エポキシ基を光重合させて仮硬
化させてもよい。
【００２６】熱硬化性樹脂としては、エポキシ系樹脂が
よい。具体的には、ビスフェノール型エポキシ樹脂、ナ
フタレン型エポキシ樹脂、フェノールノボラック型エポ
キシ樹脂及びクレゾールノボラック型エポキシ樹脂から
選ばれる少なくとも一種であるとよい。硬化後のエポキ
シ系樹脂は、３次元構造の骨格を有するため、配線のア
ンカー効果による密着強度を向上させるための粗化処理
を行った後においても埋め込み樹脂の形状が必要以上に
崩れることがないからである。硬化剤としては、酸無水
物系、イミダゾール系、フェノール系等の硬化剤を用い
ることができるが、酸無水物系が特に好ましい。低粘度
化が図れ、２３℃±１℃程度の常温での埋め込み作業が
良好だからである。
【００２７】埋め込み樹脂の流動性が悪いと電子部品の
電極間の隙間に充填不良が起こりやすくなり局所的に熱
膨張係数の極端に異なる部分が発生する。特に耐熱性、
耐湿性を考慮した場合には、ナフタレン型エポキシ樹脂
が優れているのでよい。
【００２８】尚、埋め込み樹脂の粗化処理は通常、過マ
ンガン酸カリウムやクロム酸等の酸化剤を用いた湿式法
により行われるが、ブラズマやレーザ等を用いた乾式法
により行ってもよい。
【００２９】無機フィラーを入れるのは、硬化後の熱膨
張係数の調整以外に、や、無機フィラーが奏する骨材と
しての効果によって、粗化処理後の埋め込み樹脂の形状
が必要以上に崩れることがないからである。
【００３０】無機フィラーとしては、特に制限はない
が、結晶性シリカ、溶融シリカ、アルミナ、窒化ケイ素
等がよい。埋め込み樹脂の熱膨張係数を効果的に下げる
ことができる。これにより、熱応力に対する信頼性の向
上が得られる。
【００３１】無機フィラーのフィラー径は、埋め込み樹
脂が電子部品の電極間の隙間にも容易に流れ込む必要が
あるため、粒径５０μｍ以下のフィラーを使用するとよ
い。５０μｍを越えると、電子部品の電極間の隙間にフ
ィラーが詰まりやすくなり、埋め込み樹脂の充填不良に
より局所的に熱膨張係数の極端に異なる部分が発生す
る。フィラー径の下限値としては、０．１μｍ以上がよ
い。これよりも細かいと、埋め込み樹脂の流動性が確保
しにくくなる。好ましくは０．３μｍ以上、更に好まし
くは０．５μｍ以上がよい。埋め込み樹脂の低粘度、高
充填化を達成するためには、粒度分布を広くするとよ
い。
【００３２】無機フィラーの形状は、埋め込み樹脂の流
動性と充填率とを高くするために、略球状であるとよ
い。特にシリカ系の無機フィラーは、容易に球状のもの
が得られるためよい。
【００３３】無機フィラーの表面は、必要に応じてカッ
プリング剤にて表面処理するとよい。無機フィラーの樹
脂成分との濡れ性が良好になり、埋め込み樹脂の流動性
を良好にできるからである。カップリング剤の種類とし
ては、シラン系、チタネート系、アルミネート系等が用
いられる。
【００３４】本発明の埋め込み樹脂を用いて電子部品を
内蔵した配線基板は、露光現像性、絶縁信頼性を有する
ものとなる。具体例を挙げると、図１や図１０に示すよ
うなコンデンサ内蔵型のフリップチップパッケージとす
ることができる。ここで例示したバンプグリッドアレイ
型パッケージのみならず、ピングリッドアレイ型パッケ
ージとすることもできる。
【００３５】
【発明の実施の形態】図１を例にすれば、本発明の埋め
込み樹脂を用いた配線基板は、以下のような工程により
製造できる。図２に示すように、このコア基板（１）に
金型を用いて所定の大きさの貫通孔（開口部：２）を設
け、このコア基板の一面にバックテープ（３）を貼り付
けた後、バックテープを貼り付けた面を下側にして置
く。
【００３６】図３に示すように、他方の面から開口部
（２）内のパックテープ（３）の粘着面上の所定の位置
に、チップコンデンサ（４）をチップマウンタを用いて
配置する。ここで用いるチップコンデンサとしては、埋
め込み樹脂の回り込みが良いように、コンデンサ本体か
ら突出した電極（５）を有するものを用いるのがよい。
図４に示すように、開口部（２）内に配置されたチップ
コンデンサ（４）と開口部内の隙間に本発明の埋め込み
樹脂（６）をディスペンサを用いて流し込む。
【００３７】埋め込み樹脂（６）を、１００℃×８０分
→１２０℃×６０分→１６０℃×１０分の条件により脱
泡および熱硬化する。硬化した埋め込み樹脂（６）の表
面を、ベルトサンダーを用いて粗研磨した後、ラップ研
磨にて仕上げ研磨する。研磨後における埋め込み樹脂
（６）の表面（６０）を図５に示す。次いで、図６に示
すように、炭酸ガスレーザーを用いてビアホール（７）
を穴あけ加工して、チップコンデンサ（４）の電極
（５）を露出させる。
【００３８】その後、膨潤液とＫＭｎＯ4溶液を用い
て、埋め込み樹脂（６）の露出面（６１）を粗化する。
粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メ
ッキの順番で銅メッキ（９）を施す。銅メッキ後の状態
を図７に示す。メッキ面の上にレジスト（図示せず）を
形成し、所定の配線パターンをパターニングする。不要
な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去す
る。レジストを剥離して、配線（９０）の形成を完了す
る。配線形成後の状態を図８に示す。
【００３９】その上に絶縁層となるフィルム（１４，１
５）をラミネートして熱硬化した後、レーザーを照射し
て層間接続用のビアホールを形成する。絶縁層の表面を
同じ酸化剤を用いて粗化し、同様の手法で所定の配線パ
ターンを形成する。配線基板の最表面にソルダーレジス
ト層となるドライフィルムをラミネートして、半導体素
子の実装パターンを露光、現像して形成して、ソルダー
レジスト層（１２）を形成する。その状態を図９に示
す。半導体素子を実装する端子電極（１３）には、Ｎｉ
メッキ、Ａｕメッキの順番でメッキを施す。その後、ハ
ンダリフロー炉を通して半導体素子（１８）を実装す
る。基板実装を行う電極には、低融点ハンダを用いてハ
ンダボール（１７）を形成する。実装部にアンダーフィ
ル材（２１）をディスペンサーで充填した後、熱硬化し
て、図１に示すような、目的とする配線基板の作製を完
了する。
【００４０】コア基板の少なくとも一面に、絶縁層及び
配線層を交互に積層したビルドアップ層を形成するとと
もに、開口部をコア基板及びビルドアップ層を貫通する
ように形成した基板を用いた多層配線基板は、例えば以
下のように製造するとよい（図１１〜図２５）。ここで
は、図１１に示すいわゆる「ＦＣ−ＰＧＡ」構造の配線
基板を用いて以下に説明する。
【００４１】図１２に示すような、厚み０．４ｍｍの絶
縁基板（１００）に厚み１８μｍの銅箔（２００）を貼
り付けたＦＲ−５製両面銅張りコア基板を用意する。こ
こで用いるコア基板の特性は、ＴＭＡによるＴｇ（ガラ
ス転移点）が１７５℃、基板面方向のＣＴＥ（熱膨張係
数）が１６ｐｐｍ／℃、基板面垂直方向のＣＴＥ（熱膨
張係数）が５０ｐｐｍ／℃、１ＭＨｚにおける誘電率ε
が４．７、１ＭＨｚにおけるｔａｎδが０．０１８であ
る。
【００４２】コア基板上にフォトレジストフィルムを貼
り付けて露光現像を行い、直径６００μｍの開口部及び
所定の配線形状に対応する開口部（図示せず）を設け
る。フォトレジストフィルムの開口部に露出した銅箔を
亜硫酸ナトリウムと硫酸を含むエッチング液を用いてエ
ッチング除去する。フォトレジストフィルムを剥離除去
して、図１３に示すような露出部（３００）及び所定の
配線形状に対応する露出部（図示せず）が形成されたコ
ア基板を得る。
【００４３】市販のエッチング処理装置（メック社製
ＣＺ処理装置）によってエッチング処理を施して銅箔の
表面粗化をした後、エポキシ樹脂を主体とする厚み３５
μｍの絶縁フィルムをコア基板の両面に貼り付ける。そ
して、１７０℃×１．５時間の条件にてキュアして絶縁
層（４００）を形成する。このキュア後の絶縁層の特性
は、ＴＭＡによるＴｇ（ガラス転移点）が１５５℃、Ｄ
ＭＡによるＴｇ（ガラス転移点）が２０４℃、ＣＴＥ
（熱膨張係数）が６６ｐｐｍ／℃、１ＭＨｚにおける誘
電率εが３．７、１ＭＨｚにおけるｔａｎδが０．０３
３、３００℃での重量減が−０．１％、吸水率が０．８
％、吸湿率が１％、ヤング率が３ＧＨｚ、引っ張り強度
が６３ＭＰａ、伸び率が４．６％である。
【００４４】図１４に示すように、炭酸ガスレーザを用
いて絶縁層（４００）に層間接続用のビアホール（５０
０）を形成する。ビアホールの形態は、表層部の直径は
１２０μｍ、底部の直径は６０μｍのすりばち状であ
る。更に炭酸ガスレーザの出力を上げて、絶縁層（４０
０）とコア基板とを貫通するように直径３００μmのス
ルーホール（６００）を形成する。スルーホールの内壁
面はレーザ加工に特有のうねり（図示せず）を有する。
そして、基板を塩化パラジウムを含む触媒活性化液に浸
漬した後、全面に無電解銅メッキを施す（図示せず）。
【００４５】次いで、基板の全面に厚み１８μｍの銅パ
ネルメッキ（７００）をかける。ここで、ビアホール
（５００）には、層間を電気的に接続するビアホール導
体（８００）が形成される。またスルーホール（６０
０）には、基板の表裏面を電気的に接続するスルーホー
ル導体（９００）が形成される。市販のエッチング処理
装置（メック社製 ＣＺ処理装置）によってエッチング
処理を施して銅メッキの表面粗化する。その後、同社の
防錆剤によって防錆処理（商標名：ＣＺ処理）を施して
疎水化面を形成して、疎水化処理を完了する。疎水化処
理を施した導体層表面の水に対する接触角２θを、接触
角測定器（商品名：ＣＡ−Ａ、協和科学製）により液適
法で測定したところ、接触角２θは１０１度であった。
【００４６】真空吸引装置の付いた台座の上に不繊紙を
設置し、上記基板を、台座の上に配置する。その上にス
ルーホール（６００）の位置に対応するように貫通孔を
有するステンレス製の穴埋めマスクを設置する。次い
で、銅フィラーを含むスルーホール充填用ペーストを載
せ、ローラー式スキージを加圧しながら穴埋め充填を行
う。
【００４７】図１５に示すように、スルーホール（６０
０）内に充填したスルーホール充填用ペースト（１００
０）を、１２０℃×２０分の条件下で仮キュアさせる。
次いで、図１６に示すように、ベルトサンダーを用いて
基板の表面を研磨（粗研磨）した後、バフ研磨（仕上げ
研磨）して平坦化し、１５０℃×５時間の条件下でキュ
アさせて、穴埋め工程を完了する。
【００４８】図１７に示すように、金型（図示せず）を
用いて□８ｍｍの貫通孔（開口部：１１０）を形成す
る。図１８に示すように、基板の一面にマスキングテー
プ（１２０）を貼り付ける。そして、図１９に示すよう
に、貫通孔（１１０）に露出したマスキングテープ（１
２０）上に、積層チップコンデンサ（１３０）をチップ
マウンタを用いて８個配置する。この積層チップコンデ
ンサは、１．２ｍｍ×０．６ｍｍ×０．４ｍｍの積層体
（１５０）からなり、電極（１４０）が積層体から７０
μｍ突き出している。
【００４９】図２０に示すように、積層チップコンデン
サ（１３０）を配置した貫通孔（１１０）の中に、本発
明の埋め込み樹脂（１６０）をディスペンサ（図示せ
ず。）を用いて充填する。埋め込み樹脂を、１次加熱工
程を８０℃×３時間、２次加熱工程を１７０℃×６時間
の条件により脱泡および熱硬化する。
【００５０】図２１に示すように、硬化した埋め込み樹
脂（１６０）の表面を、ベルトサンダーを用いて粗研磨
した後、ラップ研磨にて仕上げ研磨する。研磨面には、
チップコンデンサ（１３０）の電極（１４０）の端面が
露出している。次いで、仮キュアした埋め込み樹脂（１
６０）を１５０℃×５時間の条件下で硬化させる。
【００５１】その後、膨潤液とＫＭｎＯ4溶液を用い
て、埋め込み樹脂（１６０）の研磨面を粗化する。粗化
面をＰｄ触媒活性化した後、無電解メッキ、電解メッキ
の順番で銅メッキ（１７０）を施す。図２２に示すよう
に、埋め込み樹脂（１６０）の上に形成されたメッキ層
（１７０）は、チップコンデンサ（１３０）の電極（１
４０）の端面と電気的に接続されている。メッキ面の上
にレジスト（図示せず）を形成し、所定の配線パターン
をパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸
を用いてエッチング除去する。レジストを剥離して、図
２３に示すように、配線の形成を完了する。市販のエッ
チング処理装置（メック社製 ＣＺ処理装置）によって
エッチング処理を施して配線の銅メッキの表面粗化す
る。
【００５２】その上に絶縁層となるフィルム（１９０）
をラミネートして熱硬化した後、炭酸ガスレーザーを照
射して層間接続用のビアホールを形成する。絶縁層の表
面を上記と同じ酸化剤を用いて粗化し、同様の手法で所
定の配線（２０１）を形成する。配線基板の最表面にソ
ルダーレジスト層となるドライフィルムをラミネートし
て、半導体素子の実装パターンを露光、現像して形成し
て、ソルダーレジスト層（２１０）の形成を完了する。
実装用のピン付けを行う裏面側についても同様の方法に
より、所定の配線（２３０）とソルダーレジスト層（２
４０）を形成して、図２４に示すように、ピン付け前の
多層プリント配線基板を得る。
【００５３】半導体素子を実装する端子電極（２０１）
には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す
（図示せず）。その上に低融点ハンダからなるハンダペ
ーストを印刷した後、ハンダリフロー炉を通して半導体
素子を実装するためのハンダバンプ（２２０）を形成す
る。
【００５４】一方、半導体素子実装面の反対側には、高
融点ハンダからなるハンダペーストを印刷した後、ハン
ダリフロー炉を通してピン付けするためのハンダバンプ
（２６０）を形成する。治具（図示せず）にピン（２５
０）をセットした上に基板を配置した状態で、ハンダリ
フロー炉を通してピン付けを行い（図示せず）、図２５
に示すように、半導体素子を実装する前のＦＣ−ＰＧＡ
型の多層プリント配線基板を得る。投影機を用いて埋め
込み樹脂（１６０）で埋め込んだ開口部（１１０）に対
応する領域に付けられたピン（２５０）の先端の所定位
置からの位置ずれ量を測定したところ、０．１ｍｍ以下
と良好な結果が得られた。
【００５５】半導体素子実装面上に半導体素子（２７
０）を実装可能な位置に配置して、低融点ハンダ（２２
０）のみが溶解する温度条件にてハンダリフロー炉を通
して、半導体素子（２７０）を実装する。実装部にアン
ダーフィル材（３００）をディスペンサーで充填した
後、熱硬化して、図１１に示すような半導体素子（２７
０）を表面に実装したＦＣ−ＰＧＡ型の多層プリント配
線基板を用いた半導体装置を得る。
【００５６】
【実施例】以下に本発明を実施例を用いて説明する。埋
め込み樹脂は、表１に示す組成になるように各成分を秤
量、混合し、３本ロールミルにて混練して作製する。こ
こで、表１中の記載事項の詳細は以下のようである。
【００５７】エポキシ樹脂 ・ 「ＨＰ−４０３２Ｄ」：高純度ナフタレン型エポキ
シ樹脂（大日本インキ製） ・ 「ＹＬ−９８３Ｕ」：ビスフェノールＦ型エポキシ
樹脂（油化シェル製） ・ 「Ｅ―８５０Ｓ」：ビスフェノールA型エポキシ樹
脂（大日本インキ製） ・ 「Ｎ−７４０」：フェノールノボラック型エポキシ
樹脂（大日本インキ製）
【００５８】硬化剤 ・ 「ＱＨ−２００」：酸無水物系硬化剤（日本ゼオン
製） ・ 「Ｂ−５７０」：酸無水物系硬化剤（DIC製） ・ 「Ｂ−６５０」：酸無水物系硬化剤（DIC製） ・ 「ＹＨ−３０６」：酸無水物系硬化剤（油化シェル
エポキシ製） ・ 「ＹＨ−３００」：酸無水物系硬化剤（油化シェル
エポキシ製）
【００５９】促進剤（硬化促進剤） ・ 「２ＭＡＯＫ」：イミダゾール系硬化剤（四国化成
工業製）
【００６０】無機フィラー ・ 「ＦＢ−５ＬＤＸ」：シランカップリング処理済
（電気化学工業製：粒度分布による最大粒子径２４μ
ｍ）
【００６１】着色剤 ・黒１：「カーボンブラック ＃４３００」 東海カ
ーボン社製 ・黒２：「クロモファインブラック Ａ１１０３」
大日精化工業社製 ・青 ：「シアニンブルー ５１８８」 大日精化工
業社製 ・緑 ：「シアニングリーン ５３１０Ｒ」 大日精
化工業社製 ・赤 ：「クロモファインレッド ６８１１」 大日
精化工業社製 ・橙 ：「２９００ペリカンファーストオレンジ Ｇ
Ｒ」 大日精化工業社製・ 黄 ：「クロモファインイエロー ２０８０Ｋ」
大日精化工業社製
【００６２】着色剤は、試料番号１５の３０質量％を除
いて、エポキシ樹脂＋硬化剤＋無機フィラーの合計を１
００質量％に対して０．５質量％添加した。「カーボン
含有率」は、エポキシ樹脂＋硬化剤＋無機フィラーの合
計を１００質量％に対して表１に示す割合で添加した。
「フィラー含有率」は、エポキシ＋硬化剤＋フィラーの
合計を１００質量％に対して６５質量％添加した。促進
剤の含有量は、エポキシ＋硬化剤＋フィラーの合計を１
００質量％に対して０．１質量％添加した。エポキシ樹
脂と硬化剤の混合割合は、官能基比で１００／９５とし
た。各添加量は表１に示す割合の残部とした。表１に示
す各埋め込み樹脂組成物に対して以下の評価を行った。
【００６３】（信頼性評価）体積抵抗の評価用サンプル
は以下のように作製する。まず、ハルセル試験用銅板に
モールド樹脂を幅６０ｍｍ×長さ９０ｍｍ×厚み１００
μｍのサイズでスクリーン印刷法により印刷する。そし
て、１００℃×８０分→１２０℃×６０分→１６０℃×
１０分の３段階の熱条件により脱泡および熱硬化する。
これをハイ・レジスタンス・メーター(HEWLETT PACKARD
製 HP4339B)を使用して、体積抵抗を測定する。レジス
ティビティー・セルは直径２６mmの物を使用し、充電時
間は２０秒、出力電圧値は１００Ｖとする。
【００６４】露光現像時の歩留まり及び体積抵抗の評価
用サンプルは、以下のように作製する。まず、上記作製
した板状物の表面を膨潤液とＫＭｎＯ4溶液を用いて粗
化する。粗化面をＰｄ触媒活性化した後、無電解メッ
キ、電解メッキの順番で銅メッキを施す。メッキ面にレ
ジストを形成し、ライン幅／ラインスペースが４０μｍ
／２０μｍの櫛歯の配線パターンを露光現像する。不要
な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去す
る。レジストを剥離して、配線の形成を完了する。この
際の合格率を「露光歩留」として評価する。
【００６５】これらの評価における合否判定基準は以下
のようにする。評価結果を表２に示す。 ・体積抵抗：１．０×１０14Ω・cm以上 ・露光歩留：９５％以上
【００６６】
【表１】
【００６７】
【表２】
【００６８】結果より、実施例の試料番号１〜５及び試
料番号９から１４では、全ての評価項目において良好な
結果が得られていることがわかる。カーボンブラックの
含有量が１．４質量％を超える（１．５〜２．０質量
％）実施例の試料番号６及び７と、有機顔料が３０質量
％添加されている実施例の試料番号１５は、若干の体積
抵抗の低下が見受けられたが合格レベルにある。試料番
号１５はこれ以上有機顔料を入れようとすると充填性が
低下するため、実質的な添加量は３０質量％が上限とい
える。一方、比較例である試料番号８のように、カーボ
ンブラックの添加量が２．５質量％までいくと、絶縁性
が確保できないレベルにまで体積抵抗が低下するのがわ
かる。
【００６９】
【発明の効果】本発明の埋め込み樹脂は、配線パターン
の露光時の乱反射を防いで歩留まりの向上を図ることが
できる。さらにカーボンブラックの含有量を規定するこ
とで、体積抵抗も１．０×１０14Ω・cmと、良好な絶縁
性を得ることができる。
【図面の簡単な説明】
【図１】本発明の埋め込み樹脂を用いた配線基板をＢＧ
Ａ基板に適用した例を示す説明図である。
【図２】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図３】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図４】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図５】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図６】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図７】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図８】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図９】本発明の埋め込み樹脂を用いた配線基板の製造
方法の一態様を示す説明図である。
【図１０】本発明の埋め込み樹脂を用いた配線基板をＢ
ＧＡ基板に適用した例を示す説明図である。
【図１１】本発明の埋め込み樹脂を用いたＦＣ−ＰＧＡ
型の多層プリント配線基板の一態様を示す説明図。
【図１２】厚み４００μｍの銅張りコア基板の概略図。
【図１３】厚み４００μｍの銅張りコア基板のパターニ
ング後の状態を示す説明図。
【図１４】コア基板の両面に絶縁層を形成した基板にビ
アホールとスルーホールを形成した状態を示す説明図。
【図１５】コア基板の両面に絶縁層を形成した基板にパ
ネルメッキをかけた後の状態を示す説明図。
【図１６】スルーホールを穴埋め充填した基板の説明
図。
【図１７】貫通孔を打ち抜き形成した基板を示す説明
図。
【図１８】貫通孔を打ち抜き形成した基板の一面にマス
キングテープを貼り付けた状態を示す説明図。
【図１９】貫通孔内に露出したマスキングテープ上に積
層チップコンデンサを配置した状態を示す説明図。
【図２０】貫通孔内に埋め込み樹脂を充填した状態を示
す説明図。
【図２１】基板面を研磨して平坦化した状態を示す説明
図。
【図２２】基板の研磨面にパネルメッキをかけた状態を
示す説明図。
【図２３】配線をパターニングした状態を示す説明図。
【図２４】基板上にビルドアップ層及びソルダーレジス
ト層を形成した状態を示す説明図。
【図２５】本発明の埋め込み樹脂を用いたＦＣ−ＰＧＡ
型の多層プリント配線基板の一態様を示す説明図。
【符号の説明】 １ コア基板 ２ 貫通孔（開口部） ３ バックテープ ４ 電子部品 ５ 電子部品の電極 ６ 埋め込み樹脂 ６０ 平坦化面 ６１ 粗化面
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/28 Ｈ０１Ｌ 23/12 Ｂ // Ｈ０１Ｌ 23/12 (72)発明者 大林 和重 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (72)発明者 加島 壽人 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Ｆターム(参考） 4M109 AA01 BA07 EA03 EB08 5E314 AA32 AA43 AA45 BB06 BB13 CC01 DD05 DD06 FF05 FF17 FF21 GG03 GG24 5E336 AA07 AA08 BB03 BB15 BC02 BC26 CC31 CC52 CC53 EE20 GG30 5E346 AA02 AA43 AA60 BB20 CC08 CC09 CC32 CC46 DD25 DD32 EE33 FF07 GG15 GG27

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板に電子部品を埋め込むための埋
    め込み樹脂であって、該埋め込み樹脂が黒色、青色、緑
    色、赤色、橙色、黄色、紫色のいずれかを基調とする色
    により着色されていることを特徴とする埋め込み樹脂。
  2. 【請求項２】 少なくとも熱硬化性樹脂を含み、かつ少
    なくとも一種類以上の無機フィラーを含むことを特徴と
    する請求項１に記載の埋め込み樹脂。
  3. 【請求項３】 前記熱硬化性樹脂がビスフェノールエポ
    キシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボ
    ラック型エポキシ樹脂及びクレゾールノボラック型エポ
    キシ樹脂から選ばれる少なくとも一種であることを特徴
    とする請求項２に記載の埋め込み樹脂。
  4. 【請求項４】 カーボンブラック、フタロシアニン系顔
    料、アゾ系顔料、キノリン系顔料、アントラキノン系顔
    料、トリフェニルメタン系顔料、無機酸化物から選ばれ
    る少なくとも一種の着色剤を含有することを特徴とする
    請求項１乃至請求項３のいずれかに記載の埋め込み樹
    脂。
JP2001352511A 2000-12-27 2001-11-19 埋め込み樹脂 Pending JP2002319765A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001352511A JP2002319765A (ja) 2000-12-27 2001-11-19 埋め込み樹脂
US10/026,938 US20020147263A1 (en) 2000-12-27 2001-12-27 Embedding resin

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000398872 2000-12-27
JP2001-40226 2001-02-16
JP2000-398872 2001-02-16
JP2001040226 2001-02-16
JP2001352511A JP2002319765A (ja) 2000-12-27 2001-11-19 埋め込み樹脂

Publications (1)

Publication Number Publication Date
JP2002319765A true JP2002319765A (ja) 2002-10-31

Family

ID=27345589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001352511A Pending JP2002319765A (ja) 2000-12-27 2001-11-19 埋め込み樹脂

Country Status (2)

Country Link
US (1) US20020147263A1 (ja)
JP (1) JP2002319765A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605075B2 (en) 2004-12-06 2009-10-20 International Business Machines Corporation Multilayer circuit board and method of manufacturing the same
JP2013093613A (ja) * 2010-05-25 2013-05-16 Samsung Electro-Mechanics Co Ltd 埋め込み印刷回路基板の製造方法
JP2013125820A (ja) * 2011-12-14 2013-06-24 Chuan-Ling Hu プラスチック金属化立体配線の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004016483D1 (de) * 2004-07-16 2008-10-23 St Microelectronics Sa Elektronische Schaltungsanordnung, Vorrichtung mit solcher Anordnung und Herstellungsverfahren
CN112635451B (zh) * 2020-12-11 2023-02-17 上海先方半导体有限公司 一种芯片封装结构及其封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473640B2 (ja) * 1994-08-11 2003-12-08 日立化成工業株式会社 樹脂封止型半導体装置及びこれに用いるエポキシ樹脂封止材
KR100635710B1 (ko) * 1997-08-01 2007-06-12 니폰 가야꾸 가부시끼가이샤 흑색 액정시일제 및 액정 셀
JP2000150729A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 樹脂封止半導体装置
SG93832A1 (en) * 1999-05-07 2003-01-21 Inst Of Microelectronics Epoxy resin compositions for liquid encapsulation
JP3892628B2 (ja) * 1999-09-03 2007-03-14 ローム株式会社 サーマルプリントヘッド
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP4038363B2 (ja) * 2000-12-25 2008-01-23 日本特殊陶業株式会社 配線基板
US6822170B2 (en) * 2000-12-26 2004-11-23 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605075B2 (en) 2004-12-06 2009-10-20 International Business Machines Corporation Multilayer circuit board and method of manufacturing the same
JP2013093613A (ja) * 2010-05-25 2013-05-16 Samsung Electro-Mechanics Co Ltd 埋め込み印刷回路基板の製造方法
JP2013125820A (ja) * 2011-12-14 2013-06-24 Chuan-Ling Hu プラスチック金属化立体配線の製造方法

Also Published As

Publication number Publication date
US20020147263A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
JP3926141B2 (ja) 配線基板
US6876091B2 (en) Wiring board
US6822170B2 (en) Embedding resin and wiring substrate using the same
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
US7294587B2 (en) Component built-in module and method for producing the same
US6871396B2 (en) Transfer material for wiring substrate
KR101135912B1 (ko) 프린트 배선판
US6740411B2 (en) Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US6770965B2 (en) Wiring substrate using embedding resin
JP2004134724A (ja) 多層プリント配線板
JP4038363B2 (ja) 配線基板
JP5543184B2 (ja) 配線板用材料、積層板、多層板及び配線基板
JP4606685B2 (ja) 回路部品内蔵モジュール
JP3619421B2 (ja) 多層配線基板の製造方法
JP2002158450A (ja) 配線基板
JP3959261B2 (ja) 配線基板
JP2002319765A (ja) 埋め込み樹脂
JP2003069229A (ja) 多層プリント配線板
JP4326710B2 (ja) 埋め込み樹脂を用いた配線基板
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP3895156B2 (ja) 配線基板
JP4841830B2 (ja) 配線基板の製造方法
JP2002252465A (ja) 多層配線基板とその製造方法
JP2002100871A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060919

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061027

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070801