JP2013093613A - 埋め込み印刷回路基板の製造方法 - Google Patents

埋め込み印刷回路基板の製造方法 Download PDF

Info

Publication number
JP2013093613A
JP2013093613A JP2013011853A JP2013011853A JP2013093613A JP 2013093613 A JP2013093613 A JP 2013093613A JP 2013011853 A JP2013011853 A JP 2013011853A JP 2013011853 A JP2013011853 A JP 2013011853A JP 2013093613 A JP2013093613 A JP 2013093613A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
embedded printed
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013011853A
Other languages
English (en)
Inventor
Myun-Mi Chon
チョン・ヒュン・ミ
Je-Chun Cho
チョ・ジェ・チュン
Chun-Gu Yi
イ・チュン・グ
Te Sun John
ジョン・テ・スン
Sun-Un Yi
イ・スン・ウン
Jin-Sung Park
パク・ジン・スン
I Na Sin
シン・イー・ナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100048647A external-priority patent/KR101085727B1/ko
Priority claimed from KR1020100089951A external-priority patent/KR101167787B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013093613A publication Critical patent/JP2013093613A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

【課題】感光性フィルムで構成された絶縁層に露光及び現像工程によりチップ内臓のためのキャビティーが形成される埋め込み印刷回路基板の製造方法を提供する。
【解決手段】本発明は埋め込み印刷回路基板の製造方法に関するものであって、感光性組成物を含む絶縁層を提供する段階；前記絶縁層に露光及び現像工程によってキャビティーを形成する段階；キャビティーにチップを配置する段階；及びチップが配置された絶縁層上にメッキ層を形成し、メッキ層をエッチングしてパターンを形成する段階；を含む。
【選択図】図５

Description

本発明は埋め込み印刷回路基板の製造方法に関し、より詳細には、感光性フィルムに露光及び現像工程によりチップ内臓のためのキャビティーを形成する埋め込み印刷回路基板の製造方法に関する。
電子産業の発達につれて電子部品の高機能化、小型化がますます求められている趨勢で、特にセルラーホン、ＰＤＡなどを初めとする移動通信端末機のように、携帯を容易にする形態に基づく市場の流れが印刷回路基板の薄型化の趨勢に繋がっていて、制限された面積にもっと多い機能を付与しようとする努力が持続的になされているなかで、次世代の多機能性／小型パッケージ技術に係わって部品内臓基板の開発が注目されている実情である。
従来のチップ埋め込み（Ｃｈｉｐ Ｅｍｂｅｄｄｉｎｇ）工程を説明すると、チップを固定するためにキャビティー（Ｃａｖｉｔｙ）を形成し、テーピング（Ｔａｐｉｎｇ）工程を適用した。
ここで、キャビティーの形成は機械的ドリル（Ｄｒｉｌｌ）、パンチ（Ｐｕｎｃｈ）、レーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）などの方法を用いた。
上述のように、一般的な単一素子内臓方式はチップを内蔵するために、キャビティーを形成する工程とチップを固定するためにキャビティーが形成された基板の下端にテーピング工程を通じてチップを内蔵した。
しかし、機械的ドリル、パンチ、レーザードリルなどを用いた方法は、機械的抵抗（Ｔｏｌｅｒａｎｃｅ）の限界によってチップの大きさと正確に一致するようにキャビティーを形成することができないため、チップより大きいキャビティーを形成してキャビティーの残りの部分を埋めなければならないという問題点が発生する。
また、一般的なＣＯ２レーザーの場合、夫々の加工する部位を点に加工し、その点を連結する方式でキャビティーを形成することにより、加工時間が長くかかるだけでなく、工程コストも高くなるという問題点がある。
韓国公開特許第１０−２００９−００７４８３７号公報
従って、本発明は従来の埋め込み印刷回路基板で発生される問題点を解決するために導き出されたものであり、感光性フィルムで構成された絶縁層に露光及び現像工程によりチップ内臓のためのキャビティーが形成される埋め込み印刷回路基板の製造方法を提供することをその目的とする。
前記目的を果たすための本発明の実施形態による埋め込み印刷回路基板は、キャビティーが形成された絶縁層；前記キャビティーに実装されたチップ；及び前記絶縁層上に形成された回路層；を含むことができ、前記絶縁層は光感応性モノマー及び光開始剤を含む感光性組成物で形成されることができる。
また、前記キャビティーは、露光及び現像工程を通じて形成されることができる。
これに加えて、前記絶縁層は、ナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことができる。
前記硬化剤は、フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。
また、前記硬化促進剤は、イミダゾル系化合物であり、２‐メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。
一方、前記無機充填剤は、グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Ｃｌａｙ）からなる群のうち何れか一つ以上の無機物であることができる。
また、前記光感応性モノマーは、アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含むことができる。
そして、前記目的を果たすための本発明の実施形態による埋め込み印刷回路基板の製造方法は、感光性組成物を含む絶縁層を提供する段階；前記絶縁層に露光及び現像工程によりキャビティーを形成する段階；キャビティーにチップを配置する段階；及びチップが配置された絶縁層上にメッキ層を形成し、メッキ層をエッチングしてパターンを形成する段階；を含むことができる。
ここで、絶縁層の形態は、ＲＣＣ、ビルドアップフィルム（Ｂｕｌｉｄ Ｕｐ Ｆｉｌｍ）及びＣＣＬ形態のうち何れか一つであることができる。
また、前記絶縁層は光感応性モノマー及び光開始剤を含む感光性組成物で形成されることができる。
これに加えて、前記絶縁層は、ナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことができる。
また、前記硬化剤は、フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。
また、前記硬化促進剤は、イミダゾル系化合物であり、２-メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。
これに加えて、前記無機充填剤は、グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Ｃｌａｙ）からなる群のうち何れか一つ以上の無機物であることができる。
前記光感応性モノマーは、アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含むことができる。
また、他の本発明の埋め込み印刷回路基板は、キャビティーが形成されたコア層；前記チップを固定するための接着層が上部に塗布された銅箔層；前記接着層が塗布された銅箔層の上部に配置されたコア層のキャビティーに実装されたチップ；前記キャビティーとチップの間及び前記コア層の上部に形成された絶縁層；前記絶縁層上に形成された回路層；を含んで、前記コア層は光感応性モノマー及び光開始剤を含む感光性組成物で形成されることができる。
ここで、前記キャビティーは、露光及び現像工程を通じて形成されることが好ましい。
また、コア層は、ナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことが好ましい。
また、硬化剤は、フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることが好ましい。
また、硬化促進剤は、イミダゾル系化合物であり、２‐メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることが好ましい。
また、無機充填剤は、グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Ｃｌａｙ）からなる群のうち何れか一つ以上の無機物であることが好ましい。
また、光感応性モノマーは、アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含むことが好ましい。
他の本発明の埋め込み印刷回路基板は、キャビティーが形成されたコア層；前記チップを固定するための接着層が上部に塗布された銅箔層；前記接着層が塗布された銅箔層の上部に配置されたコア層のキャビティーに実装されたチップ；前記キャビティーとチップの間及び前記コア層の上部に形成された絶縁層；前記絶縁層に形成されたビアホール；及び前記絶縁層上に形成された回路層；を含んで、前記コア層及び絶縁層は光感応性モノマー及び光開始剤を含む感光性組成物で形成されることができる。
ここで、キャビティーは、露光及び現像工程を通じて形成されることが好ましい。
また、ビアホールは、前記絶縁層に露光及び現像工程を通じたパターンの形成によって、前記チップのパッドがオープンされるように形成することが好ましい。
また、前記コア層及び絶縁層は、ナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことが好ましい。
また、前記硬化剤は、フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることが好ましい。
また、前記硬化促進剤は、イミダゾル系化合物であり、２‐メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることが好ましい。
また、無機充填剤は、グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Ｃｌａｙ）からなる群のうち何れか一つ以上の無機物であることが好ましい。
また、光感応性モノマーは、アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含むことが好ましい。
他の本発明の埋め込み印刷回路基板は、キャビティーが形成されたコア層；前記チップを固定するための接着層が上部に塗布された銅箔層；前記接着層が塗布された銅箔層の上部に配置されたコア層のキャビティーに実装されたチップ；前記キャビティーと前記チップの間及び前記コア層の上部に形成された絶縁層；前記絶縁層上に形成された回路層；を含んで、前記コア層は感光性組成物で形成され、前記チップはチップのパッドが前記銅箔層上の接着層に接着されるように配置されることができる。
また、前記キャビティーは、露光及び現像工程を通じて形成されることが好ましい。
また、前記コア層は、ナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことが好ましい。
また、前記硬化剤は、フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることが好ましい。
また、前記硬化促進剤は、イミダゾル系化合物であり、２‐メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることが好ましい。
また、前記無機充填剤は、グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Ｃｌａｙ）からなる群のうち何れか一つ以上の無機物であることが好ましい。
また、前記光感応性モノマーは、アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含むことが好ましい。
また他の本発明の埋め込み印刷回路基板の製造方法は、感光性組成物を含むコア層を提供する段階；前記コア層に露光及び現像工程によってキャビティーを形成する段階；接着層が塗布された銅箔層上にチップを配置する段階；前記コア層のキャビティーに前記チップが実装されるように、接着層が塗布された銅箔層上にコア層を積層する段階；チップが実装されたコア層上に絶縁層を形成する段階；前記絶縁層上に銅箔層を積層し、前記銅箔層に回路パターンを形成する段階；を含むことができる。
また他の本発明の埋め込み印刷回路基板の製造方法は、感光性組成物を含むコア層を提供する段階；前記コア層に露光及び現像工程によってキャビティーを形成する段階；接着層が塗布された銅箔層上にチップを配置する段階；前記コア層のキャビティーに前記チップが実装されるように、接着層が塗布された銅箔層上にコア層を積層する段階；チップが実装されたコア層上に感光性組成物からなる絶縁層を形成する段階；前記絶縁層に露光及び現像工程を通じたパターンの形成によって、前記チップのパッドがオープンされるようにビアホールを形成する段階；前記絶縁層上に銅箔層を積層し、前記銅箔層に回路パターンを形成する段階；を含むことができる。
また他の本発明の埋め込み印刷回路基板の製造方法は、感光性組成物を含むコア層を提供する段階；前記コア層に露光及び現像工程によってキャビティーを形成する段階；銅箔層に塗布された接着層にチップのパッドが付着されるようにチップを配置する段階；前記コア層のキャビティーに前記チップが実装されるように、接着層が塗布された銅箔層上にコア層を積層する段階；チップが実装されたコア層上に絶縁層を形成する段階；前記絶縁層上に銅箔層を積層し、前記銅箔層に回路パターンを形成する段階；を含むことができる。
本発明の埋め込み印刷回路基板及びその製造方法は、感光性ビルドアップ層を適用した露光及び現像工程を用いて抵抗を減らし、キャビティーを容易に形成することができるという効果を得ることができる。
また、本発明は埋め込み印刷回路基板の製造時、絶縁層のみ選択的にキャビティーを形成するため、従来に比べて埋め込み印刷回路基板の設計自由度を確保することができるという長所を有する。
これに加えて、本発明はチップ埋め込み工程時、別途の接着部材を必要としないため、材料費及び工程費を初めとするコストを低減することができるという長所を有する。
これに加えて、本発明はコア材料として感光性フィルムを適用し、露光、現像工程によってキャビティーを形成するため、レーザーを用いてキャビティーを加工する方法に比べて工程時間及び工程コストを減少させることができるという効果を得ることができる。
本発明による埋め込み印刷回路基板の第１実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第１実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第１実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第１実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第１実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第２実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第２実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第２実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第２実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第２実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第２実施形態を示す断面図である。 本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第４実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第４実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第４実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第５実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第５実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第５実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第５実施形態を製造方法によって順次的に示す断面図である。 本発明による埋め込み印刷回路基板の第５実施形態を製造方法によって順次的に示す断面図である。
以下、本発明の実施形態を埋め込み印刷回路基板の図面を参照して詳細に説明する。以下で紹介される実施形態は当業者に本発明の思想が十分に伝達されるようにために例として提供されるものである。従って、本発明は以下で説明する実施形態に限定されず、他の形態に具体化されることもできる。そして、図面において、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもできる。明細書の全体における同一の参照番号は同一の構成要素を示す。
図１から図５は本発明による埋め込み印刷回路基板の第１実施形態を示す断面図である。
図１から図５を参照して説明すると、本発明の埋め込み印刷回路基板はキャビティー２０が形成された絶縁層１０ａ、キャビティー（Ｃａｖｉｔｙ）２０、キャビティーに実装されたチップ３０及び絶縁層上に形成された回路４０を含むことができる。
より詳しく説明すると、絶縁層１０ａは感光性組成物で形成されることができて、銅箔（Ｃｏｐｐｅｒ Ｆｏｉｌ）層１０ｂに積層されてＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）１０の形態をなすことができる。ここで、絶縁層１０ａは光感応性モノマー及び光開始剤を含む感光性組成物で形成されることができる。これは、ＵＶ硬化が可能であるように既存の熱硬化タイプの絶縁材料の組成に光感応性モノマーと光開始剤を添加し、既存の熱硬化タイプの絶縁材料の物性の低下を最小化させながら、キャビティーの形成を可能にする利点を有する。
一方、絶縁層はナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことができる。
ここで、複合エポキシ樹脂は、平均エポキシ樹脂当量が１００から３００のナフタレン系エポキシ樹脂と、平均エポキシ樹脂当量が１００から５００のゴム変性型エポキシ樹脂を含むことができる。また、前記複合エポキシ樹脂１００重量部に対してナフタレン系エポキシ樹脂５０から７０重量部、ゴム変性型エポキシ樹脂１から３０重量部で混合されることができる。
前記硬化剤は、フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。硬化促進剤はイミダゾル系化合物であり、２-メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。この際、硬化促進剤は複合エポキシ樹脂１００重量部に対して０．１から１重量部で混合されることが好ましい。
一方、光感応性モノマーは、化学的構造内に二重結合と-ＣＯＯＨ基を同時に有していなければならず、アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含むことが好ましい。ここで、光感応性モノマーに光開始剤が１〜１０ｗｔ％で含まれるようにすることができる。
また、無機充填剤は、グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Clay）からなる群のうち何れか一つ以上の無機物であることができる。ここで、無機充填剤は複合エポキシ樹脂１００重量部に対して１０から６０重量部で混合され、シランカップリング剤で表面処理され、相異なる大きさの球形充填剤を含むことが好ましいが、これに限定されるものではない。
上述のように製造された組成物はフィルムキャスティング（Ｆｉｌｍ Ｃａｓｔｉｎｇ）工程を通じてＰＥＴ基板の上に５０〜１２０μmにキャスティングし、フィルム形態に製造することができる。
図２で図示するように、キャビティー２０は絶縁層１０ａに露光及び現像工程を通じて形成されることができる。
これをより詳しく説明すると、製造されたフィルムを８０℃、０．７〜７．５ｋｇｆの圧力を加えて１分間電極（Ｅｌｅｃｔｒｏｄｅ）の上端にラミネーションした後、既設定された温度と時間によって乾燥を進行することができる。ここで、乾燥はコンタクト露光時にワーキングフィルム（Ｗｏｒｋｉｎｇ Ｆｉｌｍ）に隔壁材料層が付着しないほどの乾燥度で進行し、乾燥過程を完了するとコンタクト露光器を用いて１５０ｍｊ〜１０００ｍｊの積算量で露光して進行することが好ましい。
また、露光遂行の後、半硬化（ｐｒｅ−ｃｕｒｅ）過程を通じて熱硬化を一部進行する。最後に、１ｗｔ％Ｎａ２Ｃ０３現像液を１ｍ／ｍｉｎの速度で塗布して１次現像を進行した後、エポキシを溶融させることができる有機ソルベント（例えば、２-ｍｅｔｈｏｘｙ ｅｔｈａｎｏｌ）を用いて、既設定された時間の間、超音波洗滌を進行して現像を完了する。現像が完了されると、約１９０度で後硬化を進行し、キャビティー２０を形成することができる。
感光性フィルムのパターン形成方法は、ＵＶ硬化（ＵＶ Ｃｕｒｅ）、露光（Ｅｘｐｏｓｕｒｅ）、現像（Ｄｅｖｅｌｏｐ）で、機械的加工工法に比べて抵抗力（Ｔｏｌｅｒａｎｃｅ）が小さく、チップのサイズと類似にキャビティーを形成することができる。従って、チップの配置（Ｃｈｉｐ Ｐｌａｃｉｎｇ）が有利であり、後工程で接着部材が別に要求されないという利点を有することができる。
以後、図３から図５で図示するように、キャビティー２０にチップ３０を配置し、ビルドアップフィルムキュアリング（Ｂｕｉｌｄ Ｕｐ Ｆｉｌｍ Ｃｕｒｉｎｇ）及び銅メッキ（Ｃｕ Ｐｌａｔｉｎｇ）を遂行して電気的に連結し、銅パターニング（Ｃｕ Ｐａｔｔｅｒｎｉｎｇ）を通じて回路４０を形成することができる。
ここで、チップ３０は能動素子、受動素子またはＩＣであることができる。
本発明で開示する絶縁層の形態は、絶縁物質の一面にのみ銅箔が積層されたレジンコーティング銅箔積層板（ＲＣＣ）、ビルドアップフィルム（Ｂｕｌｉｄ Ｕｐ Ｆｉｌｍ）及び両面銅箔積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ、ＣＣＬ）の形態のうち何れか一つであることができる。
以下では、説明の便宜のために図１から図５で開示する技術と重複された技術に対する詳細な説明は省略する。
図６から図１１は本発明による埋め込み印刷回路基板の第２実施形態を示す断面図であり、多層印刷回路基板に適用した例を説明するためのものである。
図示するように、埋め込み印刷回路基板はＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）形態のコア層１１０、絶縁層１２０、キャビティー１３０、チップ１４０及び回路層１５０を含むことができる。
より詳しく説明すると、コア層１１０の上部と下部に感光性ビルドアップフィルムで形成された絶縁層１２０を積層し、絶縁層１２０に露光及び現像を遂行してキャビティー１３０と連結ビア（Ｖｉａ）を形成することができる。ここで、感光性ビルドアップフィルムは図１から図５で開示された製造方法と同一であるため、詳細な説明は省略する。
以後、キャビティー１３０にチップ１４０を配置した後、ビルドアップフィルムキュアリング及び銅メッキを遂行して電極層を形成することができ、パターニングを遂行して回路層１５０を形成することができる。
以下、図１から図５を参照して、本発明の実施形態による埋め込み印刷回路基板の製造方法に対して説明する。
図１から図５は本発明の実施形態による埋め込み印刷回路基板の製造方法を説明するために、順次的に示す工程断面図である。
まず、図１で図示するように、感光性組成物を含む絶縁層１０ａを提供する。
ここで、絶縁層１０ａは光感応性モノマー及び光開始剤を含む感光性組成物で形成されることができる。この際、絶縁層はナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことができる。
次に、図２で図示するように、絶縁層１０ａに露光及び現像工程を遂行してキャビティー２０を形成することができる。
これをより詳しく説明すると、製造されたフィルムを８０℃、０．７〜７．５ｋｇｆの圧力を加えて、１分間電極（Ｅｌｅｃｔｒｏｄｅ）の上端にラミネーションした後、既設定された温度と時間によって乾燥を進行することができる。ここで、乾燥はコンタクト露光時にワーキングフィルム（Ｗｏｒｋｉｎｇ Ｆｉｌｍ）に隔壁材料層が付着しないほどの乾燥度で進行し、乾燥過程を完了するとコンタクト露光器を用いて１５０ｍｊ〜１０００ｍｊの積算量で露光して進行することが好ましい。
また、露光遂行の後、半硬化（ｐｒｅ−ｃｕｒｅ）過程を通じて熱硬化を一部進行する。最後に、１ｗｔ％Ｎａ２Ｃ０３現像液を１ｍ／ｍｉｎの速度で塗布して１次現像を進行した後、エポキシを溶融させることができる有機ソルベント（例えば、２−ｍｅｔｈｏｘｙ ｅｔｈａｎｏｌ）を用いて、既設定された時間の間、超音波洗滌を進行して現像を完了する。現像が完了されると、約１９０度で後硬化を進行し、キャビティー２０を形成することができる。
以後、図３で図示するように、キャビティー２０にチップ３０を配置することができる。ここで、チップ３０は能動素子、受動素子またはＩＣであることができる。
次に、図４及び図５で図示するように、チップ３０が配置された絶縁層１０ａ上にメッキ層を形成し、メッキ層をエッチングしてパターンを形成することができる。
ここで、メッキ層は一般的に公知された方法が適用されることができる。例えば、貫通ホールの形成後、公知のデスミア処理、プラズマ処理などを行い、無電解銅メッキ、電気銅メッキを行うことができる。その後、表面に外部回路を形成し、最終的には酸化防止のために貴金属メッキレジスターを形成して、ニッケルメッキ、金メッキを行うことができる。メッキ層は電気素子の電極と電気的に連結されることができる。
図１２から図１８は本発明による埋め込み印刷回路基板の第３実施形態を製造方法によって順次的に示す断面図であり、コア層が感光性材質からなった場合を例として説明する。
図示するように、埋め込み印刷回路基板２００は、キャビティーが形成されたコア層２１０、チップ２５０を固定するための接着層２４０が上部に塗布された銅箔層２３０、接着層２４０が塗布された銅箔層２３０の上部に配置されたコア層２１０のキャビティー２２０に実装されたチップ２５０、キャビティー２２０とチップ２５０の間及びコア層２１０の上部に形成された絶縁層２６０及び絶縁層２６０上に形成された回路層２７０を含むことができる。
ここで、コア層２１０は感光性組成物で形成されることができる。
前記コア層２１０は光感応性モノマー及び光開始剤を含む感光性組成物で形成されることができる。これは、ＵＶ硬化が可能であるように既存の熱硬化タイプの絶縁材料の組成に光感応性モノマーと光開始剤を添加し、既存の熱硬化タイプの絶縁材料の物性の低下を最小化させながら、キャビティーの形成を可能にするという利点を有する。
一方、コア層はナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含むことができる。
ここで、複合エポキシ樹脂は、平均エポキシ樹脂当量が１００から３００のナフタレン系エポキシ樹脂と、平均エポキシ樹脂当量が１００から５００のゴム変性型エポキシ樹脂を含むことができる。また、前記複合エポキシ樹脂１００重量部に対してナフタレン系エポキシ樹脂５０から７０重量部、ゴム変性型エポキシ樹脂１から３０重量部で混合されることができる。
前記硬化剤は、フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。硬化促進剤はイミダゾル系化合物であり、２-メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物であることができる。この際、硬化促進剤は複合エポキシ樹脂１００重量部に対して０．１から１重量部で混合されることが好ましい。
一方、光感応性モノマーは、化学的構造内に二重結合と-ＣＯＯＨ基を同時に有していなければならず、アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含むことが好ましい。ここで、光感応性モノマーに光開始剤が１〜１０ｗｔ％で含まれるようにすることができる。
また、無機充填剤は、グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Ｃｌａｙ）からなる群のうち何れか一つ以上の無機物であることができる。ここで、無機充填剤は複合エポキシ樹脂１００重量部に対して１０から６０重量部で混合され、シランカップリング剤で表面処理され、相異なる大きさの球形充填剤を含むことが好ましいが、これに限定されるものではない。
上述のように製造された組成物はフィルムキャスティング（Ｆｉｌｍ Ｃａｓｔｉｎｇ）工程を通じてＰＥＴ基板の上に５０〜１２０μmにキャスティングし、フィルム形態に製造することができる。
また、キャビティー２２０は露光及び現像工程を通じて形成されることができる。
例えば、コア層２１０に感光性材料を適用する場合、原板サイズのフィルムにレーザーやＣＮＣドリルを用いて露光マークを形成し、露光、現像、乾燥（Ｄｒｙ）、硬化などの工程をラインに沿って進行することができるため、ＣＯ２レーザー加工によるキャビティー形成方法に比べて数十倍以上の時間を短縮することができる効果を得ることができる。
図１９から図２１は本発明による埋め込み印刷回路基板の第４実施形態を製造方法によって順次的に示す断面図であり、コア層及び絶縁層が感光性材質からなった場合を例として説明する。
図１９から図２１の埋め込み印刷回路基板は、図１２から図１６と同一の工程を図１９の工程以前に行い、これに対する図面は別途に図示しない。
また、埋め込み印刷回路基板の第４実施形態で開示するコア層及び絶縁層の材質は、上述の第３実施形態の材質のうちから選択的に適用することが可能である。
図示するように、埋め込み印刷回路基板３００は、キャビティー２２０が形成されたコア層２１０、チップ２５０を固定するための接着層２４０が上部に塗布された銅箔層２３０、接着層２４０が塗布された銅箔層２３０の上部に配置されたコア層２１０のキャビティー２２０に実装されたチップ２５０、キャビティー２２０とチップ２５０の間及びコア層２１０の上部に形成された絶縁層２８０、絶縁層２８０に形成されたビアホール２９０及び絶縁層２８０上に形成された回路層を含むことができる。
ここで、コア層２１０及び絶縁層２８０は感光性組成物で形成されることができる。
前記絶縁層２８０は上述の図１２から図１８の説明で開示したコア層２１０に適用された感光性組成物と同一の材質を適用することができる。これに対する詳しい説明は省略する。
また、キャビティー２２０は露光及び現像工程を通じて形成されることができる。
また、ビアホール２９０は、絶縁層２８０に露光及び現像工程を通じたパターンの形成によって、チップ２５０のパッドがオープンされるように形成されることができる。
例えば、ビアホール２９０もキャビティー２２０の形成方法と同様に、ビアホールが形成される部分にマスクを通じて露光、現像、硬化の工程を遂行することにより、ビアホールをオープンすることができる。
図２２から図２６は本発明による埋め込み印刷回路基板の第５実施形態を製造方法によって順次的に示す断面図であり、コア層が感光性材質からなり、チップのパッドが接着層に接触されるように配置された場合を例として説明する。
図２２から図２６の埋め込み印刷回路基板は、図１２から図１４と同一の工程を図２２工程以前に行い、これに対する図面は別途に図示しない。
図示するように、埋め込み印刷回路基板４００は、キャビティー２２０が形成されたコア層２１０、チップ３１０を固定するための接着層２４０が上部に塗布された銅箔層２３０、接着層２４０が塗布された銅箔層２３０の上部に配置されたコア層のキャビティーに実装されたチップ３１０、キャビティー２２０とチップ３１０の間及びコア層２１０の上部に形成された絶縁層３２０、絶縁層３２０上に形成された回路層を含むことができる。
ここで、コア層２１０は感光性組成物で形成され、チップ３１０はチップ３１０のパッドが銅箔層上の接着層２４０に接着されるように配置されることができる。
また、キャビティー２２０は露光及び現像工程を通じて形成されることができる。
以下、上述の図面を参照して、埋め込み印刷回路基板の製造方法を説明する。
まず、図１２で図示するように、感光性組成物を含むコア層２１０を提供することができる。
図1３及び図１４で図示するように、コア層２１０に露光及び現像工程によってキャビティー２２０を形成することができる。
例えば、感光性材料であるコア層２１０にレーザーやＣＮＣドリルを用いて露光マークを形成し、露光及び現像工程を通じてキャビティー２２０を形成する。
図１５及び図１６で図示するように、接着層２４０が塗布された銅箔層２３０上にチップ２５０を配置することができる。
図１７で図示するように、コア層２１０のキャビティー２２０にチップ２５０が実装されるように、接着層２４０が塗布された銅箔層上にコア層２１０を積層することができる。
例えば、図１２から図１４を通じて形成されたコア層２１０を、図１５及び図１６を通じて形成された接着層が塗布された銅箔層２３０の上部に積層する。この際、銅箔層２３０上に配置されたチップ２５０がコア層２１０に形成されたキャビティー２２０に挿入される形態で積層する。
図１７で図示するように、チップ２５０が実装されたコア層２１０上に絶縁層２６０を形成することができる。
図１７及び図１８で図示するように、絶縁層２６０上に銅箔層２７０を積層し、銅箔層２７０に回路パターンを形成することができる。
その後、図１８で図示するように、多層基板を形成することも可能である。
以下、図１２から図１６及び図１９から図２１を参照して、埋め込み印刷回路基板の第４実施形態の製造方法を説明する。
まず、図１２で図示するように、感光性組成物を含むコア層２１０を提供することができる。
図１３及び図１４で図示するように、コア層２１０に露光及び現像工程によってキャビティー２２０を形成することができる。
例えば、感光性材料であるコア層２１０にレーザーやＣＮＣドリルを用いて露光マークを形成し、露光及び現像工程を通じてキャビティー２２０を形成する。
図１５及び図１６で図示するように、接着層２４０が塗布された銅箔層２３０上にチップ２５０を配置することができる。
図１９で図示するように、コア層２１０のキャビティー２２０にチップ２５０が実装されるように、接着層２４０が塗布された銅箔層２３０上にコア層２１０を積層することができる。
また、チップ２５０が実装されたコア層２１０上に感光性組成物からなった絶縁層２８０を形成することができる。
ここで、絶縁層２８０はキャビティー２２０とチップ２５０の間及びコア層２１０の上部に形成されることができる。
また、絶縁層２８０に露光及び現像工程を通じたパターンの形成によって、チップ２５０のパッドがオープンされるようにビアホール２９０を形成することができる。
また、絶縁層２８０上に銅箔層を積層し、銅箔層に回路パターンを形成することができる。
その後、図２１で図示するように、多層基板を形成することも可能である。
以下、図１２から図１４及び図２２から図２６を参照して、埋め込み印刷回路基板の第５実施形態の製造方法を説明する。
また、埋め込み印刷回路基板の第５実施形態で開示するコア層及び絶縁層の材質は、上述の第３実施形態の材質のうちから選択的に適用することが可能である。
まず、図１２で図示するように、感光性組成物を含むコア層２１０を提供することができる。
図１３及び図１４で図示するように、コア層２１０に露光及び現像工程によってキャビティー２２０を形成することができる。
例えば、感光性材料であるコア層２１０にレーザーやＣＮＣドリルを用いて露光マークを形成し、露光及び現像工程を通じてキャビティー２２０を形成する。
図２２及び図２３で図示するように、銅箔層２３０に塗布された接着層２４０にチップ３１０のパッドが付着されるようにチップ３１０を配置することができる。
図２４で図示するように、コア層２１０のキャビティー２２０にチップ３１０が実装されるように、接着層２４０が塗布された銅箔層２３０上にコア層２１０を積層することができる。
また、チップ３１０が実装されたコア層２１０上に絶縁層３２０を形成することができる。
図２４及び図２５で図示するように、絶縁層３２０上に銅箔層３３０を積層し、銅箔層３３０に回路パターンを形成することができる。
ここで、絶縁層３２０上に銅箔層３３０を積層した後、エッチング（Ｅｔｃｈｉｎｇ）、表面処理、メッキ、回路形成工程を通じて回路パターンを形成することができる。
その後、図２６で図示するように、多層基板を形成することも可能である。
以上で説明した本発明の好ましい実施形態は例示の目的のために開示されたものであり、本発明が属する技術分野で通常の知識を有する者であれば、本発明の技術的思想を外れない範囲内で様々な置き換え、変形及び変更が可能であり、このような置き換え、変更などは添付の特許請求範囲に属するものであることは明らかであろう。
１０ ＲＣＣ
１０ａ、１２０ 絶縁層
１０ｂ 銅箔層
２０、１３０、２２０ キャビティー
３０、１４０、２５０、３１０ チップ
４０ 回路
１１０、２１０ コア層
１５０ 回路層
２００、３００、４００ 埋め込み印刷回路基板

Claims (8)

  1. 感光性組成物を含む絶縁層を提供する段階；
    前記絶縁層に露光及び現像工程によってキャビティーを形成する段階；
    キャビティーにチップを配置する段階；及び
    チップが配置された絶縁層上にメッキ層を形成し、メッキ層をエッチングしてパターンを形成する段階；
    を含む埋め込み印刷回路基板の製造方法。
  2. 前記絶縁層の形態は、
    ＲＣＣ、ビルドアップフィルム（Ｂｕｌｉｄ Ｕｐ Ｆｉｌｍ）及びＣＣＬ形態のうち何れか一つである請求項１に記載の埋め込み印刷回路基板の製造方法。
  3. 前記絶縁層は光感応性モノマー及び光開始剤を含む感光性組成物で形成される請求項１に記載の埋め込み印刷回路基板の製造方法。
  4. 前記絶縁層は、
    ナフタレン系エポキシ樹脂及びゴム変性型エポキシ樹脂を含む複合エポキシ樹脂、硬化剤、硬化促進剤及び無機充填剤を含む樹脂組成物を含む請求項３に記載の埋め込み印刷回路基板の製造方法。
  5. 前記硬化剤は、
    フェノールノボラック、ビスフェノールノボラック及びこれらの混合物からなる群のうち何れか一つ以上の化合物である請求項４に記載の埋め込み印刷回路基板の製造方法。
  6. 前記硬化促進剤は、
    イミダゾル系化合物であり、２-メチルイミダゾル、１-（２-シアノエチル）-２-アルキルイミダゾル、２-フェニルイミダゾル及びこれらの混合物からなる群のうち何れか一つ以上の化合物である請求項４に記載の埋め込み印刷回路基板の製造方法。
  7. 前記無機充填剤は、
    グラファイト（Ｇｒａｐｈｉｔｅ）、カーボンブラック、シリカ及びクレー（Ｃｌａｙ）からなる群のうち何れか一つ以上の無機物である請求項４に記載の埋め込み印刷回路基板の製造方法。
  8. 前記光感応性モノマーは、
    アクリレート（Ａｃｒｙｌａｔｅ）樹脂を含む請求項１に記載の埋め込み印刷回路基板の製造方法。
JP2013011853A 2010-05-25 2013-01-25 埋め込み印刷回路基板の製造方法 Pending JP2013093613A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100048647A KR101085727B1 (ko) 2010-05-25 2010-05-25 임베디드 인쇄회로기판 및 이의 제조 방법
KR10-2010-0048647 2010-05-25
KR10-2010-0089951 2010-09-14
KR1020100089951A KR101167787B1 (ko) 2010-09-14 2010-09-14 임베디드 인쇄회로기판 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011104071A Division JP2011249792A (ja) 2010-05-25 2011-05-09 埋め込み印刷回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013093613A true JP2013093613A (ja) 2013-05-16

Family

ID=45021141

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011104071A Pending JP2011249792A (ja) 2010-05-25 2011-05-09 埋め込み印刷回路基板及びその製造方法
JP2013011853A Pending JP2013093613A (ja) 2010-05-25 2013-01-25 埋め込み印刷回路基板の製造方法
JP2013011873A Pending JP2013093614A (ja) 2010-05-25 2013-01-25 埋め込み印刷回路基板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011104071A Pending JP2011249792A (ja) 2010-05-25 2011-05-09 埋め込み印刷回路基板及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013011873A Pending JP2013093614A (ja) 2010-05-25 2013-01-25 埋め込み印刷回路基板及びその製造方法

Country Status (2)

Country Link
US (2) US20110290540A1 (ja)
JP (3) JP2011249792A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188882B (zh) * 2011-12-31 2015-12-16 深南电路有限公司 一种电路板及其制作方法
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
WO2014041627A1 (ja) * 2012-09-12 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
KR101462770B1 (ko) 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
CN104718803B (zh) * 2013-05-16 2017-10-20 株式会社村田制作所 树脂多层基板的制造方法
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9521754B1 (en) * 2013-08-19 2016-12-13 Multek Technologies Limited Embedded components in a substrate
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9053405B1 (en) 2013-08-27 2015-06-09 Flextronics Ap, Llc Printed RFID circuit
US9565748B2 (en) 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
KR20150074785A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 빌드업 절연필름, 그를 이용한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
KR102426528B1 (ko) * 2015-04-14 2022-07-29 엘지이노텍 주식회사 임베디드 인쇄회로기판
DE102015113503A1 (de) * 2015-08-14 2017-02-16 Schweizer Electronic Ag Elektronisches Schaltelement und modular aufgebauter Stromrichter
KR102473406B1 (ko) * 2015-10-23 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP3478033A1 (en) * 2017-10-25 2019-05-01 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding component with pre-connected pillar in component carrier
CN110381676B (zh) * 2018-04-13 2021-10-12 台郡科技股份有限公司 曝光成孔薄型化埋入式线路卷式制造方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
US11022580B1 (en) 2019-01-31 2021-06-01 Flex Ltd. Low impedance structure for PCB based electrodes
TWI718011B (zh) * 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法
US11668686B1 (en) 2019-06-17 2023-06-06 Flex Ltd. Batteryless architecture for color detection in smart labels
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
US11943869B2 (en) * 2020-02-04 2024-03-26 Kemet Electronics Corporation Electrically functional circuit board core material
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134655A (ja) * 2000-10-23 2002-05-10 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法と半導体パッケージとその製造方法
JP2002319765A (ja) * 2000-12-27 2002-10-31 Ngk Spark Plug Co Ltd 埋め込み樹脂
JP2007005768A (ja) * 2005-06-22 2007-01-11 Samsung Electro-Mechanics Co Ltd 電子部品内蔵の印刷回路基板及びその製作方法
WO2010010831A1 (ja) * 2008-07-22 2010-01-28 株式会社カネカ 新規なポリイミド前駆体組成物及びその利用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254186A (en) * 1978-12-20 1981-03-03 International Business Machines Corporation Process for preparing epoxy laminates for additive plating
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
DE3915823A1 (de) * 1989-05-16 1990-11-22 Ruetgerswerke Ag Verfahren zur herstellung von verbundwerkstoffen
US5248853A (en) * 1991-11-14 1993-09-28 Nippondenso Co., Ltd. Semiconductor element-mounting printed board
US5707729A (en) * 1994-09-13 1998-01-13 Mitsui Mining & Smelting Co., Ltd. Adhesive for copper foils and adhesive-backed copper foil
JPH08302161A (ja) * 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
JP3190251B2 (ja) * 1995-06-06 2001-07-23 太陽インキ製造株式会社 アルカリ現像型のフレキシブルプリント配線板用光硬化性・熱硬化性樹脂組成物
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
US6080336A (en) * 1998-06-19 2000-06-27 Kyoto Elex Co., Ltd. Via-filling conductive paste composition
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
JP2008282953A (ja) * 2007-05-10 2008-11-20 Toppan Printing Co Ltd 配線基板の製造方法
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134655A (ja) * 2000-10-23 2002-05-10 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法と半導体パッケージとその製造方法
JP2002319765A (ja) * 2000-12-27 2002-10-31 Ngk Spark Plug Co Ltd 埋め込み樹脂
JP2007005768A (ja) * 2005-06-22 2007-01-11 Samsung Electro-Mechanics Co Ltd 電子部品内蔵の印刷回路基板及びその製作方法
WO2010010831A1 (ja) * 2008-07-22 2010-01-28 株式会社カネカ 新規なポリイミド前駆体組成物及びその利用

Also Published As

Publication number Publication date
JP2013093614A (ja) 2013-05-16
US20150022984A1 (en) 2015-01-22
US20110290540A1 (en) 2011-12-01
JP2011249792A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP2013093613A (ja) 埋め込み印刷回路基板の製造方法
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
JP7074409B2 (ja) 素子内蔵型印刷回路基板
CN105813403A (zh) 多层刚-柔性印刷电路板
JP2007142403A (ja) プリント基板及びその製造方法
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
TWI405511B (zh) 具有電子部件的印刷電路板以及其製造方法
US20120061833A1 (en) Embedded ball grid array substrate and manufacturing method thereof
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
KR101085727B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
JP2006156432A (ja) 多層プリント配線板の製造方法
KR101167787B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
JP2002246758A (ja) プリント配線板
KR101201618B1 (ko) 반도체소자 탑재용 패키지 기판과 그 제법 및 반도체 패키지
KR101214357B1 (ko) 반도체소자 탑재용 패키지 기판과 그 제조방법
JP2013058775A (ja) 半導体パッケージ基板の製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2015122472A (ja) ビルドアップ絶縁フィルム、それを用いた電子部品内蔵型印刷回路基板、及びその製造方法
JP2011222962A (ja) プリント基板およびその製造方法
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
US11688668B2 (en) Component carrier with low shrinkage dielectric material

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140422