JP3959261B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3959261B2 JP3959261B2 JP2001352505A JP2001352505A JP3959261B2 JP 3959261 B2 JP3959261 B2 JP 3959261B2 JP 2001352505 A JP2001352505 A JP 2001352505A JP 2001352505 A JP2001352505 A JP 2001352505A JP 3959261 B2 JP3959261 B2 JP 3959261B2
- Authority
- JP
- Japan
- Prior art keywords
- mass
- resin
- layer
- substrate
- curing agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Compositions Of Macromolecular Compounds (AREA)
Description
【０００１】
本発明は、チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を埋め込み樹脂を介して基板内部に埋め込んだ配線基板に関する。特には、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した多層配線基板、半導体素子収納用パッケージ等に好適なものである。
【０００２】
【従来の技術】
近年、ビルドアップ配線基板に多数の半導体素子を搭載したマルチチップモジュール（ＭＣＭ）が検討されている。チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を実装する場合には、配線基板の表面に形成された実装用配線層上に半田を用いて表面実装するのが一般的である。
【０００３】
しかし、ビルドアップ配線基板の表面に電子部品を表面実装すると、個々の電子部品に対応する所定の実装面積が必要なため、小型化にはおのずと限界がある。また、表面実装する際の配線の取り回しによって、特性上好ましくない寄生インダクタンスが大きくなり、電子機器の高周波化に対応が難しくなるという問題がある。
【０００４】
これら諸問題を解決するために、基板内部に電子部品を埋め込む方法が種々検討されている。特開平１１−１２６９７８では、電子部品を予め金属箔からなる転写シート付き配線基板に半田実装してから転写する方法が開示されているが、実装での位置精度等で課題が残る。特開２０００−１２４３５２には、コア基板内部に埋め込んだ電子部品上に絶縁層をビルドアップした多層配線基板が開示されている。
【０００５】
【発明が解決しようとする課題】
配線基板内に配置した電子部品を基板内部に埋め込むには、コア基板と電子部品の隙間を樹脂で埋め、電子部品の電極と絶縁層上に形成した配線とを無電解メッキ等により電気的に接続する必要がある。この場合、通常の埋め込み樹脂では、配線となるメッキ層との密着性が充分には確保できず、信頼性試験におけるメッキフクレ等が発生して問題となる。例えば、初期状態では５８８Ｎ／ｍを超えるピール強度を有していても、使用環境の熱や水分の影響によって劣化して、ピール強度が５８８Ｎ／ｍ以下になってしまうため問題となる。特に、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合に顕著に問題となる。
【０００６】
埋め込み樹脂とメッキ層との密着性を向上するには、まず埋め込み樹脂を用いて埋め込み、次いでその埋め込み樹脂の表面を例えば過マンガン酸、クロム酸等の酸化剤により粗化してからメッキにより配線層を形成して、ビルドアップ（多層化）していく方法が考えられる。粗化面の凹凸のアンカー効果によりメッキ配線層との密着力が高まるからである。これはビルドアップ配線基板の配線層と絶縁層との密着性を向上する方法として知られている。しかし、埋め込み樹脂は通常、粗化のし易さがまったく考慮されておらず、上記方法では密着性の飛躍的向上は期待し難い。
【０００７】
本発明は、実装密度を高め、耐熱性、耐水性等の信頼性試験において高い信頼性が得られる埋め込み樹脂を用いて電子部品を搭載した配線基板を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の配線基板（請求項１）は、コア基板の少なくとも一面に、絶縁層および配線層を交互に積層したビルドアップ層が形成され、該コア基板およびビルドアップ層の少なくとも一方を貫通するように開口部が形成された基板の該開口部に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、上記埋め込み樹脂は、常温で液状のビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を少なくとも必須の樹脂成分として含み、硬化剤として酸無水物系硬化剤を、促進剤としてイミダゾール系硬化剤を、無機フィラーとして球状のシリカフィラーを含み、更にカーボンブラックを含むと共に、上記エポキシ系樹脂と硬化剤とフィラーとの合計を１００質量％としたとき、シリカフィラーの含有率が６５質量％、カーボンブラックの含有率が０．５質量％以下、促進剤の含有率が０．１質量％であり、上記埋め込み樹脂の硬化物の上に銅層を形成した基板のプレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×１６８時間）後における銅層のピール強度が、５８８Ｎ／ｍ（０．６ｋｇ／ｃｍ）以上であることを特徴とする。
このピール強度は、プレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×１６８時間）後のピール強度にて７００Ｎ／ｍ（０．７１ｋｇ／ｃｍ）以上であることが更に好ましい。かかる条件を経てもなお、ピール強度が５８８Ｎ／ｍ（０．６ｋｇ／ｃｍ）以上確保することで、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合においても、高い密着信頼性を確保することができる。特には、電源供給機能を有するコンデンサ等の電子部品に接続された電源層用の配線層を形成した場合においても、高い密着信頼性を確保することができる。
尚、前記電子部品には、チップコンデンサ、チップインダクタ、チップ抵抗、フィルタ等の受動電子部品、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)等の能動電子部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ等の電子部品が含まれる。
【０００９】
また、本発明の配線基板（請求項２）は、コア基板の少なくとも一面に、絶縁層および配線層を交互に積層したビルドアップ層が形成され、該コア基板およびビルドアップ層の少なくとも一方を貫通するように開口部が形成された基板の該開口部に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、上記埋め込み樹脂は、常温で液状のビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を少なくとも必須の樹脂成分として含み、硬化剤として酸無水物系硬化剤を、促進剤としてイミダゾール系硬化剤を、無機フィラーとして球状のシリカフィラーを含み、更にカーボンブラックを含むと共に、上記エポキシ系樹脂と硬化剤とフィラーとの合計を１００質量％としたとき、シリカフィラーの含有率が６５質量％、カーボンブラックの含有率が０．５質量％以下、促進剤の含有率が０．１質量％であり、上記埋め込み樹脂の硬化物の上に銅層を形成した基板のプレッシャークッカー試験後における該銅層のピール強度が、６００Ｎ／ｍ（０．６１ｋｇ／ｃｍ）以上であることを特徴とする。
かかるより過酷な条件を経てもなお、ピール強度が６００Ｎ／ｍ（０．６１ｋｇ／ｃｍ）以上確保することで、電源供給機能を有するコンデンサ等の電子部品に接続された電源層用の配線層を形成した場合においても、より一層高い密着信頼性を確保することができる。
【００１０】
ピール強度の測定方法はＪＩＳ Ｃ ５０１２に準拠するが、銅層の幅は１０ｍｍとする。この銅層を、引張速度を５０ｍｍ／分にて埋め込み樹脂面から９０度（垂直方向）に引き剥がす時のピール強度を測定する。
本発明の配線基板に用いる埋め込み樹脂は、プレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×１６８時間）後における銅層のピール強度を５８８Ｎ／ｍ（０．６ｋｇ／ｃｍ）以上に保ちつつ黒色系に着色するために、カーボンブラックを０．５質量％以下、好ましくは０．３質量％以下添加するとよい。高温高湿下での配線層の密着信頼性と絶縁性の指標である体積抵抗とを損なうことなく黒色系に着色することができるからである。
【００１１】
また、本発明の配線基板に用いる埋め込み樹脂は、プレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×３３６時間）後における銅層のピール強度を６００Ｎ／ｍ（０．６１ｋｇ／ｃｍ）以上に保ちつつ黒色系に着色するために、カーボンブラックを０．４質量％以下、好ましくは０．３質量％以下、特には０．２質量％添加するとよい。高温高湿下での配線層の密着性を高めることで、配線基板製造過程におけるフクレ等の不良の原因を未然に防ぎ、歩留まりの向上、絶縁信頼性の向上が図れるからである。
【００１２】
埋め込み樹脂は、配線パターンをきる時の露光の際、乱反射を抑えるためや、硬化時の色むらの発生を防止するために黒く樹脂を着色するのがよい。しかし、黒色系に着色するためにカーボンブラックを一定量以上配合すると、樹脂の耐熱・耐湿性が低下し、銅との密着力が低下する。
【００１３】
本発明の配線基板に用いる埋め込み樹脂は、樹脂成分と少なくとも一種類の無機フィラーからなる。無機フィラーを入れるのは、熱膨張係数の調整以外に、エポキシ樹脂の硬化後の３次元構造の骨格や、無機フィラーが奏する骨材としての効果によって、粗化処理後の埋め込み樹脂の形状が必要以上に崩れることがないからである。
【００１４】
用いる無機フィラーは、球状のシリカフィラーであり、埋め込み樹脂の熱膨張係数を効果的に下げることができるため、熱応力に対する樹脂剥離を防止して信頼性を向上できる。
【００１５】
無機フィラーのフィラー径は、埋め込み樹脂が電子部品の電極間の隙間にも容易に流れ込む必要があるため、粒径５０μｍ以下のフィラーを使用するとよい。５０μｍを越えると、電子部品の電極間の隙間にフィラーが詰まりやすくなり、埋め込み樹脂の充填不良により局所的に熱膨張係数の極端に異なる部分が発生する。フィラー径の下限値としては、０．１μｍ以上がよい。これよりも細かいと、埋め込み樹脂の流動性が確保しにくくなる。好ましくは０．３μｍ以上、更に好ましくは０．５μｍ以上がよい。埋め込み樹脂の低粘度、高充填化を達成するためには、粒度分布を広くするとよい。
【００１６】
無機フィラーであるシリカフィラーの形状は、埋め込み樹脂の流動性と充填率とを高くするため、球状とする。
【００１７】
無機フィラーの表面は、必要に応じてカップリング剤にて表面処理するとよい。無機フィラーの樹脂成分との濡れ性が良好になり、埋め込み樹脂の流動性を良好にできるからである。カップリング剤の種類としては、シラン系、チタネート系、アルミネート系等が用いられる。
【００１８】
本発明の配線基板に用いる埋め込み樹脂は、その流動性を考慮して、液状エポキシ樹脂であるビスフェノールＡ型およびＦ型エポキシ樹脂を必須の樹脂成分として用いる。埋め込み樹脂の流動性が悪いと電子部品の電極間の隙間に充填不良が起こりやすくなり、局所的に熱膨張係数の極端に異なる部分が発生する故である。
【００１９】
前記のような埋め込み樹脂を用いて電子部品を埋め込んだ本発明の配線基板は、使用環境の熱や水分の影響によって埋め込み樹脂上に形成した配線層のピール強度が劣化し難い利点がある。特に、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合に好適である。特に、電源層となる配線層の埋め込み樹脂への密着性を良好にすることで、電源供給用のコンデンサからの大電流を流しても、配線層がふくれたりピール強度が劣化するのを効果的に防止できる。ここにいう「電子部品を埋め込む」とは、コア基板等の基板やビルドアップした絶縁層に設けた開口部（貫通穴（例えば図１）やキャビティ等の凹部（例えば図１０）等）の中に電子部品を配置した後、電子部品と開口部との間に生じた隙間に埋め込み樹脂を充填することをいう。特に、厚みが４００μｍ以下の薄いコア基板を用いる場合には、ビルドアップ層に設けたキャビティ内に電子部品を配置するのがよい。開口部は、基板を打ち抜いて形成した貫通孔または多層化技術により形成したキャビティ等を利用するとよい。本発明に用いる基板としては、ＦＲ−４、ＦＲ−５、ＢＴ等のいわゆるコア基板を用いるのがよいが、ＰＴＦＥ等の熱可塑性樹脂シートに厚み３５μm程度の厚手の銅箔を挟み込んでコア基板としたものに開口部を形成したものを用いてもよい。また、コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層を貫通するように形成したものを用いることができる。この場合、図１１に示すようなコンデンサ内蔵型の多層配線基板であっても、いわゆるガラス−エポキシ複合材料（絶縁基板）の厚みを４００μｍ程度と、通常品の８００μｍの半分にまで薄くして低背化を図ることができる利点がある。他の例としては、電子部品をコア基板内部に埋め込んだ配線基板（例えば、図１）やビルドアップ層の内部に埋め込んだ配線基板（例えば、図１０）を形成できる。
【００２０】
電子部品を埋め込む基板の厚みは、埋め込む電子部品の厚みに近い程よい。特には、電子部品の端子電極の表面から基板上に積層形成したビルドアップ層の配線層までの距離は、１００μｍ以下（好ましくは５０μｍ以下、より好ましくは３０μｍ以下）になるように電子部品の高さと基板の厚みの関係を設定するのがよい。電子部品と基板上に積層形成したビルドアップ層との距離を極力近づけることで、不要な寄生容量（インダクタンス等）の発生を防止できるからである。
【００２１】
コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層の少なくとも一方を貫通するように形成した基板を用いた多層配線基板は、例えば以下のように製造するとよい（図１１〜図２５）。
【００２２】
【発明の実施の形態】
ここでは、図１１に示すいわゆる「ＦＣ−ＰＧＡ」構造の実施例を用いて以下に説明する。図１２に示すような、厚み０．４ｍｍの絶縁基板（１００）に厚み１８μｍの銅箔（２００）を貼り付けたＦＲ−５製両面銅張りコア基板を用意する。ここで用いるコア基板の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１７５℃、基板面方向のＣＴＥ（熱膨張係数）が１６ｐｐｍ／℃、基板面垂直方向のＣＴＥ（熱膨張係数）が５０ｐｐｍ／℃、１ＭＨｚにおける誘電率εが４．７、１ＭＨｚにおけるｔａｎδが０．０１８である。
【００２３】
コア基板上にフォトレジストフィルムを貼り付けて露光現像を行い、直径６００μｍの開口部及び所定の配線形状に対応する開口部（図示せず）を設ける。フォトレジストフィルムの開口部に露出した銅箔を亜硫酸ナトリウムと硫酸を含むエッチング液を用いてエッチング除去する。フォトレジストフィルムを剥離除去して、図１３に示すような露出部（３００）及び所定の配線形状に対応する露出部（図示せず）が形成されたコア基板を得る。
【００２４】
市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して銅箔の表面粗化をした後、エポキシ樹脂を主体とする厚み３５μｍの絶縁フィルムをコア基板の両面に貼り付ける。そして、１７０℃×１．５時間の条件にてキュアして絶縁層（４００）を形成する。このキュア後の絶縁層の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１５５℃、ＤＭＡによるＴｇ（ガラス転移点）が２０４℃、ＣＴＥ（熱膨張係数）が６６ｐｐｍ／℃、１ＭＨｚにおける誘電率εが３．７、１ＭＨｚにおけるｔａｎδが０．０３３、３００℃での重量減が−０．１％、吸水率が０．８％、吸湿率が１％、ヤング率が３ＧＨｚ、引っ張り強度が６３ＭＰａ、伸び率が４．６％である。
【００２５】
図１４に示すように、炭酸ガスレーザを用いて絶縁層（４００）に層間接続用のビアホール（５００）を形成する。ビアホールの形態は、表層部の直径は１２０μｍ、底部の直径は６０μｍのすりばち状である。更に炭酸ガスレーザの出力を上げて、絶縁層（４００）とコア基板を貫通するように直径３００μmのスルーホール（６００）を形成する。スルーホールの内壁面はレーザ加工に特有のうねり（図示せず）を有する。そして、基板を塩化パラジウムを含む触媒活性化液に浸漬した後、全面に無電解銅メッキを施す（図示せず）。
【００２６】
次いで、基板の全面に厚み１８μｍの銅パネルメッキ（７００）をかける。ここで、ビアホール（５００）には、層間を電気的に接続するビアホール導体（８００）が形成される。またスルーホール（６００）には、基板の表裏面を電気的に接続するスルーホール導体（９００）が形成される。市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して銅メッキの表面粗化する。その後、同社の防錆剤によって防錆処理（商標名：ＣＺ処理）を施して疎水化面を形成して、疎水化処理を完了する。疎水化処理を施した導体層表面の水に対する接触角２θを、接触角測定器（商品名：ＣＡ−Ａ、協和科学製）により液適法で測定したところ、接触角２θは１０１度であった。
【００２７】
真空吸引装置の付いた台座の上に不繊紙を設置し、上記基板を、台座の上に配置する。その上にスルーホール（６００）の位置に対応するように貫通孔を有するステンレス製の穴埋めマスクを設置する。次いで、銅フィラーを含むスルーホール充填用ペーストを載せ、ローラー式スキージを加圧しながら穴埋め充填を行う。
【００２８】
図１５に示すように、スルーホール（６００）内に充填したスルーホール充填用ペースト（１０００）を、１２０℃×２０分の条件下で仮キュアさせる。次いで、図１６に示すように、ベルトサンダーを用いて基板の表面を研磨（粗研磨）した後、バフ研磨（仕上げ研磨）して平坦化し、１５０℃×５時間の条件下でキュアさせて、穴埋め工程を完了する。尚、この穴埋め工程を完了した基板の一部は、穴埋め性の評価試験に用いる。
【００２９】
図１７に示すように、金型（図示せず）を用いて□８ｍｍの貫通孔（開口部：１１０）を形成する。図１８に示すように、基板の一面にマスキングテープ（１２０）を貼り付ける。そして、図１９に示すように、貫通孔（１１０）に露出したマスキングテープ上に積層チップコンデンサ（１３０）をチップマウンタを用いて８個配置する。この積層チップコンデンサは１．２ｍｍ×０．６ｍｍ×０．４ｍｍの積層体（１５０）からなり、電極（１４０）が積層体から７０μｍ突出している。
【００３０】
図２０に示すように、積層チップコンデンサ（１３０）を配置した貫通孔（１１０）の中に、ビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を必須とする埋め込み樹脂（１６０）をディスペンサ（図示せず）を用いて充填する。埋め込み樹脂（１６０）を、１次加熱工程を８０℃×３時間、２次加熱工程を１７０℃×６時間の条件により脱泡および熱硬化する。
【００３１】
図２１に示すように、硬化した埋め込み樹脂（１６０）の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨面には、チップコンデンサ（１３０）の電極（１４０）の端面が露出している。次いで、仮キュアした埋め込み樹脂（１６０）を１５０℃×５時間の条件下で硬化させる。
【００３２】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（１６０）の研磨面を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。図２２に示すように、埋め込み樹脂（１６０）の上に形成されたメッキ層（１７０）は、チップコンデンサ（１３０）の電極（１４０）の端面と電気的に接続されている。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、図２３に示すように、配線の形成を完了する。市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して配線の銅メッキの表面粗化する。
【００３３】
その上に絶縁層となるフィルム（１９０）をラミネートして熱硬化した後、炭酸ガスレーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を上記と同じ酸化剤を用いて粗化し、同様の手法で所定の配線（２０１）を形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（２１０）の形成を完了する。実装用のピン付けを行う裏面側についても同様の方法により、所定の配線（２３０）とソルダーレジスト層（２４０）を形成して、図２４に示すように、ピン付け前の多層プリント配線基板を得る。
【００３４】
半導体素子を実装する端子電極（２０１）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す（図示せず）。その上に低融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通して半導体素子を実装するためのハンダバンプ（２２０）を形成する。
【００３５】
一方、半導体素子実装面の反対側には、高融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通してピン付けするためのハンダバンプ（２６０）を形成する。治具（図示せず）にピン（２５０）をセットした上に基板を配置した状態で、ハンダリフロー炉を通してピン付けを行い（図示せず）、図２５に示すように、半導体素子を実装する前のＦＣ−ＰＧＡ型の多層プリント配線基板を得る。投影機を用いて埋め込み樹脂（１６０）で埋め込んだ開口部（１１０）に対応する領域に付けられたピン（２５０）の先端の所定位置からの位置ずれ量を測定したところ、０．１ｍｍ以下と良好な結果が得られた。
【００３６】
半導体素子実装面上に半導体素子（２７０）を実装可能な位置に配置して、低融点ハンダ（２２０）のみが溶解する温度条件にてハンダリフロー炉を通して、半導体素子（２７０）を実装する。実装部にアンダーフィル材（３００）をディスペンサーで充填した後、熱硬化して、図１１に示すような半導体素子を表面に実装したＦＣ−ＰＧＡ型の多層プリント配線基板を用いた半導体装置を得る。
【００３７】
図１を例にして、本発明の異なる配線基板を詳細に説明する。これは以下のような工程により製造できる。図２に示すように、このコア基板（１）に金型を用いて所定の大きさの貫通孔（開口部：２）を設け、このコア基板の一面にバックテープ（３）を貼り付けた後、バックテープを貼り付けた面を下側にして置く。
【００３８】
図３に示すように、他方の面から開口部（２）内のパックテープ（３）の粘着面上の所定の位置に、チップコンデンサ（４）をチップマウンタを用いて配置する。ここで用いるチップコンデンサとしては、埋め込み樹脂の回り込みが良いように、コンデンサ本体から突出した電極（５）を有するものを用いるのがよい。図４に示すように、開口部（２）内に配置されたチップコンデンサ（４）と開口部内の隙間に前記同様の埋め込み樹脂（６）をディスペンサを用いて流し込む。
【００３９】
埋め込み樹脂（６）を、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の条件により脱泡および熱硬化する。硬化した埋め込み樹脂（６）の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨後における埋め込み樹脂（６）の表面（６０）を図５に示す。
次いで、図６に示すように、炭酸ガスレーザーを用いてビアホール（７）を穴あけ加工して、チップコンデンサ（４）の電極（５）を露出させる。
【００４０】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（６）の露出面（６１）を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキ（９）を施す。銅メッキ後の状態を図７に示す。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、電源層となる配線（９０）の形成を完了する。電源層となる配線形成後の状態を図８に示す。この電源層となる配線層（９０）の埋め込み樹脂（６）への密着性を良好にすることで、電源供給用のコンデンサ（４）からの大電流を流しても、配線層（９０）がふくれたりピール強度が劣化するのを効果的に防止できる。
【００４１】
その上に絶縁層となるフィルム（１４，１５）をラミネートして熱硬化した後、レーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を同じ酸化剤を用いて粗化し、同様の手法で所定の配線パターンを形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（１２）を形成する。その状態を図９に示す。半導体素子を実装する端子電極（１３）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す。
その後、ハンダリフロー炉を通して半導体素子（１８）を実装する。基板実装を行う電極には、低融点ハンダを用いてハンダボール（１７）を形成する。実装部にアンダーフィル材（２１）をディスペンサーで充填した後、熱硬化して、図１に示すような、目的とする配線基板の作製を完了する。
【００４２】
【実施例】
以下に本発明の配線基板が奏する効果を、基板を用いた実施例により説明する。埋め込み樹脂は表１に示す組成になるように各成分を秤量混合し、３本ロールミルにて混練して作製する。ここで、表１中の記載事項の詳細は以下のようである。
【００４３】
【表１】
【００４４】
エポキシ樹脂
参考例「ＨＰ−４０３２Ｄ」：高純度ナフタレン型エポキシ樹脂（大日本インキ製）
実施例「Ｅ―８０７」：ビスフェノールＦ型エポキシ樹脂（油化シェル製）
実施例「ＹＬ−９８０」：ビスフェノールA型エポキシ樹脂（油化シェル製）
参考例「Ｎ−７４０」：フェノールノボラック型エポキシ樹脂（大日本インキ製）
【００４５】
硬化剤
・「ＱＨ−２００」：酸無水物系硬化剤（日本ゼオン製）
・「Ｂ−５７０」：酸無水物系硬化剤（DIC製）
・「Ｂ−６５０」：酸無水物系硬化剤（DIC製）
・「ＹＨ−３０６」：酸無水物系硬化剤（油化シェルエポキシ製）
・「ＹＨ−３００」：酸無水物系硬化剤（油化シェルエポキシ製）
【００４６】
促進剤（硬化促進剤）
・「２Ｐ４ＭＨＺ」：イミダゾール系硬化剤（四国化成工業製）
【００４７】
無機フィラー
・「ＦＢ−５ＳＤＸ」：球状シリカフィラー（電気化学工業製）
シランカップリング処理済
【００４８】
カーボンブラック
・「＃４４００」：東海カーボン社製
【００４９】
「フィラー含有率」及び「カーボン含有率」は、エポキシ樹脂と硬化剤とフィラーの合計を１００質量％としたときのそれぞれの含有率を示す値である。「促進剤」は、エポキシ＋硬化剤＋フィラーを１００質量％としたとき０．１質量％とする。エポキシ樹脂と硬化剤の割合は、官能基比で１００／９５とする。これらの組成物に対して以下の信頼性評価を行う。
【００５０】
（信頼性評価）
コア基板は、厚み０．８ｍｍのＢＴ基板を用いる。このコア基板に金型を用いて所定の大きさの貫通孔を打ち抜いて形成する。図２に示すように、コア基板（１）の一面にバックテープ（３）を貼り付けた後、バックテープ（３）を貼り付けた面を下側にして置く。次いで図３に示すように、他方の面から開口部（２）内のパックテープ（３）の粘着面上の所定の位置に、チップコンデンサ（４）をチップマウンタを用いて配置する。図４に示すように、開口部（２）内に配置されたチップコンデンサ（４）と開口部（２）内の隙間に表１に示す埋め込み樹脂（６）をディスペンサを用いて流し込む。
【００５１】
埋め込み樹脂（６）を、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の３段階の条件により脱泡および熱硬化する。図５に示すように、硬化した埋め込み樹脂（６）の表面（６０）を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。次いで、図６に示すように、平坦化面（６０）に炭酸ガスレーザーを用いてビアホール（７）を穴あけ加工して、チップコンデンサ（４）の電極（５）を露出させる。
【００５２】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（６）の露出面を粗化する。得られた粗化面（６１）をＰｄ触媒活性化した後、図７に示すように、無電解メッキ、電解メッキの順番で銅メッキ（９）を施す。このサンプルを所定の条件によるプレッシャークッカー試験（条件は、１２１℃、湿度１００質量％、２．１atm）を用いて、表２に示す時間にて耐湿試験を行った。各時間を経過したサンプルの埋め込み樹脂上の銅メッキ（９）に幅１０ｍｍで切り込みを入れる。その銅メッキ層（９）を、ＪＩＳ Ｃ ５０１２に準拠するように基板に対して垂直方向に引っ張りながら引き剥がす。このときの引き剥がしに要した強度をピール強度とする。ピール強度は、５８８Ｎ/ｍ（０．６Kg/cm）以上あるのが好ましい。表２に測定結果を示す。
【００５３】
【表２】
【００５４】
結果より、本発明の実施例である試料番号３，４の埋め込み樹脂を用いた配線基板は、所定の条件によるプレッシャークッカー試験後においても良好なピール強度を維持できることがわかる。特に、カーボンブラックの添加量を所定の範囲に調整することで、絶縁性も併せて良好にできることがわかる。逆に、比較例である試料番号６〜９のように、カーボンブラックの添加量が多すぎると、絶縁抵抗の低下のみならず、ピール強度の信頼性も低下することがわかる。
【００５５】
【発明の効果】
本発明の配線基板によれば、基板に設けた開口部（貫通孔やキャビティ等の凹部）内に配置した電子部品を埋め込み樹脂を用いて埋め込んだ場合において、所定の条件ののプレッシャークッカー試験を経てもなお、ピール強度の高い密着信頼性を確保することができる。埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合において顕著な効果が得られる。特には、電源供給機能を有するコンデンサ等の電子部品に接続された電源層用の配線層を形成した場合において、高い密着信頼性を確保することができる。
【図面の簡単な説明】
【図１】本発明の配線基板をＢＧＡ基板に適用した例を示す説明図である。
【図２】本発明の配線基板の製造方法の一態様を示す説明図である。
【図３】本発明の配線基板の製造方法の一態様を示す説明図である。
【図４】本発明の配線基板の製造方法の一態様を示す説明図である。
【図５】本発明の配線基板の製造方法の一態様を示す説明図である。
【図６】本発明の配線基板の製造方法の一態様を示す説明図である。
【図７】本発明の配線基板の製造方法の一態様を示す説明図である。
【図８】本発明の配線基板の製造方法の一態様を示す説明図である。
【図９】本発明の配線基板の製造方法の一態様を示す説明図である。
【図１０】本発明の配線基板をＢＧＡ基板に適用した例を示す説明図である。
【図１１】本発明の一態様であるＦＣ−ＰＧＡ型の多層プリント配線基板を用いた半導体装置の説明図。
【図１２】厚み４００μｍの銅張りコア基板の概略図。
【図１３】厚み４００μｍの銅張りコア基板のパターニング後の状態を示す説明図。
【図１４】コア基板の両面に絶縁層を形成した基板にビアホールとスルーホールを形成した状態を示す説明図。
【図１５】コア基板の両面に絶縁層を形成した基板にパネルメッキをかけた後の状態を示す説明図。
【図１６】スルーホールを穴埋め充填した基板の説明図。
【図１７】貫通孔を打ち抜き形成した基板を示す説明図。
【図１８】貫通孔を打ち抜き形成した基板の一面にマスキングテープを貼り付けた状態を示す説明図。
【図１９】貫通孔内に露出したマスキングテープ上に積層チップコンデンサを配置した状態を示す説明図。
【図２０】貫通孔内に埋め込み樹脂を充填した状態を示す説明図。
【図２１】基板面を研磨して平坦化した状態を示す説明図。
【図２２】基板の研磨面にパネルメッキをかけた状態を示す説明図。
【図２３】配線をパターニングした状態を示す説明図。
【図２４】基板上にビルドアップ層及びソルダーレジスト層を形成した状態を示す説明図。
【図２５】本発明の一態様であるＦＣ−ＰＧＡ型の多層プリント配線基板の説明図。
【符号の説明】
１ コア基板
２ 貫通孔（開口部）
３ バックテープ
４ 電子部品
５ 電子部品の電極
６ 埋め込み樹脂
６０ 平坦化面
６１ 粗化面
本発明は、チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を埋め込み樹脂を介して基板内部に埋め込んだ配線基板に関する。特には、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した多層配線基板、半導体素子収納用パッケージ等に好適なものである。
【０００２】
【従来の技術】
近年、ビルドアップ配線基板に多数の半導体素子を搭載したマルチチップモジュール（ＭＣＭ）が検討されている。チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を実装する場合には、配線基板の表面に形成された実装用配線層上に半田を用いて表面実装するのが一般的である。
【０００３】
しかし、ビルドアップ配線基板の表面に電子部品を表面実装すると、個々の電子部品に対応する所定の実装面積が必要なため、小型化にはおのずと限界がある。また、表面実装する際の配線の取り回しによって、特性上好ましくない寄生インダクタンスが大きくなり、電子機器の高周波化に対応が難しくなるという問題がある。
【０００４】
これら諸問題を解決するために、基板内部に電子部品を埋め込む方法が種々検討されている。特開平１１−１２６９７８では、電子部品を予め金属箔からなる転写シート付き配線基板に半田実装してから転写する方法が開示されているが、実装での位置精度等で課題が残る。特開２０００−１２４３５２には、コア基板内部に埋め込んだ電子部品上に絶縁層をビルドアップした多層配線基板が開示されている。
【０００５】
【発明が解決しようとする課題】
配線基板内に配置した電子部品を基板内部に埋め込むには、コア基板と電子部品の隙間を樹脂で埋め、電子部品の電極と絶縁層上に形成した配線とを無電解メッキ等により電気的に接続する必要がある。この場合、通常の埋め込み樹脂では、配線となるメッキ層との密着性が充分には確保できず、信頼性試験におけるメッキフクレ等が発生して問題となる。例えば、初期状態では５８８Ｎ／ｍを超えるピール強度を有していても、使用環境の熱や水分の影響によって劣化して、ピール強度が５８８Ｎ／ｍ以下になってしまうため問題となる。特に、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合に顕著に問題となる。
【０００６】
埋め込み樹脂とメッキ層との密着性を向上するには、まず埋め込み樹脂を用いて埋め込み、次いでその埋め込み樹脂の表面を例えば過マンガン酸、クロム酸等の酸化剤により粗化してからメッキにより配線層を形成して、ビルドアップ（多層化）していく方法が考えられる。粗化面の凹凸のアンカー効果によりメッキ配線層との密着力が高まるからである。これはビルドアップ配線基板の配線層と絶縁層との密着性を向上する方法として知られている。しかし、埋め込み樹脂は通常、粗化のし易さがまったく考慮されておらず、上記方法では密着性の飛躍的向上は期待し難い。
【０００７】
本発明は、実装密度を高め、耐熱性、耐水性等の信頼性試験において高い信頼性が得られる埋め込み樹脂を用いて電子部品を搭載した配線基板を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の配線基板（請求項１）は、コア基板の少なくとも一面に、絶縁層および配線層を交互に積層したビルドアップ層が形成され、該コア基板およびビルドアップ層の少なくとも一方を貫通するように開口部が形成された基板の該開口部に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、上記埋め込み樹脂は、常温で液状のビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を少なくとも必須の樹脂成分として含み、硬化剤として酸無水物系硬化剤を、促進剤としてイミダゾール系硬化剤を、無機フィラーとして球状のシリカフィラーを含み、更にカーボンブラックを含むと共に、上記エポキシ系樹脂と硬化剤とフィラーとの合計を１００質量％としたとき、シリカフィラーの含有率が６５質量％、カーボンブラックの含有率が０．５質量％以下、促進剤の含有率が０．１質量％であり、上記埋め込み樹脂の硬化物の上に銅層を形成した基板のプレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×１６８時間）後における銅層のピール強度が、５８８Ｎ／ｍ（０．６ｋｇ／ｃｍ）以上であることを特徴とする。
このピール強度は、プレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×１６８時間）後のピール強度にて７００Ｎ／ｍ（０．７１ｋｇ／ｃｍ）以上であることが更に好ましい。かかる条件を経てもなお、ピール強度が５８８Ｎ／ｍ（０．６ｋｇ／ｃｍ）以上確保することで、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合においても、高い密着信頼性を確保することができる。特には、電源供給機能を有するコンデンサ等の電子部品に接続された電源層用の配線層を形成した場合においても、高い密着信頼性を確保することができる。
尚、前記電子部品には、チップコンデンサ、チップインダクタ、チップ抵抗、フィルタ等の受動電子部品、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)等の能動電子部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ等の電子部品が含まれる。
【０００９】
また、本発明の配線基板（請求項２）は、コア基板の少なくとも一面に、絶縁層および配線層を交互に積層したビルドアップ層が形成され、該コア基板およびビルドアップ層の少なくとも一方を貫通するように開口部が形成された基板の該開口部に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、上記埋め込み樹脂は、常温で液状のビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を少なくとも必須の樹脂成分として含み、硬化剤として酸無水物系硬化剤を、促進剤としてイミダゾール系硬化剤を、無機フィラーとして球状のシリカフィラーを含み、更にカーボンブラックを含むと共に、上記エポキシ系樹脂と硬化剤とフィラーとの合計を１００質量％としたとき、シリカフィラーの含有率が６５質量％、カーボンブラックの含有率が０．５質量％以下、促進剤の含有率が０．１質量％であり、上記埋め込み樹脂の硬化物の上に銅層を形成した基板のプレッシャークッカー試験後における該銅層のピール強度が、６００Ｎ／ｍ（０．６１ｋｇ／ｃｍ）以上であることを特徴とする。
かかるより過酷な条件を経てもなお、ピール強度が６００Ｎ／ｍ（０．６１ｋｇ／ｃｍ）以上確保することで、電源供給機能を有するコンデンサ等の電子部品に接続された電源層用の配線層を形成した場合においても、より一層高い密着信頼性を確保することができる。
【００１０】
ピール強度の測定方法はＪＩＳ Ｃ ５０１２に準拠するが、銅層の幅は１０ｍｍとする。この銅層を、引張速度を５０ｍｍ／分にて埋め込み樹脂面から９０度（垂直方向）に引き剥がす時のピール強度を測定する。
本発明の配線基板に用いる埋め込み樹脂は、プレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×１６８時間）後における銅層のピール強度を５８８Ｎ／ｍ（０．６ｋｇ／ｃｍ）以上に保ちつつ黒色系に着色するために、カーボンブラックを０．５質量％以下、好ましくは０．３質量％以下添加するとよい。高温高湿下での配線層の密着信頼性と絶縁性の指標である体積抵抗とを損なうことなく黒色系に着色することができるからである。
【００１１】
また、本発明の配線基板に用いる埋め込み樹脂は、プレッシャークッカー試験（１２１℃×湿度１００質量％×２．１気圧×３３６時間）後における銅層のピール強度を６００Ｎ／ｍ（０．６１ｋｇ／ｃｍ）以上に保ちつつ黒色系に着色するために、カーボンブラックを０．４質量％以下、好ましくは０．３質量％以下、特には０．２質量％添加するとよい。高温高湿下での配線層の密着性を高めることで、配線基板製造過程におけるフクレ等の不良の原因を未然に防ぎ、歩留まりの向上、絶縁信頼性の向上が図れるからである。
【００１２】
埋め込み樹脂は、配線パターンをきる時の露光の際、乱反射を抑えるためや、硬化時の色むらの発生を防止するために黒く樹脂を着色するのがよい。しかし、黒色系に着色するためにカーボンブラックを一定量以上配合すると、樹脂の耐熱・耐湿性が低下し、銅との密着力が低下する。
【００１３】
本発明の配線基板に用いる埋め込み樹脂は、樹脂成分と少なくとも一種類の無機フィラーからなる。無機フィラーを入れるのは、熱膨張係数の調整以外に、エポキシ樹脂の硬化後の３次元構造の骨格や、無機フィラーが奏する骨材としての効果によって、粗化処理後の埋め込み樹脂の形状が必要以上に崩れることがないからである。
【００１４】
用いる無機フィラーは、球状のシリカフィラーであり、埋め込み樹脂の熱膨張係数を効果的に下げることができるため、熱応力に対する樹脂剥離を防止して信頼性を向上できる。
【００１５】
無機フィラーのフィラー径は、埋め込み樹脂が電子部品の電極間の隙間にも容易に流れ込む必要があるため、粒径５０μｍ以下のフィラーを使用するとよい。５０μｍを越えると、電子部品の電極間の隙間にフィラーが詰まりやすくなり、埋め込み樹脂の充填不良により局所的に熱膨張係数の極端に異なる部分が発生する。フィラー径の下限値としては、０．１μｍ以上がよい。これよりも細かいと、埋め込み樹脂の流動性が確保しにくくなる。好ましくは０．３μｍ以上、更に好ましくは０．５μｍ以上がよい。埋め込み樹脂の低粘度、高充填化を達成するためには、粒度分布を広くするとよい。
【００１６】
無機フィラーであるシリカフィラーの形状は、埋め込み樹脂の流動性と充填率とを高くするため、球状とする。
【００１７】
無機フィラーの表面は、必要に応じてカップリング剤にて表面処理するとよい。無機フィラーの樹脂成分との濡れ性が良好になり、埋め込み樹脂の流動性を良好にできるからである。カップリング剤の種類としては、シラン系、チタネート系、アルミネート系等が用いられる。
【００１８】
本発明の配線基板に用いる埋め込み樹脂は、その流動性を考慮して、液状エポキシ樹脂であるビスフェノールＡ型およびＦ型エポキシ樹脂を必須の樹脂成分として用いる。埋め込み樹脂の流動性が悪いと電子部品の電極間の隙間に充填不良が起こりやすくなり、局所的に熱膨張係数の極端に異なる部分が発生する故である。
【００１９】
前記のような埋め込み樹脂を用いて電子部品を埋め込んだ本発明の配線基板は、使用環境の熱や水分の影響によって埋め込み樹脂上に形成した配線層のピール強度が劣化し難い利点がある。特に、埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合に好適である。特に、電源層となる配線層の埋め込み樹脂への密着性を良好にすることで、電源供給用のコンデンサからの大電流を流しても、配線層がふくれたりピール強度が劣化するのを効果的に防止できる。ここにいう「電子部品を埋め込む」とは、コア基板等の基板やビルドアップした絶縁層に設けた開口部（貫通穴（例えば図１）やキャビティ等の凹部（例えば図１０）等）の中に電子部品を配置した後、電子部品と開口部との間に生じた隙間に埋め込み樹脂を充填することをいう。特に、厚みが４００μｍ以下の薄いコア基板を用いる場合には、ビルドアップ層に設けたキャビティ内に電子部品を配置するのがよい。開口部は、基板を打ち抜いて形成した貫通孔または多層化技術により形成したキャビティ等を利用するとよい。本発明に用いる基板としては、ＦＲ−４、ＦＲ−５、ＢＴ等のいわゆるコア基板を用いるのがよいが、ＰＴＦＥ等の熱可塑性樹脂シートに厚み３５μm程度の厚手の銅箔を挟み込んでコア基板としたものに開口部を形成したものを用いてもよい。また、コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層を貫通するように形成したものを用いることができる。この場合、図１１に示すようなコンデンサ内蔵型の多層配線基板であっても、いわゆるガラス−エポキシ複合材料（絶縁基板）の厚みを４００μｍ程度と、通常品の８００μｍの半分にまで薄くして低背化を図ることができる利点がある。他の例としては、電子部品をコア基板内部に埋め込んだ配線基板（例えば、図１）やビルドアップ層の内部に埋め込んだ配線基板（例えば、図１０）を形成できる。
【００２０】
電子部品を埋め込む基板の厚みは、埋め込む電子部品の厚みに近い程よい。特には、電子部品の端子電極の表面から基板上に積層形成したビルドアップ層の配線層までの距離は、１００μｍ以下（好ましくは５０μｍ以下、より好ましくは３０μｍ以下）になるように電子部品の高さと基板の厚みの関係を設定するのがよい。電子部品と基板上に積層形成したビルドアップ層との距離を極力近づけることで、不要な寄生容量（インダクタンス等）の発生を防止できるからである。
【００２１】
コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層の少なくとも一方を貫通するように形成した基板を用いた多層配線基板は、例えば以下のように製造するとよい（図１１〜図２５）。
【００２２】
【発明の実施の形態】
ここでは、図１１に示すいわゆる「ＦＣ−ＰＧＡ」構造の実施例を用いて以下に説明する。図１２に示すような、厚み０．４ｍｍの絶縁基板（１００）に厚み１８μｍの銅箔（２００）を貼り付けたＦＲ−５製両面銅張りコア基板を用意する。ここで用いるコア基板の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１７５℃、基板面方向のＣＴＥ（熱膨張係数）が１６ｐｐｍ／℃、基板面垂直方向のＣＴＥ（熱膨張係数）が５０ｐｐｍ／℃、１ＭＨｚにおける誘電率εが４．７、１ＭＨｚにおけるｔａｎδが０．０１８である。
【００２３】
コア基板上にフォトレジストフィルムを貼り付けて露光現像を行い、直径６００μｍの開口部及び所定の配線形状に対応する開口部（図示せず）を設ける。フォトレジストフィルムの開口部に露出した銅箔を亜硫酸ナトリウムと硫酸を含むエッチング液を用いてエッチング除去する。フォトレジストフィルムを剥離除去して、図１３に示すような露出部（３００）及び所定の配線形状に対応する露出部（図示せず）が形成されたコア基板を得る。
【００２４】
市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して銅箔の表面粗化をした後、エポキシ樹脂を主体とする厚み３５μｍの絶縁フィルムをコア基板の両面に貼り付ける。そして、１７０℃×１．５時間の条件にてキュアして絶縁層（４００）を形成する。このキュア後の絶縁層の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１５５℃、ＤＭＡによるＴｇ（ガラス転移点）が２０４℃、ＣＴＥ（熱膨張係数）が６６ｐｐｍ／℃、１ＭＨｚにおける誘電率εが３．７、１ＭＨｚにおけるｔａｎδが０．０３３、３００℃での重量減が−０．１％、吸水率が０．８％、吸湿率が１％、ヤング率が３ＧＨｚ、引っ張り強度が６３ＭＰａ、伸び率が４．６％である。
【００２５】
図１４に示すように、炭酸ガスレーザを用いて絶縁層（４００）に層間接続用のビアホール（５００）を形成する。ビアホールの形態は、表層部の直径は１２０μｍ、底部の直径は６０μｍのすりばち状である。更に炭酸ガスレーザの出力を上げて、絶縁層（４００）とコア基板を貫通するように直径３００μmのスルーホール（６００）を形成する。スルーホールの内壁面はレーザ加工に特有のうねり（図示せず）を有する。そして、基板を塩化パラジウムを含む触媒活性化液に浸漬した後、全面に無電解銅メッキを施す（図示せず）。
【００２６】
次いで、基板の全面に厚み１８μｍの銅パネルメッキ（７００）をかける。ここで、ビアホール（５００）には、層間を電気的に接続するビアホール導体（８００）が形成される。またスルーホール（６００）には、基板の表裏面を電気的に接続するスルーホール導体（９００）が形成される。市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して銅メッキの表面粗化する。その後、同社の防錆剤によって防錆処理（商標名：ＣＺ処理）を施して疎水化面を形成して、疎水化処理を完了する。疎水化処理を施した導体層表面の水に対する接触角２θを、接触角測定器（商品名：ＣＡ−Ａ、協和科学製）により液適法で測定したところ、接触角２θは１０１度であった。
【００２７】
真空吸引装置の付いた台座の上に不繊紙を設置し、上記基板を、台座の上に配置する。その上にスルーホール（６００）の位置に対応するように貫通孔を有するステンレス製の穴埋めマスクを設置する。次いで、銅フィラーを含むスルーホール充填用ペーストを載せ、ローラー式スキージを加圧しながら穴埋め充填を行う。
【００２８】
図１５に示すように、スルーホール（６００）内に充填したスルーホール充填用ペースト（１０００）を、１２０℃×２０分の条件下で仮キュアさせる。次いで、図１６に示すように、ベルトサンダーを用いて基板の表面を研磨（粗研磨）した後、バフ研磨（仕上げ研磨）して平坦化し、１５０℃×５時間の条件下でキュアさせて、穴埋め工程を完了する。尚、この穴埋め工程を完了した基板の一部は、穴埋め性の評価試験に用いる。
【００２９】
図１７に示すように、金型（図示せず）を用いて□８ｍｍの貫通孔（開口部：１１０）を形成する。図１８に示すように、基板の一面にマスキングテープ（１２０）を貼り付ける。そして、図１９に示すように、貫通孔（１１０）に露出したマスキングテープ上に積層チップコンデンサ（１３０）をチップマウンタを用いて８個配置する。この積層チップコンデンサは１．２ｍｍ×０．６ｍｍ×０．４ｍｍの積層体（１５０）からなり、電極（１４０）が積層体から７０μｍ突出している。
【００３０】
図２０に示すように、積層チップコンデンサ（１３０）を配置した貫通孔（１１０）の中に、ビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を必須とする埋め込み樹脂（１６０）をディスペンサ（図示せず）を用いて充填する。埋め込み樹脂（１６０）を、１次加熱工程を８０℃×３時間、２次加熱工程を１７０℃×６時間の条件により脱泡および熱硬化する。
【００３１】
図２１に示すように、硬化した埋め込み樹脂（１６０）の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨面には、チップコンデンサ（１３０）の電極（１４０）の端面が露出している。次いで、仮キュアした埋め込み樹脂（１６０）を１５０℃×５時間の条件下で硬化させる。
【００３２】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（１６０）の研磨面を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。図２２に示すように、埋め込み樹脂（１６０）の上に形成されたメッキ層（１７０）は、チップコンデンサ（１３０）の電極（１４０）の端面と電気的に接続されている。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、図２３に示すように、配線の形成を完了する。市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して配線の銅メッキの表面粗化する。
【００３３】
その上に絶縁層となるフィルム（１９０）をラミネートして熱硬化した後、炭酸ガスレーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を上記と同じ酸化剤を用いて粗化し、同様の手法で所定の配線（２０１）を形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（２１０）の形成を完了する。実装用のピン付けを行う裏面側についても同様の方法により、所定の配線（２３０）とソルダーレジスト層（２４０）を形成して、図２４に示すように、ピン付け前の多層プリント配線基板を得る。
【００３４】
半導体素子を実装する端子電極（２０１）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す（図示せず）。その上に低融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通して半導体素子を実装するためのハンダバンプ（２２０）を形成する。
【００３５】
一方、半導体素子実装面の反対側には、高融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通してピン付けするためのハンダバンプ（２６０）を形成する。治具（図示せず）にピン（２５０）をセットした上に基板を配置した状態で、ハンダリフロー炉を通してピン付けを行い（図示せず）、図２５に示すように、半導体素子を実装する前のＦＣ−ＰＧＡ型の多層プリント配線基板を得る。投影機を用いて埋め込み樹脂（１６０）で埋め込んだ開口部（１１０）に対応する領域に付けられたピン（２５０）の先端の所定位置からの位置ずれ量を測定したところ、０．１ｍｍ以下と良好な結果が得られた。
【００３６】
半導体素子実装面上に半導体素子（２７０）を実装可能な位置に配置して、低融点ハンダ（２２０）のみが溶解する温度条件にてハンダリフロー炉を通して、半導体素子（２７０）を実装する。実装部にアンダーフィル材（３００）をディスペンサーで充填した後、熱硬化して、図１１に示すような半導体素子を表面に実装したＦＣ−ＰＧＡ型の多層プリント配線基板を用いた半導体装置を得る。
【００３７】
図１を例にして、本発明の異なる配線基板を詳細に説明する。これは以下のような工程により製造できる。図２に示すように、このコア基板（１）に金型を用いて所定の大きさの貫通孔（開口部：２）を設け、このコア基板の一面にバックテープ（３）を貼り付けた後、バックテープを貼り付けた面を下側にして置く。
【００３８】
図３に示すように、他方の面から開口部（２）内のパックテープ（３）の粘着面上の所定の位置に、チップコンデンサ（４）をチップマウンタを用いて配置する。ここで用いるチップコンデンサとしては、埋め込み樹脂の回り込みが良いように、コンデンサ本体から突出した電極（５）を有するものを用いるのがよい。図４に示すように、開口部（２）内に配置されたチップコンデンサ（４）と開口部内の隙間に前記同様の埋め込み樹脂（６）をディスペンサを用いて流し込む。
【００３９】
埋め込み樹脂（６）を、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の条件により脱泡および熱硬化する。硬化した埋め込み樹脂（６）の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨後における埋め込み樹脂（６）の表面（６０）を図５に示す。
次いで、図６に示すように、炭酸ガスレーザーを用いてビアホール（７）を穴あけ加工して、チップコンデンサ（４）の電極（５）を露出させる。
【００４０】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（６）の露出面（６１）を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキ（９）を施す。銅メッキ後の状態を図７に示す。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、電源層となる配線（９０）の形成を完了する。電源層となる配線形成後の状態を図８に示す。この電源層となる配線層（９０）の埋め込み樹脂（６）への密着性を良好にすることで、電源供給用のコンデンサ（４）からの大電流を流しても、配線層（９０）がふくれたりピール強度が劣化するのを効果的に防止できる。
【００４１】
その上に絶縁層となるフィルム（１４，１５）をラミネートして熱硬化した後、レーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を同じ酸化剤を用いて粗化し、同様の手法で所定の配線パターンを形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（１２）を形成する。その状態を図９に示す。半導体素子を実装する端子電極（１３）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す。
その後、ハンダリフロー炉を通して半導体素子（１８）を実装する。基板実装を行う電極には、低融点ハンダを用いてハンダボール（１７）を形成する。実装部にアンダーフィル材（２１）をディスペンサーで充填した後、熱硬化して、図１に示すような、目的とする配線基板の作製を完了する。
【００４２】
【実施例】
以下に本発明の配線基板が奏する効果を、基板を用いた実施例により説明する。埋め込み樹脂は表１に示す組成になるように各成分を秤量混合し、３本ロールミルにて混練して作製する。ここで、表１中の記載事項の詳細は以下のようである。
【００４３】
【表１】
エポキシ樹脂
参考例「ＨＰ−４０３２Ｄ」：高純度ナフタレン型エポキシ樹脂（大日本インキ製）
実施例「Ｅ―８０７」：ビスフェノールＦ型エポキシ樹脂（油化シェル製）
実施例「ＹＬ−９８０」：ビスフェノールA型エポキシ樹脂（油化シェル製）
参考例「Ｎ−７４０」：フェノールノボラック型エポキシ樹脂（大日本インキ製）
【００４５】
硬化剤
・「ＱＨ−２００」：酸無水物系硬化剤（日本ゼオン製）
・「Ｂ−５７０」：酸無水物系硬化剤（DIC製）
・「Ｂ−６５０」：酸無水物系硬化剤（DIC製）
・「ＹＨ−３０６」：酸無水物系硬化剤（油化シェルエポキシ製）
・「ＹＨ−３００」：酸無水物系硬化剤（油化シェルエポキシ製）
【００４６】
促進剤（硬化促進剤）
・「２Ｐ４ＭＨＺ」：イミダゾール系硬化剤（四国化成工業製）
【００４７】
無機フィラー
・「ＦＢ−５ＳＤＸ」：球状シリカフィラー（電気化学工業製）
シランカップリング処理済
【００４８】
カーボンブラック
・「＃４４００」：東海カーボン社製
【００４９】
「フィラー含有率」及び「カーボン含有率」は、エポキシ樹脂と硬化剤とフィラーの合計を１００質量％としたときのそれぞれの含有率を示す値である。「促進剤」は、エポキシ＋硬化剤＋フィラーを１００質量％としたとき０．１質量％とする。エポキシ樹脂と硬化剤の割合は、官能基比で１００／９５とする。これらの組成物に対して以下の信頼性評価を行う。
【００５０】
（信頼性評価）
コア基板は、厚み０．８ｍｍのＢＴ基板を用いる。このコア基板に金型を用いて所定の大きさの貫通孔を打ち抜いて形成する。図２に示すように、コア基板（１）の一面にバックテープ（３）を貼り付けた後、バックテープ（３）を貼り付けた面を下側にして置く。次いで図３に示すように、他方の面から開口部（２）内のパックテープ（３）の粘着面上の所定の位置に、チップコンデンサ（４）をチップマウンタを用いて配置する。図４に示すように、開口部（２）内に配置されたチップコンデンサ（４）と開口部（２）内の隙間に表１に示す埋め込み樹脂（６）をディスペンサを用いて流し込む。
【００５１】
埋め込み樹脂（６）を、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の３段階の条件により脱泡および熱硬化する。図５に示すように、硬化した埋め込み樹脂（６）の表面（６０）を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。次いで、図６に示すように、平坦化面（６０）に炭酸ガスレーザーを用いてビアホール（７）を穴あけ加工して、チップコンデンサ（４）の電極（５）を露出させる。
【００５２】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（６）の露出面を粗化する。得られた粗化面（６１）をＰｄ触媒活性化した後、図７に示すように、無電解メッキ、電解メッキの順番で銅メッキ（９）を施す。このサンプルを所定の条件によるプレッシャークッカー試験（条件は、１２１℃、湿度１００質量％、２．１atm）を用いて、表２に示す時間にて耐湿試験を行った。各時間を経過したサンプルの埋め込み樹脂上の銅メッキ（９）に幅１０ｍｍで切り込みを入れる。その銅メッキ層（９）を、ＪＩＳ Ｃ ５０１２に準拠するように基板に対して垂直方向に引っ張りながら引き剥がす。このときの引き剥がしに要した強度をピール強度とする。ピール強度は、５８８Ｎ/ｍ（０．６Kg/cm）以上あるのが好ましい。表２に測定結果を示す。
【００５３】
【表２】
結果より、本発明の実施例である試料番号３，４の埋め込み樹脂を用いた配線基板は、所定の条件によるプレッシャークッカー試験後においても良好なピール強度を維持できることがわかる。特に、カーボンブラックの添加量を所定の範囲に調整することで、絶縁性も併せて良好にできることがわかる。逆に、比較例である試料番号６〜９のように、カーボンブラックの添加量が多すぎると、絶縁抵抗の低下のみならず、ピール強度の信頼性も低下することがわかる。
【００５５】
【発明の効果】
本発明の配線基板によれば、基板に設けた開口部（貫通孔やキャビティ等の凹部）内に配置した電子部品を埋め込み樹脂を用いて埋め込んだ場合において、所定の条件ののプレッシャークッカー試験を経てもなお、ピール強度の高い密着信頼性を確保することができる。埋め込み樹脂上に幅１５０μｍ以下の微細配線層を形成した場合や、電源層のように大電流を流す配線層を形成した場合において顕著な効果が得られる。特には、電源供給機能を有するコンデンサ等の電子部品に接続された電源層用の配線層を形成した場合において、高い密着信頼性を確保することができる。
【図面の簡単な説明】
【図１】本発明の配線基板をＢＧＡ基板に適用した例を示す説明図である。
【図２】本発明の配線基板の製造方法の一態様を示す説明図である。
【図３】本発明の配線基板の製造方法の一態様を示す説明図である。
【図４】本発明の配線基板の製造方法の一態様を示す説明図である。
【図５】本発明の配線基板の製造方法の一態様を示す説明図である。
【図６】本発明の配線基板の製造方法の一態様を示す説明図である。
【図７】本発明の配線基板の製造方法の一態様を示す説明図である。
【図８】本発明の配線基板の製造方法の一態様を示す説明図である。
【図９】本発明の配線基板の製造方法の一態様を示す説明図である。
【図１０】本発明の配線基板をＢＧＡ基板に適用した例を示す説明図である。
【図１１】本発明の一態様であるＦＣ−ＰＧＡ型の多層プリント配線基板を用いた半導体装置の説明図。
【図１２】厚み４００μｍの銅張りコア基板の概略図。
【図１３】厚み４００μｍの銅張りコア基板のパターニング後の状態を示す説明図。
【図１４】コア基板の両面に絶縁層を形成した基板にビアホールとスルーホールを形成した状態を示す説明図。
【図１５】コア基板の両面に絶縁層を形成した基板にパネルメッキをかけた後の状態を示す説明図。
【図１６】スルーホールを穴埋め充填した基板の説明図。
【図１７】貫通孔を打ち抜き形成した基板を示す説明図。
【図１８】貫通孔を打ち抜き形成した基板の一面にマスキングテープを貼り付けた状態を示す説明図。
【図１９】貫通孔内に露出したマスキングテープ上に積層チップコンデンサを配置した状態を示す説明図。
【図２０】貫通孔内に埋め込み樹脂を充填した状態を示す説明図。
【図２１】基板面を研磨して平坦化した状態を示す説明図。
【図２２】基板の研磨面にパネルメッキをかけた状態を示す説明図。
【図２３】配線をパターニングした状態を示す説明図。
【図２４】基板上にビルドアップ層及びソルダーレジスト層を形成した状態を示す説明図。
【図２５】本発明の一態様であるＦＣ−ＰＧＡ型の多層プリント配線基板の説明図。
【符号の説明】
１ コア基板
２ 貫通孔（開口部）
３ バックテープ
４ 電子部品
５ 電子部品の電極
６ 埋め込み樹脂
６０ 平坦化面
６１ 粗化面
Claims (2)
- コア基板の少なくとも一面に、絶縁層および配線層を交互に積層したビルドアップ層が形成され、該コア基板およびビルドアップ層の少なくとも一方を貫通するように開口部が形成された基板の該開口部に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、
上記埋め込み樹脂は、常温で液状のビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を少なくとも必須の樹脂成分として含み、硬化剤として酸無水物系硬化剤を、促進剤としてイミダゾール系硬化剤を、無機フィラーとして球状のシリカフィラーを含み、更にカーボンブラックを含むと共に、
上記エポキシ系樹脂と硬化剤とフィラーとの合計を１００質量％としたとき、シリカフィラーの含有率が６５質量％、カーボンブラックの含有率が０．５質量％以下、促進剤の含有率が０．１質量％であり、
上記埋め込み樹脂の硬化物の上に銅層を形成した基板のプレッシャークッカー試験後における該銅層のピール強度が、５８８Ｎ／ｍ（０．６ｋｇ／ｃｍ）以上であることを特徴とする配線基板。
ただし、該プレッシャークッカー試験の条件は、１２１℃×湿度１００質量％×２．１気圧×１６８時間である。また、該ピール強度の測定方法はＪＩＳ Ｃ ５０１２に準拠し、該銅層の幅は１０ｍｍとする。 - コア基板の少なくとも一面に、絶縁層および配線層を交互に積層したビルドアップ層が形成され、該コア基板およびビルドアップ層の少なくとも一方を貫通するように開口部が形成された基板の該開口部に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、
上記埋め込み樹脂は、常温で液状のビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂を少なくとも必須の樹脂成分として含み、硬化剤として酸無水物系硬化剤を、促進剤としてイミダゾール系硬化剤を、無機フィラーとして球状のシリカフィラーを含み、更にカーボンブラックを含むと共に、
上記エポキシ系樹脂と硬化剤とフィラーとの合計を１００質量％としたとき、シリカフィラーの含有率が６５質量％、カーボンブラックの含有率が０．５質量％以下、促進剤の含有率が０．１質量％であり、
上記埋め込み樹脂の硬化物の上に銅層を形成した基板のプレッシャークッカー試験後における該銅層のピール強度が、６００Ｎ／ｍ（０．６１ｋｇ／ｃｍ）以上 であることを特徴とする配線基板。
ただし、該プレッシャークッカー試験の条件は、１２１℃×湿度１００質量％×２．１気圧×３３６時間である。また、該ピール強度の測定方法はＪＩＳ Ｃ ５０１２に準拠し、該銅層の幅は１０ｍｍとする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352505A JP3959261B2 (ja) | 2000-12-26 | 2001-11-19 | 配線基板 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395627 | 2000-12-26 | ||
| JP2001083984 | 2001-03-23 | ||
| JP2001-83984 | 2001-03-23 | ||
| JP2000-395627 | 2001-03-23 | ||
| JP2001352505A JP3959261B2 (ja) | 2000-12-26 | 2001-11-19 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002348441A JP2002348441A (ja) | 2002-12-04 |
| JP3959261B2 true JP3959261B2 (ja) | 2007-08-15 |
Family
ID=27345551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352505A Expired - Lifetime JP3959261B2 (ja) | 2000-12-26 | 2001-11-19 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3959261B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10283426B2 (en) | 2016-10-10 | 2019-05-07 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and photosensitive resin composition |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271476B2 (en) * | 2003-08-28 | 2007-09-18 | Kyocera Corporation | Wiring substrate for mounting semiconductor components |
| JP2005129899A (ja) * | 2003-08-28 | 2005-05-19 | Kyocera Corp | 配線基板および半導体装置 |
| JP4434845B2 (ja) | 2004-06-08 | 2010-03-17 | 三洋電機株式会社 | 半導体モジュールとその製造方法および半導体装置 |
| JP4888072B2 (ja) * | 2006-11-16 | 2012-02-29 | セイコーエプソン株式会社 | 電子基板の製造方法 |
| JP4888073B2 (ja) * | 2006-11-16 | 2012-02-29 | セイコーエプソン株式会社 | 電子基板の製造方法 |
| JP5260067B2 (ja) * | 2007-02-01 | 2013-08-14 | 日本特殊陶業株式会社 | 配線基板、半導体パッケージ |
| KR101084252B1 (ko) * | 2010-03-05 | 2011-11-17 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
| US20130152809A1 (en) * | 2011-12-15 | 2013-06-20 | Fujifilm Corporation | Resin composition for laser engraving, flexographic printing plate precursor and process for producing same, and flexographic printing plate and process for making same |
| CN114938587A (zh) * | 2022-03-28 | 2022-08-23 | 东莞森玛仕格里菲电路有限公司 | 一种新型的pcb埋铜块制作方法 |
-
2001
- 2001-11-19 JP JP2001352505A patent/JP3959261B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10283426B2 (en) | 2016-10-10 | 2019-05-07 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and photosensitive resin composition |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002348441A (ja) | 2002-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3926141B2 (ja) | 配線基板 | |
| US6512182B2 (en) | Wiring circuit board and method for producing same | |
| US6876091B2 (en) | Wiring board | |
| US6822170B2 (en) | Embedding resin and wiring substrate using the same | |
| US6740411B2 (en) | Embedding resin, wiring substrate using same and process for producing wiring substrate using same | |
| JP4488684B2 (ja) | 多層プリント配線板 | |
| US6770965B2 (en) | Wiring substrate using embedding resin | |
| WO2005076682A1 (ja) | 多層プリント配線板 | |
| WO2005076683A1 (ja) | 多層プリント配線板 | |
| JP4947121B2 (ja) | 多層プリント配線板 | |
| JP3959261B2 (ja) | 配線基板 | |
| JP4038363B2 (ja) | 配線基板 | |
| JP2002158450A (ja) | 配線基板 | |
| JP2010278414A (ja) | 配線板用材料、積層板、多層板及び配線基板 | |
| JP3619421B2 (ja) | 多層配線基板の製造方法 | |
| JP2003069229A (ja) | 多層プリント配線板 | |
| JP4326710B2 (ja) | 埋め込み樹脂を用いた配線基板 | |
| JP4386525B2 (ja) | プリント配線板 | |
| JP2005123547A (ja) | インターポーザ、多層プリント配線板 | |
| JP3895156B2 (ja) | 配線基板 | |
| JP3631682B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2002198629A (ja) | 配線基板およびその製法 | |
| JP2001244636A (ja) | プリント配線板 | |
| JP2002319765A (ja) | 埋め込み樹脂 | |
| JP4693258B2 (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061031 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3959261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |