JP4038363B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4038363B2
JP4038363B2 JP2001352496A JP2001352496A JP4038363B2 JP 4038363 B2 JP4038363 B2 JP 4038363B2 JP 2001352496 A JP2001352496 A JP 2001352496A JP 2001352496 A JP2001352496 A JP 2001352496A JP 4038363 B2 JP4038363 B2 JP 4038363B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
embedded
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001352496A
Other languages
English (en)
Other versions
JP2002317121A (ja
Inventor
裕貴 竹内
敏文 小嶋
和重 大林
壽人 加島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001352496A priority Critical patent/JP4038363B2/ja
Priority to TW90131630A priority patent/TW539693B/zh
Priority to US10/024,601 priority patent/US6680123B2/en
Publication of JP2002317121A publication Critical patent/JP2002317121A/ja
Application granted granted Critical
Publication of JP4038363B2 publication Critical patent/JP4038363B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/04—Carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal

Description

【０００１】
【産業上の利用分野】
本発明は、チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を埋め込み樹脂により基板の内部に埋め込んだ配線基板に関する。特には、電子部品を基板内部に埋め込んだ多層配線基板、半導体素子収納用パッケージ等に好適なものである。
【０００２】
【従来の技術】
近年、ビルドアップ配線基板に多数の半導体素子を搭載したマルチチップモジュール（ＭＣＭ）が検討されている。チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を実装する場合には、配線基板の表面に形成された実装用配線層上に半田を用いて表面実装するのが一般的である。
【０００３】
しかし、ビルドアップ配線基板の表面に電子部品を表面実装すると、個々の電子部品に対応する所定の実装面積が必要なため、小型化にはおのずと限界がある。また、表面実装する際の配線の取り回しによって、特性上好ましくない寄生インダクタンスが大きくなり、電子機器の高周波化に対応が難しくなるという問題がある。
【０００４】
これら諸問題を解決するために、基板内部に電子部品を埋め込む方法が種々検討されている。特開平１１−１２６９７８では、電子部品を予め金属箔からなる転写シート付き配線基板に半田実装してから転写する方法が開示されているが、実装での位置精度等で課題が残る。特開２０００−１２４３５２には、コア基板内部に埋め込んだ電子部品上に絶縁層をビルドアップした多層配線基板が開示されている。
【０００５】
【発明が解決しようとする課題】
電子部品をコア基板等の基板の内部に埋め込む方法においては、基板と電子部品の隙間を埋め込み樹脂で埋めて、更に絶縁層及び配線をビルドアップした後、電子部品の電極と絶縁層上に形成した配線との間を無電解メッキ等の金属化手法により電気的に接続する必要がある。
【０００６】
埋め込み樹脂は、ビルドアップした絶縁層上に配線パターンを露光現像する際に問題となる光の乱反射等を抑えたり、硬化時の色むらが目立たないように黒色に着色していることが望ましい。そのため、カーボン等を着色材として配合する必要がある。
【０００７】
しかし、カーボンは導電性を有するため、過剰に添加すると絶縁性が低下する問題がある。その為、いかに電子部品間、または絶縁層上に形成した配線間の絶縁性を維持しつつ、光の乱反射等を抑えたり、硬化時の色むらが目立たないように黒色に着色するかが重要になってくる。
【０００８】
また、高周波用途の配線基板においては、高周波領域における電気的信号の損失の低減を如何に図るかも問題である。そのため、電子部品を埋め込んだ配線基板においても、用いる埋め込み樹脂にも低誘電率、かつ低誘電損失であることが求められる。
【０００９】
本発明は、電子部品を搭載する配線基板の実装密度を高め、かつ、絶縁性等の電気特性において優れた物性値が得られ、光の乱反射等を抑えたり、硬化時の色むらが目立たないようにした埋め込み樹脂を用いて、電子部品を基板の内部に埋め込んだ接続信頼性などに優れた配線基板を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の配線基板は、基板および絶縁層の少なくとも一方に設けた開口部に配置した電子部品を、誘電率が５以下、かつそのｔａｎδが０．０８以下である埋め込み樹脂により埋め込んでいると共に、上記埋め込み樹脂の表面上に配線が形成されている、ことを特徴とする。
かかる配線基板によれば、埋め込み樹脂の誘電体損失を低減し、その表面に形成した配線の伝送損失をできると共に、電子部品と配線との接続信頼性や優れた耐熱サイクル性を有するものとなる。
ここにいう「電子部品を埋め込む」とは、コア基板等の基板やビルドアップした絶縁層に設けた開口部（貫通穴やキャビティ等の凹部等）の中に電子部品を配置した後、電子部品と開口部との間に生じた隙間に埋め込み樹脂を充填することをいう。開口部は、基板を打ち抜いて形成した貫通孔または多層化技術により形成したキャビティ等を利用するとよい。
本発明に用いる基板としては、ＦＲ−４、ＦＲ−５、ＢＴ等のいわゆるコア基板を用いるのがよいが、ＰＴＦＥ等の熱可塑性樹脂シートに厚み３５μm程度の厚手の銅箔を挟み込んでコア基板としたものに開口部を形成したものを用いてもよい。また、コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層の少なくとも一方を貫通するように形成したものを用いることができる。この場合、図１１に示すようなコンデンサ内蔵型の多層配線基板であっても、いわゆるガラス−エポキシ複合材料等のコア基板の厚みを４００μｍ程度と、通常品の８００μｍの半分にまで薄くして低背化を図ることができる利点がある。他の例としては、電子部品をコア基板内部に埋め込んだ配線基板（例えば、図１）やビルドアップ層の内部に埋め込んだ配線基板（例えば、図１０）を形成できる。
尚、前記電子部品には、チップコンデンサ、チップインダクタ、チップ抵抗、フィルタ等の受動電子部品、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)等の能動電子部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ等の電子部品が含まれる。
【００１１】
この埋め込み樹脂の誘電損失が大きいと、電気的信号の伝送損失が大きくなるため好ましくない。この埋め込み樹脂の誘電損失の良否を示す指標であるｔａｎδを０．０８以下に規定することで、電気的信号の伝送損失を向上することができる。ｔａｎδの好ましい範囲は０．０５以下、より好ましくは０．０４以下、更に好ましくは０．０３以下、特には０．０２以下である。
【００１２】
本発明に用いる埋め込み樹脂は、微細な粒子からなるカーボンブラックを添加するのが特によい。後述する熱硬化性樹脂、硬化剤、および無機フィラの合計１００質量％に対し、カーボンブラックを０．１〜１．４質量％添加することができる。埋め込み樹脂の絶縁信頼性、誘電特性のみならず、埋め込み樹脂の上にビルドアップした絶縁層上に配線パターンを露光現像する際に問題となる光の乱反射等を抑えたり、硬化時の色むらが目立たないようにすることができる。より好ましくは１．０質量％以下がよい。体積抵抗の低下を防止して電気的特性を向上できるからである。
【００１３】
上記の配線パターンの露光現像にかかる問題を効果的に回避するためには、カーボンブラックを０．１〜１．４質量％の範囲で含有するとよい。好ましくは０．１〜１．０質量％、より好ましくは０．１〜０．５質量％、特には０．１〜０．３質量％である。
【００１４】
カーボンブラックの含有量が配合割合を重量比で１．４質量％を越えると、誘電特性や電気的特性が急激に悪化する。具体的には、誘電損失の良否の指標であるｔａｎδが０．０８を越えるとともに、誘電率も５を越えてしまう。また、絶縁性の良否を示す指標である体積抵抗も１．０×１０14Ω・ｃｍを下回る問題が発生する。
【００１５】
本発明に用いる埋め込み樹脂は、樹脂成分として少なくとも熱硬化性樹脂を含み、かつ少なくとも一種類以上の無機フィラーを含むとよい。少なくとも熱硬化性樹脂を含むことで、樹脂充填後は熱処理により容易に硬化することができる。熱硬化性樹脂としてエポキシ系樹脂を用いた場合には、ジアルールヨードニウム塩等の光重合開始剤を用いて直接エポキシ基をカチオン重合させてもよい。
【００１６】
本硬化前の仮硬化を行う目的で、熱硬化性樹脂に感光性樹脂を添加してもよい。例えば、アクロイル基を有する感光性樹脂を添加することができる。熱硬化性樹脂としてはエポキシ系樹脂を用いた場合には、光重合開始剤を用いて直接エポキシ基を光重合させて仮硬化してもよい。
【００１７】
熱硬化性樹脂としては、エポキシ系樹脂がよい。具体的には、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂及びクレゾールノボラック型エポキシ樹脂から選ばれる少なくとも一種であるとよい。硬化後のエポキシ系樹脂は、３次元構造の骨格を有するため、配線のアンカー効果による密着強度を向上させるための粗化処理を行った後においても埋め込み樹脂の形状が必要以上に崩れることがないからである。
【００１８】
埋め込み樹脂の流動性が悪いと電子部品の電極間の隙間に充填不良が起こりやすくなり局所的に熱膨張係数の極端に異なる部分が発生する。特に耐熱性、耐湿性を考慮した場合には、ナフタレン型エポキシ樹脂が優れているのでよい。
【００１９】
尚、埋め込み樹脂の粗化処理は通常、過マンガン酸カリウムやクロム酸等の酸化剤を用いた湿式法により行われるが、ブラズマやレーザ等を用いた乾式法により行ってもよい。
【００２０】
無機フィラーを入れるのは、硬化後の熱膨張係数の調整以外に、無機フィラーが奏する骨材としての効果によって、粗化処理後の埋め込み樹脂の形状が必要以上に崩れることがないからである。
【００２１】
無機フィラーとしては、特に制限はないが、結晶性シリカ、溶融シリカ、アルミナ、窒化ケイ素等がよい。埋め込み樹脂の熱膨張係数を効果的に下げることができる。これにより、熱応力に対する信頼性の向上が得られる。
【００２２】
無機フィラーのフィラー径は、埋め込み樹脂が電子部品の電極間の隙間にも容易に流れ込む必要があるため、粒径５０μｍ以下のフィラーを使用するとよい。５０μｍを越えると、電子部品の電極間の隙間にフィラーが詰まりやすくなり、埋め込み樹脂の充填不良により局所的に熱膨張係数の極端に異なる部分が発生する。フィラー径の下限値としては、０．１μｍ以上がよい。これよりも細かいと、埋め込み樹脂の流動性が確保しにくくなる。好ましくは０．３μｍ以上、更に好ましくは０．５μｍ以上がよい。埋め込み樹脂の低粘度、高充填化を達成するためには、粒度分布を広くするとよい。
【００２３】
無機フィラーの形状は、埋め込み樹脂の流動性と充填率とを高くするために、略球状であるとよい。特にシリカ系の無機フィラーは、容易に球状のものが得られるためよい。
【００２４】
無機フィラーの表面は、必要に応じてカップリング剤にて表面処理するとよい。無機フィラーの樹脂成分との濡れ性が良好になり、埋め込み樹脂の流動性を良好にできるからである。カップリング剤の種類としては、シラン系、チタネート系、アルミネート系等が用いられる。
【００２５】
前述した配線パターンの露光現像にかかる問題を効果的に回避するために、本発明に用いる埋め込み樹脂を着色することができる。埋め込み樹脂の上にビルドアップした絶縁層上に配線パターンを露光現像する際に問題となる光の乱反射等を抑えたり、硬化時の色むらが目立たないようにできるからである。着色する色は、黒色、青色、緑色、赤色、橙色、黄色、紫色のいずれかを基調とする。光の乱反射の防止を重視する場合は、黒色、青色、緑色を基調とする色がよい。特に黒色系がよい。
【００２６】
埋め込み樹脂を黒色系に着色するには、カーボンブラック、黒鉛、カーボンブラックと黒鉛の混合物等の黒色の炭素系粉末を添加したり、Ｃｕ2Ｏ、ＣｕＯ、ＭｎＯ2等の黒色の無機酸化物粉末を添加したり、クロモファインブラックＡ１１０３等のアゾメチン系の黒色有機顔料を添加することができる。
【００２７】
埋め込み樹脂を青色系に着色するには、フタロシアニンブルー等のフタロシアニン系顔料、バリアミンブルー等のアゾ系顔料、アントラキノンブルー等のアントラキノン系顔料などの有機系顔料や、ウルトラマリン、コバルトブルー等の無機酸化物を例示することができる。
【００２８】
埋め込み樹脂を緑色系に着色するには、フタロシアニングリーン等のフタロシアニン系顔料、クロームグリーン等のアゾ系顔料、マラカイトグリーン等のトリフェニルメタン系顔料などの有機系顔料、Ｃｒ2Ｏ3等の無機酸化物粉末を例示することができる。
【００２９】
埋め込み樹脂を赤色系に着色するには、アゾエオシン、アゾナフトールレッド、リソールレッド等のアゾ系顔料、キナクリドン、ジアントラキノニルレッドなどの有機系顔料、弁柄、カドミウムレッド等の無機酸化物粉末を例示することができる。
【００３０】
埋め込み樹脂を橙色系に着色するには、クロムオレンジ等のアゾ系顔料、ベンツイミダゾロンなどの有機系顔料、モリブデートオレンジなどの無機酸化物を例示することができる。
【００３１】
埋め込み樹脂を黄色系に着色するには、クロムエロー、ハンザエロー等のアゾ系顔料、キノリンエロー等のキノリン系顔料、アントラエロー等のアントラキノン系顔料、ベンツイミダゾロン、イソインドリノンなどの有機系顔料、カドミウムエロー、黄鉛、チタンイエローなどの無機酸化物粉末を例示することができる。
【００３２】
埋め込み樹脂を紫系に着色するには、アントラキノンバイオレッド等のアントラキノン系顔料、ミツイクリスタルバイオレッド等のトリフェニルメタン系などの有機系顔料、マンガンバイオレッドなどの無機酸化物粉末を例示することができる。
【００３３】
埋め込み樹脂を黒色、青色、緑色、赤色、橙色、黄色、紫色のいずれかを基調とする色により着色するには、単独の着色剤を用いてもよいが、種々の色の着色剤を組み合わせて着色することができる。この際、赤、黄、青の色の三原色を示す顔料を組み合わせるのがよい。埋め込み樹脂をあらゆる全ての色で着色できるからである。
【００３４】
なお、カーボンブラック等の導電性物質以外の着色剤の配合量は、光の乱反射等を抑えたり、硬化時の色むらが目立たないようにできるように、工程条件に適合する望ましい色調条件を満足するよう、適宜調整される。
【００３５】
本発明の配線基板は、具体的には、図１や図１０に示すようなコンデンサ内蔵型のフリップチップパッケージとすることができる。ここで例示したバンプグリッドアレイ型パッケージのみならず、ピングリッドアレイ型パッケージとすることもできる。
【００３６】
【発明の実施の形態】
図１を例にすれば、本発明の配線基板は、以下のような工程により製造できる。図２に示すように、このコア基板（１）に金型を用いて所定の大きさの貫通孔（開口部：２）を設け、このコア基板の一面にバックテープ（３）を貼り付けた後、バックテープを貼り付けた面を下側にして置く。
【００３７】
図３に示すように、他方の面から開口部（２）内のパックテープ（３）の粘着面上の所定の位置に、チップコンデンサ（４）をチップマウンタを用いて配置する。ここで用いるチップコンデンサとしては、埋め込み樹脂の回り込みが良いように、コンデンサ本体から突出した電極（５）を有するものを用いるのがよい。図４に示すように、開口部（２）内に配置されたチップコンデンサ（４）と開口部（２）内の隙間に、埋め込み樹脂（６）をディスペンサを用いて流し込む。
【００３８】
埋め込み樹脂（６）を、１００℃×８０分→１２０℃×６０分＋１６０℃→１０分の条件により脱泡および熱硬化する。硬化した埋め込み樹脂（６）の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨後における埋め込み樹脂（６）の表面（６０）を図５に示す。
次いで、図６に示すように、炭酸ガスレーザーを用いてビアホール（７）を穴あけ加工して、チップコンデンサ（４）の電極（５）を露出させる。
【００３９】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（６）の露出面（６１）を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキ（９）を施す。銅メッキ後の状態を図７に示す。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、配線（９０）の形成を完了する。配線形成後の状態を図８に示す。
【００４０】
その上に絶縁層となるフィルム（１４，１５）をラミネートして熱硬化した後、レーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を同じ酸化剤を用いて粗化し、同様の手法で所定の配線パターンを形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（１２）を形成する。その状態を図９に示す。半導体素子を実装する端子電極（１３）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す。その後、ハンダリフロー炉を通して半導体素子（１８）を実装する。基板実装を行う電極には、低融点ハンダを用いてハンダボール（１７）を形成する。実装部にアンダーフィル材（２１）をディスペンサーで充填した後、熱硬化して、図１に示すような、目的とする配線基板の作製を完了する。
【００４１】
コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層を貫通するように形成した基板を用いた多層配線基板は、例えば以下のように製造するとよい（図１１〜図２５）。ここでは、図１１に示すいわゆる「ＦＣ−ＰＧＡ」構造の配線基板を用いて以下に説明する。
【００４２】
図１２に示すような、厚み０．４ｍｍの絶縁基板（１００）に厚み１８μｍの銅箔（２００）を貼り付けたＦＲ−５製両面銅張りコア基板を用意する。ここで用いるコア基板の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１７５℃、基板面方向のＣＴＥ（熱膨張係数）が１６ｐｐｍ／℃、基板面垂直方向のＣＴＥ（熱膨張係数）が５０ｐｐｍ／℃、１ＭＨｚにおける誘電率εが４．７、１ＭＨｚにおけるｔａｎδが０．０１８である。
【００４３】
コア基板上にフォトレジストフィルムを貼り付けて露光現像を行い、直径６００μｍの開口部及び所定の配線形状に対応する開口部（図示せず）を設ける。フォトレジストフィルムの開口部に露出した銅箔を亜硫酸ナトリウムと硫酸を含むエッチング液を用いてエッチング除去する。フォトレジストフィルムを剥離除去して、図１３に示すような露出部（３００）及び所定の配線形状に対応する露出部（図示せず）が形成されたコア基板を得る。
【００４４】
市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して銅箔の表面粗化をした後、エポキシ樹脂を主体とする厚み３５μｍの絶縁フィルムをコア基板の両面に貼り付ける。そして、１７０℃×１．５時間の条件にてキュアして絶縁層を形成する。このキュア後の絶縁層の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１５５℃、ＤＭＡによるＴｇ（ガラス転移点）が２０４℃、ＣＴＥ（熱膨張係数）が６６ｐｐｍ／℃、１ＭＨｚにおける誘電率εが３．７、１ＭＨｚにおけるｔａｎδが０．０３３、３００℃での重量減が−０．１％、吸水率が０．８％、吸湿率が１％、ヤング率が３ＧＨｚ、引っ張り強度が６３ＭＰａ、伸び率が４．６％である。
【００４５】
図１４に示すように、炭酸ガスレーザを用いて絶縁層（４００）に層間接続用のビアホール（５００）を形成する。ビアホールの形態は、表層部の直径は１２０μｍ、底部の直径は６０μｍのすりばち状である。更に炭酸ガスレーザの出力を上げて、絶縁層（４００）とコア基板を貫通するように直径３００μmのスルーホール（６００）を形成する。スルーホールの内壁面はレーザ加工に特有のうねり（図示せず）を有する。そして、基板を塩化パラジウムを含む触媒活性化液に浸漬した後、全面に無電解銅メッキを施す（図示せず）。
【００４６】
次いで、基板の全面に厚み１８μｍの銅パネルメッキ（７００）をかける。ここで、ビアホール（５００）には、層間を電気的に接続するビアホール導体（８００）が形成される。またスルーホール（６００）には、基板の表裏面を電気的に接続するスルーホール導体（９００）が形成される。市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して銅メッキの表面粗化する。その後、同社の防錆剤によって防錆処理（商標名：ＣＺ処理）を施して疎水化面を形成して、疎水化処理を完了する。疎水化処理を施した導体層表面の水に対する接触角２θを、接触角測定器（商品名：ＣＡ−Ａ、協和科学製）により液適法で測定したところ、接触角２θは１０１度であった。
【００４７】
真空吸引装置の付いた台座の上に不繊紙を設置し、上記基板を、台座の上に配置する。その上にスルーホール（６００）の位置に対応するように貫通孔を有するステンレス製の穴埋めマスクを設置する。次いで、銅フィラーを含むスルーホール充填用ペーストを載せ、ローラー式スキージを加圧しながら穴埋め充填を行う。
【００４８】
図１５に示すように、スルーホール（６００）内に充填したスルーホール充填用ペースト（１０００）を、１２０℃×２０分の条件下で仮キュアさせる。次いで、図１６に示すように、ベルトサンダーを用いて基板の表面を研磨（粗研磨）した後、バフ研磨（仕上げ研磨）して平坦化して、１５０℃×５時間の条件下でキュアさせて、穴埋め工程を完了する。
【００４９】
図１７に示すように、金型（図示せず）を用いて□８ｍｍの貫通孔（１１０）を形成する。図１８に示すように、基板の一面にマスキングテープ（１２０）を貼り付ける。そして、図１９に示すように、貫通孔（１１０）に露出したマスキングテープ（１２０）上に、積層チップコンデンサ（１３０）をチップマウンタを用いて８個配置する。この積層チップコンデンサは、１．２ｍｍ×０．６ｍｍ×０．４ｍｍの積層体（１５０）からなり、電極（１４０）が積層体から７０μｍ突き出している。
【００５０】
図２０に示すように、積層チップコンデンサ（１３０）を配置した貫通孔（１１０）の中に、本発明の埋め込み樹脂（１６０）をディスペンサ（図示せず）を用いて充填する。埋め込み樹脂を、１次加熱工程を８０℃×３時間、２次加熱工程を１７０℃×６時間の条件により脱泡および熱硬化する。
【００５１】
図２１に示すように、硬化した埋め込み樹脂（１６０）の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨面には、チップコンデンサ（１３０）の電極（１４０）の端面が露出している。次いで、仮キュアした埋め込み樹脂（１６０）を１５０℃×５時間の条件下で硬化させる。
【００５２】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（１６０）の研磨面を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。図２２に示すように、埋め込み樹脂（１６０）の上に形成されたメッキ層（１７０）は、チップコンデンサ（１３０）の電極（１４０）の端面と電気的に接続されている。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、図２３に示すように、配線の形成を完了する。市販のエッチング処理装置（メック社製 ＣＺ処理装置）によってエッチング処理を施して配線の銅メッキの表面粗化する。
【００５３】
その上に絶縁層となるフィルム（１９０）をラミネートして熱硬化した後、炭酸ガスレーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を上記と同じ酸化剤を用いて粗化し、同様の手法で所定の配線（２０１）を形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（２１０）の形成を完了する。実装用のピン付けを行う裏面側についても同様の方法により、所定の配線（２３０）とソルダーレジスト層（２４０）を形成して、図２４に示すように、ピン付け前の多層プリント配線基板を得る。
【００５４】
半導体素子を実装する端子電極（２０１）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す（図示せず）。その上に低融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通して半導体素子を実装するためのハンダバンプ（２２０）を形成する。
【００５５】
一方、半導体素子実装面の反対側には、高融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通してピン付けするためのハンダバンプ（２６０）を形成する。治具（図示せず）にピン（２５０）をセットした上に基板を配置した状態で、ハンダリフロー炉を通してピン付けを行い（図示せず）、図２５に示すように、半導体素子を実装する前のＦＣ−ＰＧＡ型の多層プリント配線基板を得る。投影機を用いて埋め込み樹脂（１６０）で埋め込んだ開口部（１１０）に対応する領域に付けられたピン（２５０）の先端の所定位置からの位置ずれ量を測定したところ、０．１ｍｍ以下と良好な結果が得られた。
【００５６】
半導体素子実装面上に半導体素子（２７０）を実装可能な位置に配置して、低融点ハンダ（２２０）のみが溶解する温度条件にてハンダリフロー炉を通して、半導体素子（２７０）を実装する。実装部にアンダーフィル材（３００）をディスペンサーで充填した後、熱硬化して、図１１に示すような半導体素子（２７０）を表面に実装したＦＣ−ＰＧＡ型の多層プリント配線基板を用いた半導体装置を得る。
【００５７】
【実施例】
以下に、本発明に用いる埋め込み樹脂の実施例について説明する。埋め込み樹脂は、表１に示す組成になるように各成分を秤量、混合し、３本ロールミルにて混練して作製する。ここで、表１中の記載事項の詳細は以下のようである。
【００５８】
【表１】
Figure 0004038363
【００５９】
エポキシ樹脂
・ 「ＨＰ−４０３２Ｄ」：高純度ナフタレン型エポキシ樹脂（大日本インキ製）
・ 「Ｅ―８０７」：ビスフェノールＦ型エポキシ樹脂（油化シェル製）
・ 「ＹＬ−９８０」：ビスフェノールA型エポキシ樹脂（油化シェル製）
・ 「Ｎ−７４０」：フェノールノボラック型エポキシ樹脂（大日本インキ製）
【００６０】
硬化剤
・ 「ＱＨ−２００」：酸無水物系硬化剤（日本ゼオン製）
・ 「Ｂ−５７０」：酸無水物系硬化剤（DIC製）
・ 「Ｂ−６５０」：酸無水物系硬化剤（DIC製）
・ 「ＹＨ−３０６」：酸無水物系硬化剤（油化シェルエポキシ製）
・ 「ＹＨ−３００」：酸無水物系硬化剤（油化シェルエポキシ製）
【００６１】
促進剤（硬化促進剤）
・ 「２Ｐ４ＭＨＺ」：イミダゾール系硬化剤（四国化成工業製）
【００６２】
無機フィラー
・ 「ＴＳＳ−６」：シランカップリング処理済（龍森製：粒度分布による最大粒子径２４μｍ）
【００６３】
カーボンブラック
・ 「＃４３００」：東海カーボン社製
【００６４】
「カーボン含有率」は、エポキシ樹脂＋硬化剤＋無機フィラーの合計を１００質量％としたときの値である。各添加量は表１に示す割合とした。「フィラー含有率」は、エポキシ＋硬化剤＋フィラーの合計を１００質量％としたときの含有量を６５質量％とした。促進剤の含有量は、エポキシ＋硬化剤＋フィラーの合計を１００質量％としたときの含有量を０．１質量％とした。エポキシ樹脂と硬化剤の混合割合は、官能基比で１００／９５とした。各添加量は表１に示す割合の残部とした。表１に示す各埋め込み樹脂組成物に対して以下の評価を行った。
【００６５】
（信頼性評価）
誘電率及び誘電損失を測定する評価サンプルは、以下のように作製する。まず、ハルセル試験用銅板にモールド樹脂を幅６０ｍｍ×長さ９０ｍｍ×厚み１００μmの寸法にスクリーン印刷法により印刷する。そして、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の３段階の熱条件により脱泡および熱硬化する。この硬化物の上に、直径２０mmの大きさに銀ペーストをスクリーン印刷法により印刷塗布して、誘電率及びｔａｎδをインピーダンス／ゲインフェーズアナライザー(HEWLETT PACKARD製 HP4194A)で測定する。
【００６６】
体積抵抗の評価用サンプルは以下のように作製する。まず、ハルセル試験用銅板にモールド樹脂を幅６０ｍｍ×長さ９０ｍｍ×厚み１００μｍのサイズでスクリーン印刷法により印刷する。そして、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の３段階の熱条件により脱泡および熱硬化する。これをハイ・レジスタンス・メーター(HEWLETT PACKARD製 HP4３３９Ｂ)を使用して、体積抵抗を測定する。レジスティビティー・セルは直径２６mmの物を使用し、充電時間は２０秒、出力電圧値は１００Ｖとする。
【００６７】
露光現像時の歩留まり及び体積抵抗の評価用サンプルは、以下のように作製する。まず、上記作製した板状物の表面を膨潤液とＫＭｎＯ4溶液を用いて粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。メッキ面にレジストを形成し、ライン幅／ラインスペースが４０μｍ／２０μｍの櫛歯の配線パターンを露光現像する。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、配線の形成を完了する。この際の合格率を「露光歩留」として評価する。
【００６８】
これらの評価における合否判定基準は以下のようにする。評価結果を表２に示す。
・ 体積抵抗：１．０×１０14Ω・cm以上
・ 誘電率：５．０以下
・ ｔａｎδ：０．０８以下
・ 露光歩留：９５％以上
【００６９】
【表２】
Figure 0004038363
【００７０】
結果より、実施例である試料番号２〜６では、全ての評価項目において良好な結果が得られていることがわかる。一方、カーボンブラックの含有量が１．４質量％を超える比較例の試料番号７〜９では、体積抵抗の低下、誘電率の上昇、ｔａｎδの上昇及び露光歩留まりの低下が見受けられた。更に、カーボンブラックを含有していなかった比較例の試料番号１では、資料番号９と同じ露光歩留（９５％）に留まり、且つ埋め込み樹脂を黒色に着色できなかった。
【００７１】
【発明の効果】
本発明の配線基板は、基板内部の開口部に配置した電子部品を埋め込んだ埋め込み樹脂が、ｔａｎδが０．０８以下、かつ誘電率も５以下の優れた誘電特性と、体積抵抗も１．０×１０14Ω・cmの高い体積抵抗とを有する。また、カーボン配合割合を重量比で０．１〜１．４質量％に抑えることで、体積抵抗も１．０×１０14Ω・cmと、良好な絶縁性を得ることができる。このように高い体積抵抗、低いｔａｎδ、低い誘電率といった優れた誘電特性及び電気的特性が得られるため、埋め込み樹脂の上に形成される配線伝送損失を低減し、且つその配線パターンの露光時の乱反射を防いで歩留まりの向上を図ることができる。
従って、優れた耐熱サイクル性、および、埋め込み樹脂の表面上に形成された配線と電子部品との優れた接続信頼性を有する配線基板となる。
【図面の簡単な説明】
【図１】本発明の配線基板をＢＧＡ基板に適用した例で示す説明図である。
【図２】本発明の配線基板の製造方法の一態様を示す説明図である。
【図３】本発明の配線基板の製造方法の一態様を示す説明図である。
【図４】本発明の配線基板の製造方法の一態様を示す説明図である。
【図５】本発明の配線基板の製造方法の一態様を示す説明図である。
【図６】本発明の配線基板の製造方法の一態様を示す説明図である。
【図７】本発明の配線基板の製造方法の一態様を示す説明図である。
【図８】本発明の配線基板の製造方法の一態様を示す説明図である。
【図９】本発明の配線基板の製造方法の一態様を示す説明図である。
【図１０】本発明の配線基板をＢＧＡ基板に適用した例で示す説明図である。
【図１１】本発明のＦＣ−ＰＧＡ型の多層プリント配線基板の一態様を示す説明図。
【図１２】厚み４００μｍの銅張りコア基板の概略図。
【図１３】厚み４００μｍの銅張りコア基板のパターニング後の状態を示す説明図。
【図１４】コア基板の両面に絶縁層を形成した基板にビアホールとスルーホールを形成した状態を示す説明図。
【図１５】コア基板の両面に絶縁層を形成した基板にパネルメッキをかけた後の状態を示す説明図。
【図１６】スルーホールを穴埋め充填した基板の説明図。
【図１７】貫通孔を打ち抜き形成した基板を示す説明図。
【図１８】貫通孔を打ち抜き形成した基板の一面にマスキングテープを貼り付けた状態を示す説明図。
【図１９】貫通孔内に露出したマスキングテープ上に積層チップコンデンサを配置した状態を示す説明図。
【図２０】貫通孔内に埋め込み樹脂を充填した状態を示す説明図。
【図２１】基板面を研磨して平坦化した状態を示す説明図。
【図２２】基板の研磨面にパネルメッキをかけた状態を示す説明図。
【図２３】配線をハターニングした状態を示す説明図。
【図２４】基板上にビルドアップ層及びソルダーレジスト層を形成した状態を示す説明図。
【図２５】本発明のＦＣ−ＰＧＡ型の多層プリント配線基板の一態様を示す説明図。
【符号の説明】
１ コア基板
２ 貫通孔（開口部）
３ バックテープ
４ 電子部品
５ 電子部品の電極
６ 埋め込み樹脂
６０ 平坦化面
６１ 粗化面
９０ 配線

Claims (5)

  1. 基板および絶縁層の少なくとも一方に設けた開口部に配置した電子部品を、誘電率が５以下、かつそのｔａｎδが０．０８以下である埋め込み樹脂により埋め込んでいると共に、上記埋め込み樹脂の表面上に配線が形成されている、
    ことを特徴とする配線基板。
  2. 前記埋め込み樹脂の樹脂成分は、少なくとも熱硬化性樹脂を含み、かつ少なくとも一種類以上の無機フィラーを含む、
    ことを特徴とする請求項１に記載の配線基板。
  3. 前記埋め込み樹脂は、前記熱硬化性樹脂、硬化剤、および無機フィラーの合計１００質量％に対し、カーボンブラックを０．１〜１．４質量％含有する、
    ことを特徴とする請求項２に記載の配線基板。
  4. 前記熱硬化性樹脂がビスフェノールエポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂及びクレゾールノボラック型エポキシ樹脂から選ばれる少なくとも一種である、
    ことを特徴とする請求項２または３に記載の配線基板。
  5. 前記埋め込み樹脂は、黒色、青色、緑色、赤色、橙色、黄色、紫色のいずれかを基調とする色により着色されている、
    ことを特徴とする請求項１乃至４の何れか一項に記載の配線基板。
JP2001352496A 2000-12-25 2001-11-19 配線基板 Expired - Lifetime JP4038363B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001352496A JP4038363B2 (ja) 2000-12-25 2001-11-19 配線基板
TW90131630A TW539693B (en) 2000-12-25 2001-12-20 Embedding resin
US10/024,601 US6680123B2 (en) 2000-12-25 2001-12-21 Embedding resin

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-393600 2000-12-25
JP2000393600 2000-12-25
JP2001-40225 2001-02-16
JP2001040225 2001-02-16
JP2001352496A JP4038363B2 (ja) 2000-12-25 2001-11-19 配線基板

Publications (2)

Publication Number Publication Date
JP2002317121A JP2002317121A (ja) 2002-10-31
JP4038363B2 true JP4038363B2 (ja) 2008-01-23

Family

ID=27345536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001352496A Expired - Lifetime JP4038363B2 (ja) 2000-12-25 2001-11-19 配線基板

Country Status (3)

Country Link
US (1) US6680123B2 (ja)
JP (1) JP4038363B2 (ja)
TW (1) TW539693B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319765A (ja) * 2000-12-27 2002-10-31 Ngk Spark Plug Co Ltd 埋め込み樹脂
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
JP4547852B2 (ja) * 2002-09-04 2010-09-22 富士ゼロックス株式会社 電気部品の製造方法
JP4757698B2 (ja) * 2005-05-11 2011-08-24 Ｎｅｃトーキン株式会社 固体電解コンデンサ
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット
JP2016515298A (ja) * 2013-02-21 2016-05-26 スリーエム イノベイティブ プロパティズ カンパニー 電磁干渉軽減特性を有するポリマー複合物
JP6320239B2 (ja) 2013-09-24 2018-05-09 日東電工株式会社 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
KR101681360B1 (ko) * 2013-11-25 2016-11-30 삼성전기주식회사 전자부품 패키지의 제조방법
WO2018030262A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 モジュール部品の製造方法
CN115353708A (zh) * 2022-08-26 2022-11-18 云南协研科技有限公司 一种扫描电镜专用低背景导电热镶嵌料及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1446699A (en) * 1973-07-20 1976-08-18 Matsushita Electric Ind Co Ltd Liquid 1,2-poly-butadiene-talc powder compositions
JPS6090219A (ja) * 1983-10-21 1985-05-21 Takeda Chem Ind Ltd 熱硬化性樹脂の製造法
JPH01194500A (ja) * 1988-01-29 1989-08-04 Japan Radio Co Ltd 多層配線基板
JP2712091B2 (ja) * 1990-03-30 1998-02-10 株式会社東芝 印刷配線板の接続装置
JPH04356998A (ja) 1991-06-01 1992-12-10 Ibiden Co Ltd マルチチップモジュール
JPH06326472A (ja) 1993-05-14 1994-11-25 Toshiba Corp チップコンデンサ内蔵基板
JPH07263619A (ja) 1994-03-17 1995-10-13 Toshiba Corp 半導体装置
JPH0959352A (ja) * 1995-06-15 1997-03-04 Nissan Chem Ind Ltd エポキシ・酸無水物組成物
ID19337A (id) * 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
JP3188856B2 (ja) 1997-08-09 2001-07-16 イビデン株式会社 多層プリント配線板の製造方法
JPH1174648A (ja) 1997-08-27 1999-03-16 Kyocera Corp 配線基板
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
US5951908A (en) * 1998-01-07 1999-09-14 Alliedsignal Inc. Piezoelectrics and related devices from ceramics dispersed in polymers
JPH11307687A (ja) 1998-04-16 1999-11-05 Ibiden Co Ltd パッケージ基板
JP2000124352A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000169675A (ja) * 1998-12-03 2000-06-20 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2000273288A (ja) * 1999-03-29 2000-10-03 Citizen Watch Co Ltd 封止樹脂組成物
US6146749A (en) * 1999-05-03 2000-11-14 Jsr Corporation Low dielectric composition, insulating material, sealing material, and circuit board
JP2001072832A (ja) * 1999-09-06 2001-03-21 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
WO2001062828A1 (fr) * 2000-02-23 2001-08-30 Asahi Kasei Kabushiki Kaisha Polyether de phenylene modifie
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
JP2002317121A (ja) 2002-10-31
TW539693B (en) 2003-07-01
US20020147264A1 (en) 2002-10-10
US6680123B2 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
JP3926141B2 (ja) 配線基板
US6876091B2 (en) Wiring board
US6822170B2 (en) Embedding resin and wiring substrate using the same
US6740411B2 (en) Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US8673744B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor package
US7294587B2 (en) Component built-in module and method for producing the same
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
US6770965B2 (en) Wiring substrate using embedding resin
JP4038363B2 (ja) 配線基板
EP1553626A1 (en) Multilayer printed wiring board
US20070295532A1 (en) Multilayer printed wiring board
WO2005076682A1 (ja) 多層プリント配線板
WO2005076683A1 (ja) 多層プリント配線板
JP5543184B2 (ja) 配線板用材料、積層板、多層板及び配線基板
JP3959261B2 (ja) 配線基板
JP2002158450A (ja) 配線基板
JP2001237586A (ja) 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JP2003069229A (ja) 多層プリント配線板
JP2002319765A (ja) 埋め込み樹脂
JP4326710B2 (ja) 埋め込み樹脂を用いた配線基板
JPH11307687A (ja) パッケージ基板
JP2001244636A (ja) プリント配線板
JP3895156B2 (ja) 配線基板
JP2001244635A (ja) プリント配線板の製造方法
JP2002252465A (ja) 多層配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060919

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060920

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061027

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4038363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term