JP2005123546A - インターポーザ、多層プリント配線板 - Google Patents

インターポーザ、多層プリント配線板 Download PDF

Info

Publication number
JP2005123546A
JP2005123546A JP2003381046A JP2003381046A JP2005123546A JP 2005123546 A JP2005123546 A JP 2005123546A JP 2003381046 A JP2003381046 A JP 2003381046A JP 2003381046 A JP2003381046 A JP 2003381046A JP 2005123546 A JP2005123546 A JP 2005123546A
Authority
JP
Japan
Prior art keywords
interposer
substrate
hole
base material
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003381046A
Other languages
English (en)
Inventor
Takashi Kariya
隆 苅谷
Toshiki Furuya
俊樹 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2003381046A priority Critical patent/JP2005123546A/ja
Publication of JP2005123546A publication Critical patent/JP2005123546A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】 パッケージ基板に搭載したICチップで配線パターンの断線を防ぐことができるインターポーザを提供する。
【解決手段】 インターポーザ70をパッケージ基板10とICチップ110との間に介在させることで、熱膨張の大きな多層プリント配線板100と熱膨張の小さなICチップ110との間の熱膨張率差による応力を吸収させることができる。特に、インターポーザ70を構成する絶縁性基板80として、ICチップ110、パッケージ基板10よりも柔らかい材質(ヤング率0.010〜1.0GP)を用いることで、インターポーザ70内で応力を吸収する。
【選択図】 図3

Description

この発明は、インターポーザ及び多層プリント配線板に係り、特に、樹脂からなるパッケージ基板とセラミックからなるICチップとの間に介在するインターポーザ、及び、ICチップを接続するためのインターポーザ層を備える多層プリント配線板に関するものである。
ファインピッチのICチップをドータボード等の外部基板と接続するためにパッケージ基板が用いられている。パッケージ基板の材料としては、セラミック又は樹脂が用いられている。ここで、セラミックパッケージ基板は、焼成してなるメタライズ配線を用いるため、抵抗値が高くなり、更に、セラミックの誘電率は高く、高周波、高性能のICを搭載することが難しい。一方、樹脂製パッケージ基板は、めっきによる銅配線を用い得るため、配線抵抗を下げることができ、樹脂の誘電率は低く、高周波、高性能のICを搭載することが相対的に容易である。
ここで、パッケージ基板とICチップとの間にインターポーザを介在させる技術としては、特許文献1〜特許文献4がある。
特開2001-102479号公報 特開2002-373962号公報 特開2002-261204号公報 特開2000-332168号公報
しかしながら、樹脂製パッケージ基板は、セラミック製のICチップとの熱膨張率が大きく異なり、ヒートサイクルを繰り返すと、熱膨張率の違いから、樹脂製パッケージ基板とセラミック製ICチップの両者の間に介在する半田バンプ、配線パターンに亀裂、断線が生じることがあった。
特に現在、ICの性能を更に向上させ得るよう、ICチップ上の配線パターンの誘電率を下げることが求められている。このため、パターン中を気泡を含ませるようにスパッタ等を用いて配線を形成することが行われている。空気は誘電率が最も低く、係る気泡を含む配線パターンは誘電率を下げることができるものの、脆く、ICチップをパッケージ基板に搭載する際、又は、上述したヒートサイクルが加わった際に、ICチップの配線パターンに断線が生じることがあった。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、パッケージ基板に搭載したICチップで配線パターンの断線を防ぐことができるインターポーザ、及び、インターポーザ層を備える多層プリント配線板を提供することにある。
発明者らは、上記目的の実現に向け鋭意研究した結果、樹脂からなるパッケージ基板とセラミックからなるICチップとを、電気的に接続するインターポーザを介在させるとの着想を持った。
上記インターポーザを構成する絶縁性基材のヤング率としては、ICチップを構成するセラミックやパッケージ基板を構成する樹脂基板よりも低いものを用いることが好ましい。具体的には、インターポーザを構成する絶縁性基材のヤング率は0.01〜1.0GPaであることが望ましく、更に好適には、0.1〜0.8GPaであることが望ましい。本発明者が半導体装置の基板実装時における熱応力の解析を行なったところ、インターポーザのヤング率が、上述した範囲内であると、熱応力が発生しても、それをインターポーザが変形することで、応力を吸収し、接合部やICの樹脂絶縁層に応力を伝えないことが分った。インターポーザを構成する絶縁性基材のヤング率が、大きくなると吸収できる応力量が減少してくる。そして、1.0GPaを超えると、インターポーザで吸収できなかった応力が、接合部やICの樹脂絶縁層に伝わり、接合部やICの樹脂絶縁層が、破壊することが分った。逆に、インターポーザのヤング率が小さくなると、発生した応力により、インターポーザの変形量が、除除に多くなる。
ICの外部電極のピッチとインターポーザの外部電極接続用パッドのピッチは、1:1に設計されているので、インターポーザの変形量が大きくなると、両者のピッチ間のずれ量が大きくなる。そして、そのピッチ差により、接合部やICの樹脂絶縁層に応力が発生する。インターポーザのヤング率が、0.01GPa未満になると、接合部やICの樹脂絶縁層が、その応力に耐えられなくなり破壊することが分った。
インターポーザを構成する材料は特に限定することはないが、そのヤング率が、0.01〜1.0GPaの範囲内の材料であればよく、例えば、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、BT樹脂等の樹脂単独基板、あるいは、それらの混合した樹脂基板、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、BT樹脂等の樹脂基板にEPDMゴム、天然ゴム、ウレタンゴム等のゴムフィラーを分散させたゴムフィラー入り樹脂基板、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、BT樹脂等の樹脂基板にガラス、アルミナ、ジルコニア等の無機フィラーを分散させた無機フィラー入り樹脂基板が挙げられる。
IC等の電子部品とインターポーザ間、インターポーザとパケージ間の接合部に使うはんだ材料としては、特に限定することはないが、例えば、Sn/Pb,Sn/Ag,Sn,Sn/Cu,Sn/Sb,Sn/In/Ag,Sn/Bi,Sn/In,銅ペースト,銀ペースト,導電性樹脂等が挙げられる。
インターポーザを構成する絶縁性基材の厚みは、以下の関係が好ましい。
パッケージ基板厚み×0.05≦インターポーザを構成する絶縁性基材の厚み≦パッケージ基板厚み×1.5、さらには、パッケージ基板厚み×0.1≦インターポーザを構成する絶縁性基材の厚み≦パッケージ基板厚み×1.0が好適である。
インターポーザを構成する絶縁性基材の厚みが、パッケージ基板厚み×0.05未満だと、インターポーザ基板の厚みが薄いので、その取扱いが難しくなる。また、剛性がなくなるので、基板の寸法収縮が大きくなる。そうなると、インターポーザの貫通孔とICの外部電極との位置精度が悪くなり、インターポーザとIC間で、未接続が発生するからである。逆に、パッケージ基板厚み×1.5を超えると、半導体装置全体が厚くなるので、薄型化の要求に応えられない。他の理由としては、基板が厚くなると小径の貫通孔を形成することが難しいので、ファイン化に不向きとなる。
インターポーザの大きさは、以下の関係が好ましい。
インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×1、さらには、電子部品の投影面積×1.2≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×0.8が好適である。
インターポーザの面積が、電子部品の投影面積未満だと、電子部品をインターポーザ上に電子部品を搭載できないからである。インターポーザの面積が、電子部品の投影面積×1.2以上になると、インターポーザと電子部品との間に、段差ができるので、その間に封止剤を充填することが可能となる。封止剤も応力を緩和することができるので、さらに、熱衝撃に対する接合部及び電子部品の寿命が延びる。インターポーザの面積が、パッケージ基板の投影面積の0.8倍以下だと、インターポーザとパッケージ本体の間にも段差ができるので、その間にも、封止剤を充填することができる。両者の間にモールド樹脂を充填することで、半導体装置全体として、熱衝撃に対する信頼性が向上する。そして、インターポーザの大きさが、パッケージ基板の投影面積を越えると、基板全体が大きくなるので、小型化の要求に応えられない。
上記インターポーザを構成する絶縁性基材は、絶縁性基材のヤング率が、0.010〜1.0GPaであって、表裏を電気的に接続する貫通孔を有しており、その貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、60〜250μm以下である。
貫通孔は、導電性物質で充填してもよいし、貫通孔の表面をめっき等で覆い、その未充填部に絶縁材あるいは導電性物質を充填した構造でもよい。貫通孔に充填する導電性物質は、特に限定することはないが、導電性ペーストよりは、例えば、銅、金、銀、ニッケル等の単一の金属もしくは、二種以上からなる金属で充填されていることが好ましい。それは、導電性ペーストと比較して、抵抗が低いため、ICへの電源の供給がスムーズになったり、発熱量が低くなったりするからである。他の理由としては、貫通孔内が金属で完全に充填されているため、金属の塑性変形により、応力を吸収できるからである。
インターポーザを構成する絶縁性基材の貫通孔の配置が、格子状または、千鳥状であり、貫通孔間のピッチが、250μm以下であると、隣合う貫通孔間の距離が小さくなるので、インダクタンスが減少し、ICへの電源の供給がスムーズになるからである。貫通孔間のピッチが、250μm以下であると良い他の理由は、貫通孔のピッチを狭ピッチ化しようとすると貫通孔の径が小さくなるからである。貫通孔の径が、小さくなると、貫通孔に充填されている導電性物質の径が、小さくなる。すると、導電性物質は、発生した応力により変形しやすくなるので、導電性物質にても、応力緩和が可能となる。その径としては、30〜150μm以下が好ましい。30μmを下まわると、貫通孔内に導電性物質を充填するのが困難となるからである。
インターポーザを構成する絶縁性基材の貫通孔の断面形状としては、少なくとも1端面の開口径が、貫通孔中心の穴径以上であることが好ましい。さらには、1端面の開口径/貫通孔中心の穴径の関係が、1.02〜5.0が好ましい。1未満であると、貫通孔内に導電性物質を未充填なく、充填するのが難しい。1以上となると、貫通孔端面の開口径が、その他の貫通孔部分と同等以上となるので、導電性物質の充填が容易に行なわれる。その結果、熱衝撃時、クラックの起点となるボイドは無くなる。そして、1.02以上となると、ボイドが全くなくなる。その結果、導体全体の導通抵抗が低くなるし、ボイド近辺でのジュール熱が発生しなくなるので、ICへの電源の供給が、スムーズになり、5GHzを越える高周波領域での誤動作がなくなる。また、貫通孔の形状が、テーパー状となっているため、発生した応力は、貫通孔の形状に沿って、接合部に到達する事となる。そのため、応力が、直線的に、接合部に到達せず、分散する効果もある。この点からも、インターポーザの少なくとも1端面の開口径が、貫通孔の中心部の穴径より、大きい方が、有利である。さらには、両端面の開口径が、中心部の開口径より大きい方が良い。逆に、5を越えると、ランド径が大きくなるか、中心部の開口径が小さくなる。前者の場合は、ファイン化に向かなくなり、後者の場合は、開口径のアスペクト比が大きくなるので、導電性材料の充填が難しくなり、ボイドが発生する。貫通孔の中心部の穴径より、1端面の方が開口径を大きくするのは、例えば、真っ直ぐ開口するときより、レーザのショット数を少なくすればよい。また、貫通孔の中心部より、両端面の開口径を大きくするには、両面から、例えば、レーザやブラスト等で開口することで可能となる。
[実施例]
1.樹脂製パッケージ基板
樹脂製パッケージ基板10の構成について、実施例1に係る樹脂パッケージ基板10の断面図を示す図1を参照して説明する。樹脂製パッケージ基板10では、多層コア基板30を用いている。多層コア基板30の表面側に導体回路34、導体層34P、裏面に導体回路34、導体層34Eが形成されている。上側の導体層34Pは、電源用のプレーン層として形成され、下側の導体層34Eは、グランド用のプレーン層として形成されている。更に、多層コア基板30の内部の上面側に内層の導体層16E、下面側に導体層16Pが形成されている。上側の導体層16Eはグランド用のプレーン層として形成され、下側の導体層16Pは電源用のプレーン層として形成されている。電源用のプレーン層34Pとプレーン層16Pとは、電源用スルーホール36Pやバイアホール44、54により接続される。グランド用のプレーン層34Eとプレーン層16Pとは、グランド用スルーホール36Eやバイアホール44,54により接続される。多層コア基板30の上下での信号の接続は、信号用スルーホール36S、バイアホール44,54により行われる。プレーン層は、片側だけの単層であっても、2層以上に配置したものでもよい。2層〜4層で形成されることが望ましい。4層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は4層と同等程度である。特に、2層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板30の中央には、電気的に隔絶された金属板12が収容されている(該金属板12は、インバー、42合金等の低熱膨張係数金属からなり、心材としての役目を果たしており、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の熱膨張係数を下げたり、反りに対する剛性を向上させているのである。その配置は、基板全体に配しても良いし、搭載するIC周辺下に枠状に配しても良い。)。該金属板12に、絶縁樹脂層14を介して上面側に内層の導体層16E、下面側に導体層16Pが、更に、絶縁樹脂層18を介して上面側に導体回路34、導体層34Pが、下面に導体回路34、導体層34Eが形成されている。
多層コア基板30の表面の導体層34P、34Eの上には、バイアホール44及び導体回路42の形成された層間樹脂絶縁層40と、バイアホール54及び導体回路52の形成された層間樹脂絶縁層50とが配設されている。該バイアホール54及び導体回路52の上層にはソルダーレジスト層60が形成されており、該ソルダーレジスト層60の開口部62を介して、上面側のバイアホール54及び導体回路52に信号用バンプ64S、電源用バンプ64P、グランド用バンプ64Eが形成されている。同様に、下面側のバイアホール54及び導体回路52に信号用外部端子66S、電源用外部端子66P、グランド用外部端子66Eが形成されている。
スルーホール36E、36P、36Sは、コア基板30に形成した通孔の導体層を形成させ、その空隙内に絶縁樹脂17を充填させて成る。それ以外にも、導電性ペーストもしくはめっきなどにより、スルーホール内を完全に埋めても良い。
ここで、コア基板30表層の導体層34P、34Eは、厚さ5〜25μmに形成され、内層の導体層16P、16Eは、厚さ5〜250μmに形成され、層間樹脂絶縁層40上の導体回路42及び層間樹脂絶縁層50上の導体回路52は5〜25μmに形成されている。
本実施例に用いた樹脂製パッケージ基板は、コア基板30の表層の電源層(導体層)34P、導体層34、内層の電源層(導体層)16P、導体層16Eおよび金属板12を厚くした。これにより、コア基板の強度が増す。従って、コア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
また、導体層34P、34E、導体層16P、16Eを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することができる。
図2は、樹脂製パッケージ基板10にインターポーザ70を取り付けた状態を示す断面図であり、図3は、インターポーザ70にICチップ110を取り付け、樹脂製パッケージ基板10をドータボード120に取り付けた状態を示す断面図である。インターポーザ70は、絶縁性基材80の貫通孔81に導電性物質84を充填してなるバイアホール72の上面にランド74を下面に電源用ランド76P、信号用ランド76S、グランド用ランド76Eを配置することで構成されている。樹脂製パッケージ基板10とインターポーザ70との間には樹脂製のアンダーフィル68が充填されている。インターポーザ70の上面側のランド74には半田114を介して、ICチップ110のランド112が接続されている。インターポーザ70とICチップ110との間には樹脂製のアンダーフィル69が充填されている。
樹脂製パッケージ基板10の上面側の信号用バンプ64S、電源用バンプ64P、グランド用バンプ64Eには、インターポーザ70の信号用ランド76S、電源用ランド76P、グランド用ランド76Eへ接続される。一方、樹脂製パッケージ基板10の下側の信号用外部端子66S、電源用外部端子66P、グランド用外部端子66Eには、ドータボード120の信号用ランド122S、電源用ランド122P、グランド用ランド122Eへ接続されている。この場合における外部端子とは、PGA、BGA,半田バンプ等を指している。
実施例1の樹脂製パッケージ基板10では、導体層34P、16Pを電源層として用いることで、ICチップ110への電源の供給能力が向上させることができる。そのため、該パッケージ基板10上にICチップ110を実装したときに、ICチップ110〜基板10〜ドータボード120側電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のICチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層34E、16Eをグランド層として用いることで、ICチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。更に図示しないコンデンサを実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。
図4に図3中のICチップ110、インターポーザ70、樹脂製パッケージ基板10の平面図を示す。樹脂製パッケージ基板の外形サイズは40mm×40mmで、厚みは1.0mmである。インターポーザを構成する絶縁性基材70の外形サイズは32mm×32mmで、厚みは0.1mmである。ICチップ110の外形サイズは20mm×20mmである。
図5(A)にインターポーザ70の平面図を示す。インターポーザのランド74(貫通孔81)は、格子状に配置され、ピッチP1は、180μmに設定されている。図5(B)は、別例に係るインターポーザの平面図を示す。インターポーザのランド74(貫通孔81)は、千鳥状に配置され、ピッチP2は、100μmに設定されている。
実施例1では、ICチップ110とパッケージ基板10を接合するのにインターポーザ70を介在しているため、応力がICチップ110とインターポーザ70間の接合部(半田114)とインターポーザ110とパッケージ基板10間の接合部(信号用バンプ64S、電源用バンプ64P、グランド用バンプ64E)の2箇所に分散し、かつ、インターポーザを構成する絶縁性基材の低ヤング率ガ小さいため、インターポーザが応力を吸収することができる。このため、ヤング率=13MPaのインターポーザ70を介在することで、インターポーザが変形し、応力を吸収するので、接合部に集中する応力を低減させることが可能となり、破断等の不具合を防止することが出来る。
2.インターポーザの作成
[実施例1] ヤング率=13MPa,32mm×32mm×100μm厚さ
実施例1のインターポーザの製造工程について図6及び図7を参照して説明する。
(1)EPDMゴム100重量部に対して、ポリオレフィン樹脂33.3重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華5重量部、ステアリン酸1重量部、硫黄1重量部、テトラメチルチウラムジスルフィドガラスフィラー0.5重量部、2−ベンゾチアゾリルジスルフィド0.25重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、図6(A)に示す200mm×200mm×100μm厚の絶縁性基材80を作製した。絶縁性基材のヤング率は、DMA法により、測定したところ、13MPaであった。なお、ヤング率測定には、50μm厚の絶縁性基材を用いた。
(2)ついで、絶縁性基材80の一面から、表1の条件にて、炭酸ガスレーザ照射を行って、貫通孔81を形成した(図6(B))さらにその開口81内を紫外線レーザ照射によってデスミア処理した(図6(C))。この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚100μmの絶縁性基材に、マスクイメージ法で絶縁材側からレーザビーム照射して100穴/秒のスピードで、100μmのバイアホール形成用の開口を形成した。その配置は、ICの外部電極に1:1で対応した格子状で、180μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のYAG第3高調波を用いた紫外線レーザ照射装置は、三菱電機社製のGT605LDXを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が5KHz、パルスエネルギーが0.8mJ、ショット数が10であった。
Figure 2005123546
(3)デスミア処理を終えた絶縁性基材80に、両面から、その表面に対して±80度の角度から、Pdをスパッタして、貫通孔を含めた全表面にPd82を蒸着した(図6(D)。
(4)以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材80全面に厚さ3μm無電開めっき膜83を形成した(図6(E))。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
無電解めっき83上に、以下のめっき液と条件にて、電解銅めっき処理を施して、その開口81内に電解銅めっき84を充填してバイアホール72を形成する(図7(A))。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2
時間 50 分
温度 22±2 ℃
(6)次に、絶縁性基材80の上面側の銅84、83を、絶縁性基材面80が露出するまで研磨し、裏面の銅84、83をPETフィルム85で保護した(図7(B))。
(7)さらに、さらに、貫通孔81の銅めっき上84に、塩化ニッケル30g/l、次亜リン酸ナトリウム10g/l、クエン酸ナトリウム10g/lからなるpH=5の無電解ニッケルめっき液に20分間浸漬して、5μmのニッケルめっき層86を形成した。さらに、その基板を、シアン化金カリウム2g/l、塩化アンモニウム75g/lクエン酸ナトリウム50g/l、次亜リン酸ナトリウム10g/lからなる無電解金めっき液に93℃の条件で23秒間浸漬して、ニッケルめっき層上に厚さ0.03μmの金めっき層87を形成した。金めっき87を施した後、以下のめっき液と条件で、金めっき層87上に、すずめっき88を30μm析出させ、ランド74を形成した(図7(C))。
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(8)その後、銅めっき層84、83上のPETフィルム85を剥離し、ドライフィルムを貼り付け、露現像後、基板裏面の銅84、83をアルカリエッチング液にてエッチング処理を施して、ランド76P、76S、76Eを形成した(図7(D))。
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
[実施例2] ヤング率=22MPa,32mm×32mm×100μm厚さ
なお、実施例2〜実施例10の製造方法は図6及び図7を参照して上述した実施例1と同様であるため図示を省略する。
EPDMゴム100重量部に対して、ポリオレフィン樹脂66.7重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華5重量部、ステアリン酸1重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、DMA法により、測定したところ、22MPaであった。なお、ヤング率測定には、50μm厚の絶縁性基材を用いた。
(2)ついで、絶縁性基材の一面から、表2の条件にて、炭酸ガスレーザ照射を行って、貫通孔を形成した。さらにその開口21内を紫外線レーザ照射によってデスミア処理した。この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚100μmのガラス布エポキシ樹脂基材に、マスクイメージ法で絶縁材側からレーザビーム照射して100穴/秒のスピードで、100μmのバイアホール形成用の開口を形成した。その配置は、ICの外部電極に1:1で対応した格子状で、180μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のYAG第3高調波を用いた紫外線レーザ照射装置は、三菱電機社製のGT605LDXを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が5KHz、パルスエネルギーが0.8mJ、ショット数が10であった。
Figure 2005123546
(3)デスミア処理を終えた絶縁性基材に、両面から、その表面に対して±80度の角度から、Pdをスパッタして、貫通孔を含めた全表面にPdを蒸着した。
(4)以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
無電解めっき上に、以下のめっき液と条件にて、電解銅めっき処理を施して、その開口内に電解銅めっきを充填してバイアホールを形成する。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2
時間 50 分
温度22±2 ℃
(6)次に、絶縁性基材の上面側の銅を、絶縁性基材面が露出するまで研磨し、裏面の銅をPETで保護した。
(7)さらに、貫通孔の銅めっき上に、ニッケルを5μm、金めっきを,0.03μm施した後、以下のめっき液と条件ですずめっきを30μm析出させた。
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(8)その後、電気銅めっき層上のPETフィルムを剥離し、ドライフィルムを貼り付け、露現像後、基板裏面の銅をアルカリエッチング液にてエッチング処理を施して、ランドを形成した。
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
[実施例3] ヤング率=850MPa,32mm×32mm×100μm厚さ
ポリオレフィン樹脂を、バンバリミキサで、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、3点曲げ法により測定したところ、850MPaであった。なお、ヤング率測定には、1mm厚の絶縁性基材を用いた。
(2)ついで、絶縁性基材の一面から、表3の条件にて、炭酸ガスレーザ照射を行って、貫通孔を形成した。さらにその開口内を紫外線レーザ照射によってデスミア処理した。この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚100μmの絶縁性基材に、マスクイメージ法で絶縁材側からレーザビーム照射して100穴/秒のスピードで、100μmのバイアホール形成用の開口を形成した。その配置は、ICの外部電極に1:1で対応した格子状で、180μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のYAG第3高調波を用いた紫外線レーザ照射装置は、三菱電機社製のGT605LDXを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が5KHz、パルスエネルギーが0.8mJ、ショット数が10であった。
Figure 2005123546
デスミア処理を終えた絶縁性基材に、両面から、その表面に対して±80度の角度から、Pdをスパッタして、貫通孔を含めた全表面にPdを蒸着した。
以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
無電解めっき上に、以下のめっき液と条件にて、電解銅めっき処理を施して、その開口内に電解銅めっきを充填してバイアホールを形成する。
〔電解めっき液〕
硫酸 2.24 mol/l硫酸銅 0.26 mol/l添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2時間 50 分温度 22±2 ℃
(6)次に、絶縁性基材の上面側の銅を、絶縁性基材面が露出するまで研磨し、裏面の銅をPETで保護した。
(7)さらに、貫通孔の銅めっき上に、ニッケルを5μm、金めっきを,0.03μm施した後、以下のめっき液と条件ではんだめっきを30μm析出させた。
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(8)その後、電気銅めっき層上のPETフィルムを剥離し、ドライフィルムを貼り付け、露現像後、基板裏面の銅をアルカリエッチング液にてエッチング処理を施して、ランドを形成した。
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
[実施例4] ヤング率=1000MPa,32mm×32mm×100μm厚さ
ポリオレフィン樹脂100重量部にガラスフィラー70重量部を添加した後、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、3点曲げ法により測定したところ、1000MPaであった。なお、ヤング率測定には、1mm厚の絶縁性基材を用いた。
(2)ついで、絶縁性基材の一面から、表4の条件にて、炭酸ガスレーザ照射を行って、貫通孔を形成した。さらにその開口内を紫外線レーザ照射によってデスミア処理した。この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚100μmの絶縁性基材に、マスクイメージ法で絶縁材側からレーザビーム照射して100穴/秒のスピードで、100μmのバイアホール形成用の開口を形成した。その配置は、ICの外部電極に1:1で対応した格子状で、180μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のYAG第3高調波を用いた紫外線レーザ照射装置は、三菱電機社製のGT605LDXを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が5KHz、パルスエネルギーが0.8mJ、ショット数が10であった。
Figure 2005123546
(3)デスミア処理を終えた絶縁性基材に、両面から、その表面に対して±80度の角度から、Pdをスパッタして、貫通孔を含めた全表面にPdを蒸着した。
以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
無電解めっき上に、以下のめっき液と条件にて、電解銅めっき処理を施して、その開口内に電解銅めっきを充填してバイアホールを形成する。
〔電解めっき液〕
硫酸 2.24 mol/l硫酸銅 0.26 mol/l添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2時間 50 分温度 22±2 ℃
(6)次に、絶縁性基材の上面側の銅を、絶縁性基材面が露出するまで研磨し、裏面の銅をPETで保護した。
(7)さらに、貫通孔の銅めっき上に、ニッケルを5μm、金めっきを,0.03μm施した後、以下のめっき液と条件ですずめっきを30μm析出させた。
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(8)その後、電気銅めっき層上のPETフィルムを剥離し、ドライフィルムを貼り付け、露現像後、基板裏面の銅をアルカリエッチング液にてエッチング処理を施して、ランドを形成した。
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
[実施例5] インターポーザサイズ:24mm×24mm
実施例5のインターポーザは、実施例2において、外形加工サイズを24mm×24mmに変更した以外は、実施例2と同じである。
[実施例6] インターポーザサイズ:20mm×20mm
実施例6のインターポーザは、実施例2において、外形加工サイズを20mm×20mmに変更した以外は、実施例2と同じである。
[実施例7] インターポーザサイズ:40mm×40mm
実施例7のインターポーザは、実施例2において、外形加工サイズを40mm×40mmに変更した以外は、実施例2と同じである。
[実施例8] インターポーザ基板厚み:50μm
実施例8のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを50μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
Figure 2005123546
[実施例9] インターポーザ基板厚み:1000μm
実施例9のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを1000μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
Figure 2005123546
[実施例10] インターポーザ基板厚み:1500μm
実施例10のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを1500μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
Figure 2005123546
[実施例11] 貫通孔の端面の開口径/中心の開口径=1.02
実施例11のインターポーザの製造工程について図8、図9を参照して説明する。
(1)EPDMゴム100重量部に対して、ポリオレフィン樹脂66.7重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華5重量部、ステアリン酸1重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材80を作製した(図8(A))。
(2)ついで、一面側から、表8の条件にて、炭酸ガスレーザ照射を行って、絶縁性基材80のほぼ中央まで開口81aを形成し(図8(B))、その後、他面側から、表9の条件にて、炭酸ガスレーザ照射を行って、貫通孔81とした(図8(C))。さらにその開口内を両面側から紫外線レーザ照射によってデスミア処理した。デスミア処理後、貫通孔の基板両端面部と中心部の開口径をキーエンス社製デジタルマイクロスコープ(VH−Z250)で測定した。両端部の開口径が、102μm、中心部の開口径が100μmであった。
Figure 2005123546

Figure 2005123546
(3)デスミア処理を終えた基板に対して、パラジウム触媒を付与することにより、貫通孔の壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム(PbCl2 )と塩化第一スズ(SnCl2 )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。次に、以下の組成の無電解銅めっき水溶液中に、基板を浸漬し、基板80の表面および、貫通孔81の壁面に厚さ0.6〜3.0μmの無電解銅めっき膜83を形成した(図9(A))。
〔無電解めっき水溶液〕
200 mol/l硫酸銅
800 mol/lEDTA
030 mol/lHCHO
050 mol/lNaOH
100 mol/lα、α′−ビピリジル
100 mg/lポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
34℃の液温度で40分
(4)次に、無電解銅めっき膜83上に、貫通孔81内に優先的に析出するめっき液とめっき条件を用いて、貫通孔81内の充填と基板80の表面に、電解銅めっき膜84を形成した(図9(B))。
〔電解めっき液〕
硫酸 150g/l
硫酸銅 160g/l
添加剤 19.5 ml/l
〔電解めっき条件〕
電流密度 6.5A/dm2
時間 54分
温度 22±2 ℃
(5)その後、一面を、基材80の表面が露出するまで研磨を行なった(図9(C))。
(6)そして、研磨を行なわなかった面をPETフィルム85で保護し、貫通孔内の銅めっき84上に、ニッケルを5μm、金めっきを,0.03μm施した後、他面の電気銅めっきをリードとして、すずめっき(実施例1と同条件)88を30μm析出させた(図9(D))。
(7)その後、銅めっき層83、84上のPETフィルム85を剥離し、ドライフィルムを貼り付け、露現像後、銅めっき層83、84をアルカリエッチング液にてエッチング処理を施して、ランド76P、76S、76Eを形成した(図9(E))。
(8)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
[実施例12] 貫通孔の端面の開口径/中心の開口径=5
実施例12の製造工程について図10を参照して説明する。実施例11と同様の基板 80に(図10(A))、レーザ条件を下表10に変更して貫通孔81を形成する(図10(B)。以降は、実施例11とほぼ同条件にしてインターポーザ70を製造する(図10(C))。
Figure 2005123546

Figure 2005123546

デスミア処理後の貫通孔81の両端部の開口径d1、d3は、105μm、中心部の開口径d2が21μmであった。
[実施例13]
実施例13のインターポーザは、実施例12と同様である。但し、実施例12では、バイアホールをめっき充填により製造した。これに対して、実施例13では、基板80の貫通孔81に半田等の低融点金属のペーストを充填することによりバイアホールを製造した。実施例13では、バイアホールが、実施例1〜12と比較して柔らかく、応力吸収能力が高い。
[比較例1] ヤング率=2.3MPa,32mm×32mm×100μm厚さ
EPDMゴム100重量部に対して、亜鉛華5重量部、ステアリン酸1重量部、硫黄1重量部、テトラメチルチウラムジスルフィドガラスフィラー0.5重量部、2−ベンゾチアゾリルジスルフィド0.25重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、DMA法により、測定したところ、2.3MPaであった。なお、ヤング率測定には、50μm厚の絶縁性基材を用いた。
(2)ついで、絶縁性基材の一面から、表12の条件にて、炭酸ガスレーザ照射を行って、貫通孔を形成した。さらにその開口内を紫外線レーザ照射によってデスミア処理した。この比較例1においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚100μmの絶縁性基材に、マスクイメージ法で絶縁材側からレーザビーム照射して100穴/秒のスピードで、100μmのバイアホール形成用の開口を形成した。その配置は、ICの外部電極に1:1で対応した格子状で、180μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のYAG第3高調波を用いた紫外線レーザ照射装置は、三菱電機社製のGT605LDXを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が5KHz、パルスエネルギーが0.8mJ、ショット数が10であった。
Figure 2005123546
(3)デスミア処理を終えた絶縁性基材に、両面から、その表面に対して±80度の角度から、Pdをスパッタして、貫通孔を含めた全表面にPdを蒸着した。
(4)以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
無電解めっき上に、以下のめっき液と条件にて、電解銅めっき処理を施して、その開口内に電解銅めっきを充填してバイアホールを形成する。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2時間 54 分温度 22±2 ℃
(6)次に、絶縁性基材の上面側の銅を、絶縁性基材面が露出するまで研磨し、裏面の銅をPETで保護した。
(7)さらに、貫通孔の銅めっき上に、ニッケルを5μm、金めっきを,0.03μm施した後、以下のめっき液と条件ですずめっきを30μm析出させた。
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(8)その後、電気銅めっき層上のPETフィルムを剥離し、ドライフィルムを貼り付け、露現像後、基板裏面の銅をアルカリエッチング液にてエッチング処理を施して、ランドを形成した。
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
[比較例2] ヤング率=1100MPa,32mm×32mm×100μm厚さ
ポリオレフィン樹脂100重量部にガラスフィラー80重量部を添加した後、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200×200×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、3点曲げ法により測定したところ、1100MPaであった。なお、ヤング率測定には、1mm厚の絶縁性基材を用いた。
(2)ついで、絶縁性基材の一面から、表13の条件にて、炭酸ガスレーザ照射を行って、貫通孔を形成した。さらにその開口内を紫外線レーザ照射によってデスミア処理した。この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚100μmの絶縁性基材に、マスクイメージ法で絶縁材側からレーザビーム照射して100穴/秒のスピードで、100μmのバイアホール形成用の開口を形成した。その配置は、ICの外部電極に1:1で対応した格子状で、180μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のYAG第3高調波を用いた紫外線レーザ照射装置は、三菱電機社製のGT605LDXを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が5KHz、パルスエネルギーが0.8mJ、ショット数が10であった。
Figure 2005123546
(3)デスミア処理を終えた絶縁性基材に、両面から、その表面に対して±80度の角度から、Pdをスパッタして、貫通孔を含めた全表面にPdを蒸着した。
以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
無電解めっき上に、以下のめっき液と条件にて、電解銅めっき処理を施して、その開口内に電解銅めっきを充填してバイアホールを形成する。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2
時間 54 分
温度 22±2 ℃
(6)次に、絶縁性基材の上面側の銅を、絶縁性基材面が露出するまで研磨し、裏面の銅をPETで保護した。
(7)さらに、貫通孔の銅めっき上に、ニッケルを5μm、金めっきを,0.03μm施した後、以下のめっき液と条件ですずめっきを30μm析出させた。
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(8)その後、電気銅めっき層上のPETフィルムを剥離し、ドライフィルムを貼り付け、露現像後、基板裏面の銅をアルカリエッチング液にてエッチング処理を施して、ランドを形成した。
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
[比較例3] インターポーザサイズ:15mm×15mm
比較例3のインターポーザは、実施例2において、外形加工サイズを15mm×15mmにした以外は、実施例2と同じである。
[比較例4] インターポーザサイズ:45mm×45mm
比較例4のインターポーザは、実施例2において、外形加工サイズを45mm×45mmにした以外は、実施例2と同じである。
[比較例5] インターポーザ基板厚み:40μm
比較例5のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを40μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
Figure 2005123546
[比較例6] インターポーザ基板厚み:1600μm
比較例6のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを1600μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
Figure 2005123546
[比較例7] 貫通孔の端面の開口径/中心の開口径=5.5
比較例7は、実施例11において、インターポーザに貫通孔を形成するレーザ条件を下表に変更した以外は、実施例11と同じである。
Figure 2005123546

Figure 2005123546
(2)デスミア処理後、貫通孔の基板両端面部と中心部の開口径をキーエンス社製デジタルマイクロスコープ(VH−Z250)で測定した。両端部の開口径が、105μm、中心部の開口径が19μmであった。
3.半導体装置の作製
図1に示すパッケージ基板10へのインターポーザ及びICチップの取り付けについて図2及び図3を参照して説明する。
(1)図7(D)に示すインターポーザ70を、図1に示すパッケージ基板10に位置合わせして搭載した後、リフローを行って、接続した。
(2)インターポーザ70と樹脂製パッケージ基板10間に市販の封止剤(アンダーフィル)68を充填した後、80度で15分、続いて、150度で2時間硬化した(図2)。
(3)次に、20mm×20mmのICチップ110を、インターポーザ70に位置合わせして搭載した後、リフローを行って、実装した。
最後に、インターポーザ70とICチップ110間に封止剤(アンダーフィル)69を充填して、80度で15分、続いて、150度で2時間硬化した(図3)。
4.ヒートサイクル試験
3で作製した半導体装置を、ヒートサイクル試験(―55℃*5分⇔120℃*5分)に投入し、500、1000、1500、2000時間後の接続抵抗を測定した。
規格は、1000サイクル後、抵抗のシフト量が±10%以内である。この結果を図11中の図表に示す。この試験結果から、インターポーザを構成する絶縁性基材のヤング率は0.01〜1.0GPaであることが望ましく、更に好適には、0.1〜0.8GPaであることが望ましいことが判明した。本発明者が半導体装置の基板実装時における熱応力の解析を行なったところ、インターポーザのヤング率が、上述した範囲内であると、熱応力が発生しても、それをインターポーザが変形することで、応力を吸収し、接合部やICの層間材に応力を伝えないことが分った。インターポーザを構成する絶縁性基材のヤング率が、大きくなると吸収できる応力量が減少してくる。そして、1.0GPaを超えると、インターポーザで吸収できなかった応力が、接合部やICの層間材に伝わり、その部分が、破壊することが分った。逆に、インターポーザのヤング率が小さくなると、発生した応力により、インターポーザの変形量が、除除に多くなる。ICの外部電極のピッチとインターポーザの外部電極接続用パッドのピッチは、1:1に設計されているので、インターポーザの変形量が大きくなると、両者のピッチ間のずれ量が大きくなる。そして、そのピッチ差により、接合部やICの層間材に応力が発生する。インターポーザのヤング率が、0.01GPa未満になると、接合部やICの層間材が、その応力に耐えられなくなり破壊することが分った。
5.封止剤中のボイド確認
ヒートサイクル試験後、実施例2、5、6、7の半導体装置を、IC側から封止剤の約1/2の厚さのところまで、平面研磨して封止剤中のボイドの発生率を測定した。
Figure 2005123546

この結果より、インターポーザの大きさにより、封止剤の充填性が変化し、それが、接続信頼性に影響していることがわかる。即ち、インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×1、さらには、電子部品の投影面積×1.2≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×0.8が好適である。
6.導電性物質中のボイド確認
実施例2、11、12と比較例7のインターポーザを構成する絶縁性基材の貫通孔部を断面研磨して、ボイドの発生率を測定した。
Figure 2005123546

この結果より、貫通孔の断面形状は、導電物質の充填性に影響していることがわかる。このように、インターポーザの貫通孔の断面形状としては、少なくとも1端面の開口径が、貫通孔中心の穴径以上であることが好ましい。さらには、1端面の開口径/貫通孔中心の穴径の関係が、1.02〜5.0が好ましい。1未満であると、貫通孔内に導電性物質を未充填なく、充填するのが難しい。1以上となると、貫通孔端面の開口径が、その他の貫通孔部分より大きくなるので、導電性物質の充填が容易に行なわれる。その結果、熱衝撃時、クラックの起点となるボイドは無くなる。
7.クラックの進行方向の確認
比較例5,7の半導体パッケージを断面研磨して、接合部分のクラックの方向を確認した。
Figure 2005123546
この断面観察より、比較例7は、導電性物質内のボイドを起点として、クラックが発生し、それが貫通孔内壁に沿って接合部に到達していることが分った。このことから、応力は、貫通孔の内壁に沿って接合部に伝わることが実証された。つまり、貫通孔の断面形状がテーパーになっていることは、応力が、真っ直ぐ接合部に伝わらないので、応力緩和に有効である。
本発明の実施例1に係る樹脂製パッケージ基板の断面図である。 図1に示す樹脂製パッケージ基板にインターポーザを取り付けた状態の断面図である。 図2に示す樹脂製パッケージ基板にICチップを搭載し、ドータボードに取り付けた状態の断面図である。 図3に示すICチップ、インターポーザ、樹脂製パッケージ基板の平面図である。 図5(A)は実施例1のインターポーザの平面図であり、図5(B)は実施例1の別例に係るインターポーザの平面図である。 実施例1に係るインターポーザの製造工程図である。 実施例1に係るインターポーザの製造工程図である。 実施例11に係るインターポーザの製造工程図である。 実施例11に係るインターポーザの製造工程図である。 実施例12に係るインターポーザの製造工程図である。 ヒートサイクル試験の結果を示す図表である。
符号の説明
10 樹脂製パッケージ基板
30 多層コア基板
64E グランド用バンプ
64P 電源用バンプ
64S 信号用バンプ
68、69 アンダーフィル
70 インターポーザ
72 バイアホール
74 ランド
76E グランド用ランド
76P 電源用ランド
76S 信号用ランド
80 基材
81 貫通孔
110 ICチップ
120 ドータボード

Claims (9)

  1. 樹脂からなるパッケージ基板とセラミックからなるICチップとの間に介在するインターポーザであって、
    該インターポーザは、絶縁性基材の貫通孔に導電性物質を充填してなり、
    前記絶縁性基材のヤング率は0.010〜1.0GPaであることを特徴とするインターポーザ。
  2. 前記絶縁性基材の厚みは、パッケージ基板厚み×0.05以上であって、パッケージ基板厚み×1.5以下であることを特徴とする請求項1のインターポーザ。
  3. 前記絶縁性基材の大きさは、インターポーザに搭載する電子部品の投影面積以上であって、パッケージ基板の投影面積以下であることを特徴とする請求項1又は請求項2のインターポーザ。
  4. 絶縁性基材の貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、60〜250μm以下であることを特徴とする請求項1又は請求項2又は請求項3のインターポーザ。
  5. 前記パッケージ基板は多層プリント配線板であることを特徴とする請求項1〜4のいずれかのインターポーザ。
  6. 前記導電性材料は、金属めっきからなることを特徴とする請求項1〜5のいずれかのインターポーザ。
  7. 前記導電性材料は、低融点金属のペーストからなることを特徴とする請求項1〜5のいずれかのインターポーザ。
  8. 絶縁性基材の貫通孔の断面形状は、少なくとも1端面の開口径が、貫通孔中心の穴径以上であることを特徴とする請求項1〜7のいずれかのインターポーザ。
  9. 請求項1〜8のいずれか1のインターポーザを備える多層プリント配線板。
JP2003381046A 2003-09-24 2003-11-11 インターポーザ、多層プリント配線板 Pending JP2005123546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003381046A JP2005123546A (ja) 2003-09-24 2003-11-11 インターポーザ、多層プリント配線板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003331358 2003-09-24
JP2003381046A JP2005123546A (ja) 2003-09-24 2003-11-11 インターポーザ、多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2005123546A true JP2005123546A (ja) 2005-05-12

Family

ID=34621917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003381046A Pending JP2005123546A (ja) 2003-09-24 2003-11-11 インターポーザ、多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2005123546A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043106A1 (ja) * 2016-09-05 2018-03-08 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043106A1 (ja) * 2016-09-05 2018-03-08 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
US10847444B2 (en) 2016-09-05 2020-11-24 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
US11728243B2 (en) 2016-09-05 2023-08-15 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device

Similar Documents

Publication Publication Date Title
JP4771808B2 (ja) 半導体装置
EP1162867B1 (en) Multilayer printed wiring board and method of producing multilayer printed wiring board
US6740411B2 (en) Embedding resin, wiring substrate using same and process for producing wiring substrate using same
JP4504925B2 (ja) 多層プリント配線板及びその製造方法
KR101026655B1 (ko) 내열성 기판 내장 회로 배선판
US8536696B2 (en) Conductive pin attached to package substrate
EP1137332B1 (en) Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP2002158450A (ja) 配線基板
JP2003007896A (ja) 多層プリント配線板
JP2005123547A (ja) インターポーザ、多層プリント配線板
JP2002348441A (ja) 埋め込み樹脂及びそれを用いた配線基板
JP4326710B2 (ja) 埋め込み樹脂を用いた配線基板
JP2005123546A (ja) インターポーザ、多層プリント配線板
JP4695289B2 (ja) 配線基板の製造方法
JP2005123548A (ja) インターポーザ、多層プリント配線板
JP2004140216A (ja) 多層プリント配線板およびその製造方法
JP3895156B2 (ja) 配線基板
JP2004111471A (ja) 配線基板
JP2003258400A (ja) 配線基板
JP2005183873A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119