JP2005123546A - インターポーザ、多層プリント配線板 - Google Patents
インターポーザ、多層プリント配線板 Download PDFInfo
- Publication number
- JP2005123546A JP2005123546A JP2003381046A JP2003381046A JP2005123546A JP 2005123546 A JP2005123546 A JP 2005123546A JP 2003381046 A JP2003381046 A JP 2003381046A JP 2003381046 A JP2003381046 A JP 2003381046A JP 2005123546 A JP2005123546 A JP 2005123546A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- substrate
- hole
- base material
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】 インターポーザ70をパッケージ基板10とICチップ110との間に介在させることで、熱膨張の大きな多層プリント配線板100と熱膨張の小さなICチップ110との間の熱膨張率差による応力を吸収させることができる。特に、インターポーザ70を構成する絶縁性基板80として、ICチップ110、パッケージ基板10よりも柔らかい材質(ヤング率0.010〜1.0GP)を用いることで、インターポーザ70内で応力を吸収する。
【選択図】 図3
Description
ここで、パッケージ基板とICチップとの間にインターポーザを介在させる技術としては、特許文献1〜特許文献4がある。
ICの外部電極のピッチとインターポーザの外部電極接続用パッドのピッチは、1:1に設計されているので、インターポーザの変形量が大きくなると、両者のピッチ間のずれ量が大きくなる。そして、そのピッチ差により、接合部やICの樹脂絶縁層に応力が発生する。インターポーザのヤング率が、0.01GPa未満になると、接合部やICの樹脂絶縁層が、その応力に耐えられなくなり破壊することが分った。
パッケージ基板厚み×0.05≦インターポーザを構成する絶縁性基材の厚み≦パッケージ基板厚み×1.5、さらには、パッケージ基板厚み×0.1≦インターポーザを構成する絶縁性基材の厚み≦パッケージ基板厚み×1.0が好適である。
インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×1、さらには、電子部品の投影面積×1.2≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×0.8が好適である。
1.樹脂製パッケージ基板
樹脂製パッケージ基板10の構成について、実施例1に係る樹脂パッケージ基板10の断面図を示す図1を参照して説明する。樹脂製パッケージ基板10では、多層コア基板30を用いている。多層コア基板30の表面側に導体回路34、導体層34P、裏面に導体回路34、導体層34Eが形成されている。上側の導体層34Pは、電源用のプレーン層として形成され、下側の導体層34Eは、グランド用のプレーン層として形成されている。更に、多層コア基板30の内部の上面側に内層の導体層16E、下面側に導体層16Pが形成されている。上側の導体層16Eはグランド用のプレーン層として形成され、下側の導体層16Pは電源用のプレーン層として形成されている。電源用のプレーン層34Pとプレーン層16Pとは、電源用スルーホール36Pやバイアホール44、54により接続される。グランド用のプレーン層34Eとプレーン層16Pとは、グランド用スルーホール36Eやバイアホール44,54により接続される。多層コア基板30の上下での信号の接続は、信号用スルーホール36S、バイアホール44,54により行われる。プレーン層は、片側だけの単層であっても、2層以上に配置したものでもよい。2層〜4層で形成されることが望ましい。4層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は4層と同等程度である。特に、2層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板30の中央には、電気的に隔絶された金属板12が収容されている(該金属板12は、インバー、42合金等の低熱膨張係数金属からなり、心材としての役目を果たしており、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の熱膨張係数を下げたり、反りに対する剛性を向上させているのである。その配置は、基板全体に配しても良いし、搭載するIC周辺下に枠状に配しても良い。)。該金属板12に、絶縁樹脂層14を介して上面側に内層の導体層16E、下面側に導体層16Pが、更に、絶縁樹脂層18を介して上面側に導体回路34、導体層34Pが、下面に導体回路34、導体層34Eが形成されている。
[実施例1] ヤング率=13MPa,32mm×32mm×100μm厚さ
実施例1のインターポーザの製造工程について図6及び図7を参照して説明する。
(1)EPDMゴム100重量部に対して、ポリオレフィン樹脂33.3重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華5重量部、ステアリン酸1重量部、硫黄1重量部、テトラメチルチウラムジスルフィドガラスフィラー0.5重量部、2−ベンゾチアゾリルジスルフィド0.25重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、図6(A)に示す200mm×200mm×100μm厚の絶縁性基材80を作製した。絶縁性基材のヤング率は、DMA法により、測定したところ、13MPaであった。なお、ヤング率測定には、50μm厚の絶縁性基材を用いた。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2
時間 50 分
温度 22±2 ℃
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
なお、実施例2〜実施例10の製造方法は図6及び図7を参照して上述した実施例1と同様であるため図示を省略する。
EPDMゴム100重量部に対して、ポリオレフィン樹脂66.7重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華5重量部、ステアリン酸1重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、DMA法により、測定したところ、22MPaであった。なお、ヤング率測定には、50μm厚の絶縁性基材を用いた。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2
時間 50 分
温度22±2 ℃
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
ポリオレフィン樹脂を、バンバリミキサで、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、3点曲げ法により測定したところ、850MPaであった。なお、ヤング率測定には、1mm厚の絶縁性基材を用いた。
以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
〔電解めっき液〕
硫酸 2.24 mol/l硫酸銅 0.26 mol/l添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2時間 50 分温度 22±2 ℃
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
ポリオレフィン樹脂100重量部にガラスフィラー70重量部を添加した後、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、3点曲げ法により測定したところ、1000MPaであった。なお、ヤング率測定には、1mm厚の絶縁性基材を用いた。
以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
〔電解めっき液〕
硫酸 2.24 mol/l硫酸銅 0.26 mol/l添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2時間 50 分温度 22±2 ℃
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
実施例5のインターポーザは、実施例2において、外形加工サイズを24mm×24mmに変更した以外は、実施例2と同じである。
実施例6のインターポーザは、実施例2において、外形加工サイズを20mm×20mmに変更した以外は、実施例2と同じである。
実施例7のインターポーザは、実施例2において、外形加工サイズを40mm×40mmに変更した以外は、実施例2と同じである。
実施例8のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを50μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
実施例9のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを1000μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
実施例10のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを1500μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
実施例11のインターポーザの製造工程について図8、図9を参照して説明する。
(1)EPDMゴム100重量部に対して、ポリオレフィン樹脂66.7重量部をブレンドし、樹脂とゴムを均一に混合した後に、亜鉛華5重量部、ステアリン酸1重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材80を作製した(図8(A))。
〔無電解めっき水溶液〕
200 mol/l硫酸銅
800 mol/lEDTA
030 mol/lHCHO
050 mol/lNaOH
100 mol/lα、α′−ビピリジル
100 mg/lポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
34℃の液温度で40分
〔電解めっき液〕
硫酸 150g/l
硫酸銅 160g/l
添加剤 19.5 ml/l
〔電解めっき条件〕
電流密度 6.5A/dm2
時間 54分
温度 22±2 ℃
(8)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
実施例12の製造工程について図10を参照して説明する。実施例11と同様の基板 80に(図10(A))、レーザ条件を下表10に変更して貫通孔81を形成する(図10(B)。以降は、実施例11とほぼ同条件にしてインターポーザ70を製造する(図10(C))。
デスミア処理後の貫通孔81の両端部の開口径d1、d3は、105μm、中心部の開口径d2が21μmであった。
実施例13のインターポーザは、実施例12と同様である。但し、実施例12では、バイアホールをめっき充填により製造した。これに対して、実施例13では、基板80の貫通孔81に半田等の低融点金属のペーストを充填することによりバイアホールを製造した。実施例13では、バイアホールが、実施例1〜12と比較して柔らかく、応力吸収能力が高い。
EPDMゴム100重量部に対して、亜鉛華5重量部、ステアリン酸1重量部、硫黄1重量部、テトラメチルチウラムジスルフィドガラスフィラー0.5重量部、2−ベンゾチアゾリルジスルフィド0.25重量部を添加し、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200mm×200mm×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、DMA法により、測定したところ、2.3MPaであった。なお、ヤング率測定には、50μm厚の絶縁性基材を用いた。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2時間 54 分温度 22±2 ℃
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
ポリオレフィン樹脂100重量部にガラスフィラー80重量部を添加した後、バンバリミキサで、150〜200℃で数分混練した後、射出圧力50kg/cm2、170〜200℃、金型温度55℃の条件下で、200×200×100μm厚の絶縁性基材を作製した。絶縁性基材のヤング率は、3点曲げ法により測定したところ、1100MPaであった。なお、ヤング率測定には、1mm厚の絶縁性基材を用いた。
以下に示す組成の無電解めっき浴中に絶縁性基材を浸漬して、絶縁性基材全面に厚さ3μm無電開めっき膜を形成した。
「無電解めっき液」
EDTA 150g/l
硫酸銅 20g/l
HCHO 30ml/l
NaOH 40g/l
α、α'−ビピリジル 80mg/l
PEG 0.1g/l
「無電解めっき条件」
70℃の液温度で30分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 6.5 A/dm2
時間 54 分
温度 22±2 ℃
〔電解めっき液〕
硫酸 105ml/l
硫酸すず 30g/l
添加剤 40 ml/l
〔電解めっき条件〕
電流密度 5 A/dm2
時間 45 分
温度 22±2 ℃
(9)最後に、32mm×32mmに外形加工を行い、インターポーザとした。
比較例3のインターポーザは、実施例2において、外形加工サイズを15mm×15mmにした以外は、実施例2と同じである。
比較例4のインターポーザは、実施例2において、外形加工サイズを45mm×45mmにした以外は、実施例2と同じである。
比較例5のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを40μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
比較例6のインターポーザは、実施例2において、出発材料である絶縁性基材の厚みを1600μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例2と同じである。
図1に示すパッケージ基板10へのインターポーザ及びICチップの取り付けについて図2及び図3を参照して説明する。
(1)図7(D)に示すインターポーザ70を、図1に示すパッケージ基板10に位置合わせして搭載した後、リフローを行って、接続した。
最後に、インターポーザ70とICチップ110間に封止剤(アンダーフィル)69を充填して、80度で15分、続いて、150度で2時間硬化した(図3)。
3で作製した半導体装置を、ヒートサイクル試験(―55℃*5分⇔120℃*5分)に投入し、500、1000、1500、2000時間後の接続抵抗を測定した。
規格は、1000サイクル後、抵抗のシフト量が±10%以内である。この結果を図11中の図表に示す。この試験結果から、インターポーザを構成する絶縁性基材のヤング率は0.01〜1.0GPaであることが望ましく、更に好適には、0.1〜0.8GPaであることが望ましいことが判明した。本発明者が半導体装置の基板実装時における熱応力の解析を行なったところ、インターポーザのヤング率が、上述した範囲内であると、熱応力が発生しても、それをインターポーザが変形することで、応力を吸収し、接合部やICの層間材に応力を伝えないことが分った。インターポーザを構成する絶縁性基材のヤング率が、大きくなると吸収できる応力量が減少してくる。そして、1.0GPaを超えると、インターポーザで吸収できなかった応力が、接合部やICの層間材に伝わり、その部分が、破壊することが分った。逆に、インターポーザのヤング率が小さくなると、発生した応力により、インターポーザの変形量が、除除に多くなる。ICの外部電極のピッチとインターポーザの外部電極接続用パッドのピッチは、1:1に設計されているので、インターポーザの変形量が大きくなると、両者のピッチ間のずれ量が大きくなる。そして、そのピッチ差により、接合部やICの層間材に応力が発生する。インターポーザのヤング率が、0.01GPa未満になると、接合部やICの層間材が、その応力に耐えられなくなり破壊することが分った。
ヒートサイクル試験後、実施例2、5、6、7の半導体装置を、IC側から封止剤の約1/2の厚さのところまで、平面研磨して封止剤中のボイドの発生率を測定した。
この結果より、インターポーザの大きさにより、封止剤の充填性が変化し、それが、接続信頼性に影響していることがわかる。即ち、インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×1、さらには、電子部品の投影面積×1.2≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×0.8が好適である。
実施例2、11、12と比較例7のインターポーザを構成する絶縁性基材の貫通孔部を断面研磨して、ボイドの発生率を測定した。
この結果より、貫通孔の断面形状は、導電物質の充填性に影響していることがわかる。このように、インターポーザの貫通孔の断面形状としては、少なくとも1端面の開口径が、貫通孔中心の穴径以上であることが好ましい。さらには、1端面の開口径/貫通孔中心の穴径の関係が、1.02〜5.0が好ましい。1未満であると、貫通孔内に導電性物質を未充填なく、充填するのが難しい。1以上となると、貫通孔端面の開口径が、その他の貫通孔部分より大きくなるので、導電性物質の充填が容易に行なわれる。その結果、熱衝撃時、クラックの起点となるボイドは無くなる。
30 多層コア基板
64E グランド用バンプ
64P 電源用バンプ
64S 信号用バンプ
68、69 アンダーフィル
70 インターポーザ
72 バイアホール
74 ランド
76E グランド用ランド
76P 電源用ランド
76S 信号用ランド
80 基材
81 貫通孔
110 ICチップ
120 ドータボード
Claims (9)
- 樹脂からなるパッケージ基板とセラミックからなるICチップとの間に介在するインターポーザであって、
該インターポーザは、絶縁性基材の貫通孔に導電性物質を充填してなり、
前記絶縁性基材のヤング率は0.010〜1.0GPaであることを特徴とするインターポーザ。 - 前記絶縁性基材の厚みは、パッケージ基板厚み×0.05以上であって、パッケージ基板厚み×1.5以下であることを特徴とする請求項1のインターポーザ。
- 前記絶縁性基材の大きさは、インターポーザに搭載する電子部品の投影面積以上であって、パッケージ基板の投影面積以下であることを特徴とする請求項1又は請求項2のインターポーザ。
- 絶縁性基材の貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、60〜250μm以下であることを特徴とする請求項1又は請求項2又は請求項3のインターポーザ。
- 前記パッケージ基板は多層プリント配線板であることを特徴とする請求項1〜4のいずれかのインターポーザ。
- 前記導電性材料は、金属めっきからなることを特徴とする請求項1〜5のいずれかのインターポーザ。
- 前記導電性材料は、低融点金属のペーストからなることを特徴とする請求項1〜5のいずれかのインターポーザ。
- 絶縁性基材の貫通孔の断面形状は、少なくとも1端面の開口径が、貫通孔中心の穴径以上であることを特徴とする請求項1〜7のいずれかのインターポーザ。
- 請求項1〜8のいずれか1のインターポーザを備える多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003381046A JP2005123546A (ja) | 2003-09-24 | 2003-11-11 | インターポーザ、多層プリント配線板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331358 | 2003-09-24 | ||
JP2003381046A JP2005123546A (ja) | 2003-09-24 | 2003-11-11 | インターポーザ、多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123546A true JP2005123546A (ja) | 2005-05-12 |
Family
ID=34621917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003381046A Pending JP2005123546A (ja) | 2003-09-24 | 2003-11-11 | インターポーザ、多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123546A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018043106A1 (ja) * | 2016-09-05 | 2018-03-08 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
-
2003
- 2003-11-11 JP JP2003381046A patent/JP2005123546A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018043106A1 (ja) * | 2016-09-05 | 2018-03-08 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
US10847444B2 (en) | 2016-09-05 | 2020-11-24 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
US11728243B2 (en) | 2016-09-05 | 2023-08-15 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4771808B2 (ja) | 半導体装置 | |
EP1162867B1 (en) | Multilayer printed wiring board and method of producing multilayer printed wiring board | |
US6740411B2 (en) | Embedding resin, wiring substrate using same and process for producing wiring substrate using same | |
JP4504925B2 (ja) | 多層プリント配線板及びその製造方法 | |
KR101026655B1 (ko) | 내열성 기판 내장 회로 배선판 | |
US8536696B2 (en) | Conductive pin attached to package substrate | |
EP1137332B1 (en) | Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board | |
JP2002158450A (ja) | 配線基板 | |
JP2003007896A (ja) | 多層プリント配線板 | |
JP2005123547A (ja) | インターポーザ、多層プリント配線板 | |
JP2002348441A (ja) | 埋め込み樹脂及びそれを用いた配線基板 | |
JP4326710B2 (ja) | 埋め込み樹脂を用いた配線基板 | |
JP2005123546A (ja) | インターポーザ、多層プリント配線板 | |
JP4695289B2 (ja) | 配線基板の製造方法 | |
JP2005123548A (ja) | インターポーザ、多層プリント配線板 | |
JP2004140216A (ja) | 多層プリント配線板およびその製造方法 | |
JP3895156B2 (ja) | 配線基板 | |
JP2004111471A (ja) | 配線基板 | |
JP2003258400A (ja) | 配線基板 | |
JP2005183873A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |