WO2018043106A1 - 貫通電極基板の製造方法、貫通電極基板および半導体装置 - Google Patents

貫通電極基板の製造方法、貫通電極基板および半導体装置 Download PDF

Info

Publication number
WO2018043106A1
WO2018043106A1 PCT/JP2017/029276 JP2017029276W WO2018043106A1 WO 2018043106 A1 WO2018043106 A1 WO 2018043106A1 JP 2017029276 W JP2017029276 W JP 2017029276W WO 2018043106 A1 WO2018043106 A1 WO 2018043106A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
metal layer
shape
substrate
electrode substrate
Prior art date
Application number
PCT/JP2017/029276
Other languages
English (en)
French (fr)
Inventor
倉持　悟
Original Assignee
大日本印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大日本印刷株式会社 filed Critical 大日本印刷株式会社
Publication of WO2018043106A1 publication Critical patent/WO2018043106A1/ja
Priority to US16/293,272 priority Critical patent/US10847444B2/en
Priority to US17/070,374 priority patent/US11728243B2/en
Priority to US18/214,216 priority patent/US20230335465A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/384—Removing material by boring or cutting by boring of specially shaped holes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/3602—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer
    • C03C17/3668—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer the multilayer coating having electrical properties
    • C03C17/3671—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer the multilayer coating having electrical properties specially adapted for use as electrodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/40—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal all coatings being metal coatings
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/54—Glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the present disclosure relates to a through electrode substrate.
  • Patent Documents 1 and 2 disclose techniques for irradiating a glass substrate with a laser in order to form fine through holes.
  • the through hole can be miniaturized while the aspect ratio is increased.
  • the aspect ratio increases, it becomes difficult to form a conductor inside the through hole.
  • An object of the embodiment of the present disclosure is to easily form a conductor inside the through hole.
  • a through-hole that passes through the first surface from the first surface to the second surface and does not have a minimum value inside the hole with respect to the substrate having the first surface and the second surface.
  • the total value of the inclination angle of the inner surface with respect to the central axis of the through-hole at a distance of 93.75% is 8.0 ° or more.
  • a through-hole that penetrates from the first surface to the second surface and has a minimum value inside the hole is formed in the substrate having the first surface and the second surface. And forming a first metal layer on the inner surface of the through hole and growing a second metal layer from the first metal layer by electrolytic plating, wherein the through hole is formed on the first surface.
  • the total value of the angles (the angle at which the first surface side expands is a positive inclination angle) is 4.0 ° or more, and 56.25%, 68.75%, 81.25%, 93.93 from the first surface.
  • Inclination angle of the inner surface with respect to the central axis of the through hole at a position of 75% Satisfy the total value is less than -4.0 °, the manufacturing method of the through electrode substrate is provided.
  • the substrate may be a glass substrate.
  • the process of forming the through hole may include a process of irradiating the substrate with a laser.
  • the process of forming the first metal layer may include a process of depositing the first metal layer from the second surface side after the process of depositing the first metal layer from the first surface side.
  • the process of forming the first metal layer may include a process of depositing the first metal layer from the second surface side after the process of depositing the first metal layer from the first surface side.
  • the aspect ratio of the through hole may be 4 or more.
  • a substrate including a through hole that penetrates from the first surface to the second surface and has a minimum diameter in the hole, and a conductor disposed inside the through hole;
  • the through-hole is 6.25%, 18.75%, 31.25%, 43.75%, 56.56 from the first surface in the section from the first surface to the second surface.
  • a through electrode substrate is provided that satisfies the condition that the total value of is 8.0 ° or more.
  • a substrate including a through hole that penetrates from the first surface to the second surface and has a minimum value inside the hole, and a conductor disposed inside the through hole;
  • the through hole is located at a distance of 6.25%, 18.75%, 31.25%, 43.75% from the first surface in the section from the first surface to the second surface.
  • the total value of the inclination angle of the inner surface with respect to the central axis of the through hole (the angle at which the first surface side expands is a positive inclination angle) is 4.0 ° or more, and 56.25% from the first surface,
  • a through electrode substrate that satisfies the condition that the total value of the inclination angle of the inner surface with respect to the central axis of the through hole at a distance of 68.75%, 81.25%, and 93.75% is ⁇ 4.0 ° or less Is provided.
  • the substrate may be a glass substrate.
  • the conductor may include a first metal layer disposed on the substrate and a second metal layer disposed on the first metal layer.
  • the aspect ratio of the through hole may be 4 or more.
  • a semiconductor device including the above-described through electrode substrate and a semiconductor circuit substrate electrically connected to the conductor of the through electrode substrate.
  • the conductor can be easily formed inside the through hole.
  • FIG. 8 is a diagram for explaining a through electrode substrate manufacturing method (wiring layer formation) subsequent to FIG. 7. It is a figure explaining the shape example (shape A) of the through-hole in 1st Example of this indication. It is a figure explaining the example of a shape (shape B) of a penetration hole in the 2nd example of this indication. It is a figure explaining the shape characteristic of the through-hole in 1st Example (shape A1) of this indication. It is a figure explaining the shape characteristic of the through-hole in 1st Example (shape A2) of this indication. It is a figure explaining the shape characteristic of the through-hole in 1st Example (shape A3) of this indication.
  • FIG. 1 is a diagram illustrating a cross-sectional structure of the through electrode substrate according to the first embodiment of the present disclosure.
  • the through electrode substrate 10 includes a glass substrate 100 and wiring layers 210 and 220.
  • a wiring layer 210 is disposed on the first surface 101 side of the glass substrate 100.
  • a wiring layer 220 is disposed on the second surface 102 side of the glass substrate 100.
  • the glass substrate 100 includes a through hole 150 penetrating from the first surface 101 to the second surface 102.
  • the through electrode 50 is a conductor disposed inside the through hole 150, a part on the first surface 101 side of the glass substrate 100 and a part on the second surface 102 side.
  • the through electrode 50 electrically connects the first surface 101 side and the second surface 102 side of the glass substrate 100.
  • the wiring layer 210 includes a conductive layer 212 and an insulating layer 215.
  • the wiring layer 220 includes a conductive layer 222 and an insulating layer 225.
  • the conductive layer 212 and the conductive layer 222 are electrically connected through the through electrode 50. Note that at least one or both of the wiring layer 210 and the wiring layer 220 may not exist.
  • the shape of the through-hole 150 is shown as a cylindrical shape, but actually, the inner surface of the through-hole 150 has a complicated shape. The same applies to the description of FIGS. In addition, about the specific shape of the through-hole 150, the shape shown to FIG. 9, 10, 22, 23, 24 mentioned later is illustrated.
  • FIG. 2 is a diagram illustrating a method for manufacturing the through electrode substrate according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram for explaining a through electrode substrate manufacturing method (formation of through holes) subsequent to FIG. 2.
  • the glass substrate 100 is prepared (FIG. 2).
  • the thickness of the glass substrate 100 is 400 ⁇ m in this example.
  • a substrate formed of another inorganic material such as a quartz substrate, a silicon wafer, or ceramic may be used, or a substrate formed of an organic material such as a resin substrate may be used.
  • a conductive substrate such as a silicon wafer
  • the substrate surface including the inner surface of the through hole is covered with an insulator so that the through electrode and the substrate are not electrically connected in the state where the through hole is formed. Is called.
  • a through hole 150 is formed in the glass substrate 100 (FIG. 3).
  • the through-hole 150 is formed so that the inner surface has any shape shown in FIGS. 9, 10, 20, 21, and 22.
  • the shape of the through hole 150 satisfies either the following first condition or second condition.
  • the first condition is a condition shown in the following (1) and (2).
  • the diameter Sd does not have a minimum value inside the through hole 150.
  • the total value of the inclination angles of a plurality of measurement points on the inner surface of the through hole 150 is 8.0 ° or more.
  • the plurality of measurement points are 6.25%, 18.75%, 31.25%, 43.75% from the first surface 101 in the section from the first surface 101 to the second surface 102,
  • the positions are 56.25%, 68.75%, 81.25%, 93.75% distance (8 points in total).
  • the second condition is a condition shown in the following (3), (4), and (5).
  • (3) The diameter Sd has a minimum value inside the through hole 150.
  • the first total value of the inclination angles of the plurality of first measurement points on the inner surface of the through hole 150 is 4.0 ° or more.
  • the second total value of the inclination angles of the plurality of second measurement points on the inner surface of the through hole 150 is ⁇ 4.0 ° or less.
  • the plurality of first measurement points are 6.25%, 18.75%, 31.25%, 43.75 from the first surface 101 in the section from the first surface 101 to the second surface 102.
  • % Distance position (4 points in total).
  • the plurality of second measurement points are distances of 56.25%, 68.75%, 81.25%, and 93.75% from the first surface 101 in the section from the first surface 101 to the second surface 102. (4 points in total).
  • the inside of the through hole 150 indicates between the first surface 101 and the second surface 102 of the glass substrate 100 in the through hole 150.
  • the diameter Sd of the through hole 150 indicates a distance from the central axis to the inner surface in a cross-sectional shape perpendicular to the central axis of the through hole 150.
  • the diameter Sd changes according to the position of the cross section perpendicular to the central axis.
  • the cross-sectional shape is a circle. Therefore, the diameter Sd corresponds to the radius.
  • the central axis is located at the center of the circle.
  • the central axis of the through hole 150 is perpendicular to the first surface 101 and the second surface 102.
  • the inclination angle is an inclination angle of the inner surface with respect to the central axis of the through hole 150.
  • the inclination angle at which the first surface 101 side expands is a positive value.
  • the through hole 150 satisfying the first condition is formed by irradiating the glass substrate 100 with a laser under a predetermined condition.
  • the through-hole 150 satisfying the second condition is formed by irradiating the glass substrate 100 with a laser under a predetermined condition and then performing an etching process with a predetermined etching solution.
  • the maximum value of the diameter Sd is about 35 ⁇ m to 45 ⁇ m.
  • the thickness of the glass substrate 100 is 400 ⁇ m. Therefore, the aspect ratio (ratio of the length of the through hole 150 (the thickness of the glass substrate 100) to the diameter of the through hole 150 (the maximum value of the diameter Sd ⁇ 2)) is about 5.
  • the first condition or the second condition is preferably applied when the through hole 150 has an aspect ratio of 4 or more. Regarding the through hole 150 that satisfies any of the conditions, detailed processing conditions will be described in each embodiment described later.
  • FIG. 4 is a diagram for explaining a method of manufacturing the through electrode substrate (formation of the first metal layer) subsequent to FIG.
  • FIG. 5 is a diagram for explaining a through electrode substrate manufacturing method (formation of a first metal layer) subsequent to FIG. 4.
  • FIG. 6 is a diagram for explaining a through electrode substrate manufacturing method (forming a second metal layer) subsequent to FIG. 5.
  • FIG. 7 is a view for explaining a through electrode substrate manufacturing method (formation of through electrodes) subsequent to FIG. 6.
  • the 1st metal layer 51 is formed with respect to the glass substrate 100 in which the through-hole 150 was formed.
  • the first metal layer 51 has a function of a seed layer for electrolytic plating treatment.
  • the first metal layer 51 is Ti.
  • the first metal layer 51 may be a metal that functions as a seed layer for the electrolytic plating process, and may be a metal including, for example, Cu, Ni, Cr, Ti, W, or the like.
  • First metal layer 51 is first formed by sputtering from the first surface 101 side of glass substrate 100 (FIG. 4).
  • the first metal layer 51 is deposited by sputtering from the first surface 101 side while rotating the glass substrate 100.
  • the rotation axis of the glass substrate 100 is inclined with respect to the normal line of the first surface 101.
  • the inclination angle of the rotation axis is preferably 0 ° or more and 20 ° or less, and in this example, 10 °. Note that the normal of the surface of the target used for sputtering is parallel to the rotation axis.
  • the first metal layer 51 is formed on the first surface 101 side, but is not formed on the second surface 102 side.
  • the first metal layer 51 is formed on a part of the inner surface of the through-hole 150 on the first surface 101 side, but is not formed on a part of the second surface 102 side. Therefore, the first metal layer 51 is deposited by sputtering from the second surface 102 side of the glass substrate 100 (FIG. 5). By this treatment, the surface of the glass substrate 100 is covered with the first metal layer 51.
  • the first metal layer 51 is preferably deposited so as to have a thickness of 0.1 ⁇ m or more and 3 ⁇ m or less. In this example, the thickness is 1.5 ⁇ m. It is deposited with.
  • the first metal layer 51 deposited on the inner side surface of the through hole 150 is thinner than the first metal layer 51 deposited on the first surface 101.
  • the second metal layer 52 is grown by electrolytic plating using the first metal layer 51 as a seed layer.
  • a mask is formed with an insulator such as a resist in a region where the second metal layer 52 is not grown, and after the second metal layer 52 is grown, the mask is removed (FIG. 6). In this case, the second metal layer 52 does not grow on the portion where the mask is formed, and therefore the first metal layer 51 is exposed in the region where the mask is removed.
  • the second metal layer 52 is Cu.
  • the second metal layer 52 may be a metal containing Au, Ag, Pt, Al, Ni, Cr, Sn, or the like.
  • the second metal layer 52 is formed with a thickness that does not fill the inside of the through hole 150.
  • the space in the through-hole 150 formed by not being filled may be in a state where gas exists, may be filled with an insulator such as a resin, or may be filled with a conductor such as another metal. Also good.
  • the second metal layer 52 may be formed with a film thickness that fills the inside of the through hole 150.
  • the through electrode 50 has a laminated structure of the first metal layer 51 and the second metal layer 52, but in each drawing, this laminated structure is described without distinction.
  • the first metal layer 51 may not be formed on a part of the inner surface of the through hole 150. If there is a region where the first metal layer 51 is not formed, a region where the second metal layer 52 is not formed occurs in the electrolytic plating process in the next step. As a result, a defect that conduction between the first surface 101 side and the second surface 102 side is not realized occurs.
  • the first metal layer 51 is formed over almost the entire inner surface of the through hole 150. Accordingly, since the second metal layer 52 is difficult to separate inside the through hole 150, the through electrode 50 that realizes conduction between the first surface 101 side and the second surface 102 side can be formed.
  • FIG. 8 is a diagram for explaining a through electrode substrate manufacturing method (wiring layer formation) subsequent to FIG.
  • the wiring layer 210 is subsequently formed on the first surface 101 side of the glass substrate 100.
  • the wiring layer 210 is realized, for example, by forming the insulating layer 215 having a contact hole and forming the conductive layer 212.
  • the insulating layer 215 is formed by, for example, a photosensitive dry film resist. A dry film resist is formed on the glass substrate 100, exposed in a predetermined pattern, and developed to form a contact hole.
  • the conductive layer 212 may be formed using electrolytic plating as in the case of the through electrode 50 described above, or may be formed by vapor deposition using a sputtering method or the like. By repeatedly forming the insulating layer 215 and the conductive layer 212, the wiring layer 210 having a multilayer structure is formed.
  • FIG. 9 is a diagram illustrating a shape example (shape A) of the through hole in the first embodiment of the present disclosure.
  • the diameter Sd of the through hole 150A shown in FIG. 9 is the largest on the first surface 101 side, becomes smaller toward the second surface 102 side, and is the smallest on the second surface 102 side.
  • the central axis CA of the through hole 150 ⁇ / b> A corresponds to the center of a circle that appears when the through hole 150 ⁇ / b> A is cut by a plane parallel to the first surface 101. Therefore, the distance (circle radius) from the central axis CA to the inner surface of the through hole 150A corresponds to the diameter Sd.
  • the tilt angle TA is an angle of the inner surface with respect to the central axis CA.
  • the angle between the inner surface inclination SS and the central axis CA at 175 ⁇ m (43.75%) from the first surface 101 is exemplified as the inclination angle TA.
  • FIG. 10 is a diagram illustrating a shape example (shape B) of the through hole in the second embodiment of the present disclosure.
  • the diameter Sd of the through-hole 150B shown in FIG. 10 is smaller on the second surface 102 side than on the first surface 101 side, and then decreases once it increases from the first surface 101 side toward the second surface 102 side. That is, the diameter Sd has a maximum value inside the through hole. The position where the diameter Sd becomes the maximum value is located closer to the first surface 101 than the center position between the first surface 101 and the second surface 102.
  • the through-holes of shape A and shape B were produced using the laser irradiation apparatus disclosed in Patent Document 1 (International Publication No. 2010/087483) described above.
  • Excimer laser light irradiation adjusted the irradiation fluence on the processed surface of the glass substrate 100 every 50 ⁇ m.
  • the shape of the through-hole formed was controlled by adjusting the irradiation fluence.
  • the influence on the formation of the first metal layer 51 was evaluated for various shapes of the through-hole 150 ⁇ / b> A based on the shape A.
  • through holes having shapes A1 to A3 were formed as the first embodiment.
  • the through-hole of shape A4 and A5 was formed as a 1st comparative example.
  • the relationship between the depth Fd and the irradiation fluence (and the number of shots) in each shape is as shown in Table 1 below.
  • FIG. 11 is a diagram illustrating the shape characteristics of the through hole in the first embodiment (shape A1) of the present disclosure.
  • FIG. 12 is a diagram illustrating the shape characteristics of the through hole in the first embodiment (shape A2) of the present disclosure.
  • FIG. 13 is a diagram illustrating the shape characteristics of the through hole in the first embodiment (shape A3) of the present disclosure.
  • FIG. 14 is a diagram illustrating the shape characteristics of the through hole in the first comparative example (shape A4) of the present disclosure.
  • FIG. 15 is a diagram illustrating the shape characteristics of the through hole in the first comparative example (shape A5) of the present disclosure. The shape characteristics of the through holes shown in FIGS.
  • the measurement position of the tilt angle TA is 6.25% (25 ⁇ m), 18.75% (75 ⁇ m), 31.25% from the first surface 101 in the section from the first surface 101 to the second surface 102. (125 ⁇ m), 43.75% (175 ⁇ m), 56.25% (225 ⁇ m), 68.75% (275 ⁇ m), 81.25% (325 ⁇ m), 93.75% (375 ⁇ m) distance positions (total 8) Point).
  • the through electrodes 50 were formed by the method described in the first embodiment.
  • the cross section of each shape of the through electrode 50 was observed to evaluate whether or not the first metal layer 51 was formed on the entire inner surface of the through hole 150A. If there is no region where the first metal layer 51 is not formed, it is good (OK), and if there is a region where the first metal layer 51 is not formed, it is judged as defective (NG). Since the first metal layer 51 is very thin, the first metal layer 51 is indirectly formed by forming the second metal layer 52 by electrolytic plating and observing the state of the second metal layer 52. Evaluated whether or not.
  • FIG. 16 is a diagram illustrating the shape characteristics of the through hole in the second embodiment (shape B1) of the present disclosure.
  • FIG. 17 is a diagram illustrating the shape characteristics of the through hole in the second embodiment (shape B2) of the present disclosure.
  • FIG. 18 is a diagram illustrating the shape characteristics of the through hole in the second comparative example (shape B3) of the present disclosure.
  • FIG. 19 is a diagram illustrating the shape characteristics of the through hole in the second comparative example (shape B4) of the present disclosure.
  • the shape characteristics of the through holes shown in FIGS. 16 to 19 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA.
  • the evaluation method evaluated whether the 1st metal layer 51 was formed in the whole inner surface of the through-hole 150B like the above.
  • a good evaluation result can be obtained when the total value TSA of the tilt angles TA satisfies a predetermined condition. It was found.
  • the tilt angle total value TSA is a value obtained by summing eight tilt angles TA. The relationship between the tilt angle total value TSA and the evaluation results for each shape is shown in Table 3 below.
  • FIG. 20 is a diagram illustrating a shape example (shape C) of the through hole in the third embodiment of the present disclosure.
  • the diameter Sd of the through hole 150C shown in FIG. 20 is the largest on the first surface 101 side and the second surface 102 side, and has a minimum value near the center inside the through hole.
  • the vicinity of the center is a position where the depth Fd is between 43.75% (175 ⁇ m) and 56.25% (225 ⁇ m), and is approximately 50% (200 ⁇ m).
  • FIG. 21 is a diagram illustrating a shape example (shape D) of the through hole in the fourth embodiment of the present disclosure.
  • the diameter Sd of the through hole 150D shown in FIG. 21 has a minimum value near the center inside the through hole, and is at an intermediate position between the first surface 101 and the center and at an intermediate position between the second surface 102 and the center. Has a local maximum.
  • FIG. 22 is a diagram illustrating a shape example (shape E) of the through hole in the fifth embodiment of the present disclosure.
  • the diameter Sd of the through hole 150E shown in FIG. 22 has a maximum value on the first surface 101 side and the second surface 102 side, an intermediate position between the first surface 101 and the vicinity of the center, and the second surface 102 and the vicinity of the center. The minimum value is in the middle position. Except for the diameter Sd on the first surface 101 and the diameter Sd on the second surface 102, the diameter Sd has a maximum value near the center.
  • the through holes of shape C, shape D, and shape E were produced using the laser irradiation apparatus and the etching apparatus disclosed in Patent Document 2 (Japanese Patent Publication No. 2014-501686) described above. Specifically, a damaged region is formed inside the glass substrate 100 by irradiating with a UV laser beam using an Nd: KGW laser device described in the above document. At this time, laser beam irradiation from the first surface 101 side of the glass substrate 100 and laser beam irradiation from the second surface 102 side were sequentially performed. The conditions are the same for laser beam irradiation from any surface side.
  • the shape of the damaged region formed on the glass substrate 100 was adjusted by adjusting the laser beam irradiation conditions.
  • the irradiation conditions are the laser beam entrance aperture diameter (the aperture diameter on the surface of the glass substrate 100), the intermediate aperture diameter (the aperture diameter in the vicinity of the center of the glass substrate 100 (200 ⁇ m from the surface)), and the irradiation time.
  • the entrance opening diameter and the intermediate opening diameter are adjusted by changing the lens NA and the focal position.
  • FIG. 23 is a diagram illustrating the shape characteristics of the through hole in the third embodiment (shape C1) of the present disclosure.
  • FIG. 24 is a diagram illustrating the shape characteristics of the through hole in the third embodiment (shape C2) of the present disclosure.
  • FIG. 25 is a diagram illustrating the shape characteristics of the through hole in the third embodiment (shape C3) of the present disclosure.
  • FIG. 26 is a diagram illustrating the shape characteristics of the through hole in the third comparative example (shape C4) of the present disclosure.
  • the shape characteristics of the through holes shown in FIGS. 23 to 26 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA.
  • the evaluation method evaluated whether the 1st metal layer 51 was formed in the whole inner surface of 150 C of through-holes like the above.
  • FIG. 27 is a diagram illustrating the shape characteristics of the through hole in the fourth embodiment (shape D1) of the present disclosure.
  • FIG. 28 is a diagram illustrating the shape characteristics of the through hole in the fourth embodiment (shape D2) of the present disclosure.
  • FIG. 29 is a diagram illustrating the shape characteristics of the through hole in the fourth comparative example (shape D3) of the present disclosure.
  • FIG. 30 is a diagram illustrating the shape characteristics of the through hole in the fourth comparative example (shape D4) of the present disclosure.
  • the shape characteristics of the through holes shown in FIGS. 27 to 30 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA.
  • the evaluation method evaluated whether the 1st metal layer 51 was formed in the whole inner surface of through-hole 150D like the above.
  • FIG. 31 is a diagram illustrating the shape characteristics of the through hole in the fifth embodiment (shape E1) of the present disclosure.
  • the shape characteristics of the through holes shown in FIG. 31 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA.
  • the evaluation method evaluated whether the 1st metal layer 51 was formed in the whole inner surface of the through-hole 150E like the above.
  • the shape E1 was determined to be good.
  • the measurement position of the inclination angle TA is 6.25% (25 ⁇ m), 18.75% (75 ⁇ m), 31.25% (125 ⁇ m) from the first surface 101 in the section from the first surface 101 to the second surface 102. ), 43 points at a distance of 43.75% (175 ⁇ m).
  • the first surface 101 side and the second surface 102 side are symmetrical with respect to the center (50%, 200 ⁇ m) of the through hole. Therefore, the measurement position of the inclination angle TA is 56.25% (225 ⁇ m), 68.75% (275 ⁇ m), 81.25% from the first surface 101 in the section from the first surface 101 to the second surface 102. In the case of four points at a distance of (325 ⁇ m) and 93.75% (375 ⁇ m), the total tilt angle value TSA is a value obtained by reversing the positive and negative values.
  • Second Embodiment In the second embodiment, a semiconductor device manufactured using the through electrode substrate 10 in the first embodiment will be described.
  • FIG. 32 is a diagram showing a semiconductor device according to the second embodiment of the present invention.
  • the semiconductor device 1000 includes three stacked through electrode substrates 10 (10-1, 10-2, 10-3) and is connected to the LSI substrate 70.
  • the through electrode substrate 10-1 includes, for example, a semiconductor element such as a DRAM, and has connection terminals 81-1 and 82-1 formed of conductive layers 212 and 222, and the like. These through electrode substrates 10 (10-1, 10-2, 10-3) do not have to use the glass substrate 100, and some through electrode substrates 10 are different from other through electrode substrates 10. A substrate using a different material may be used.
  • the connection terminal 81-1 is connected to the connection terminal 80 of the LSI substrate 70 via the bump 90-1.
  • connection terminal 82-1 is connected to the connection terminal 81-2 of the through electrode substrate 10-2 via the bump 90-2.
  • the connection terminal 82-2 of the through electrode substrate 10-2 and the connection terminal 83-1 of the through electrode substrate 10-3 are also connected via the bump 90-3.
  • a metal such as indium, copper, or gold is used for the bump 90 (90-1, 90-2, 90-3).
  • the penetration electrode substrate 10 when the penetration electrode substrate 10 is laminated
  • the connection between the through electrode substrate 10 and another substrate is not limited to the bump connection, and other bonding techniques such as eutectic bonding may be used.
  • the through electrode substrate 10 and another substrate may be bonded by applying and baking polyimide, epoxy resin, or the like.
  • FIG. 33 is a diagram showing another example of the semiconductor device according to the second embodiment of the present invention.
  • a semiconductor device 1000 shown in FIG. 33 has a stacked structure in which semiconductor circuit substrates (semiconductor chips) 71-1 and 71-2 such as a MEMS device, a CPU, and a memory, and a through electrode substrate 10 are stacked. It is connected to the.
  • semiconductor circuit substrates semiconductor circuit substrates (semiconductor chips) 71-1 and 71-2 such as a MEMS device, a CPU, and a memory, and a through electrode substrate 10 are stacked. It is connected to the.
  • the through electrode substrate 10 is disposed between the semiconductor circuit substrate 71-1 and the semiconductor circuit substrate 71-2 and is connected to each other through bumps 90-1 and 90-2.
  • a semiconductor circuit board 71-1 is placed on the LSI board 70.
  • the LSI substrate 70 and the semiconductor circuit substrate 71-2 are connected by a wire 95.
  • the through electrode substrate 10 is used as an interposer for stacking a plurality of semiconductor circuit substrates and mounting them three-dimensionally.
  • a multi-functional semiconductor device can be realized by connecting the through electrode substrate 10 to a plurality of semiconductor circuit substrates having different functions. For example, by using the semiconductor circuit board 71-1 as a 3-axis acceleration sensor and the semiconductor circuit board 71-2 as a 2-axis magnetic sensor, a semiconductor device in which a 5-axis motion sensor is realized by one module can be realized. .
  • the sensing result may be output as an analog signal.
  • a low-pass filter, an amplifier, and the like may be formed on the semiconductor circuit substrate or the through electrode substrate 10.
  • FIG. 34 is a diagram showing another example of the semiconductor device according to the fifth embodiment of the present invention.
  • the above two examples (FIGS. 32 and 33) are three-dimensional mounting, but in this example, this is an example applied to 2.5-dimensional mounting.
  • six through electrode substrates 10 (10-1 to 10-6) are stacked and connected to the LSI substrate 70.
  • all the through electrode substrates 10 are not only stacked and arranged, but are also arranged side by side in the in-plane direction of the substrate.
  • the through electrode substrates 10-1 and 10-5 are connected to the LSI substrate 70, and the through electrode substrates 10-2 and 10-4 are connected to the through electrode substrate 10-1.
  • a through electrode substrate 10-3 is connected on 10-2, and a through electrode substrate 10-6 is connected on the through electrode substrate 10-5.
  • the through electrode substrates 10-3, 10-4, and 10-6 may be replaced with a semiconductor circuit substrate.
  • the semiconductor device 1000 manufactured as described above includes various devices such as mobile terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigation systems, etc.), home appliances, and the like. Installed in electrical equipment.
  • mobile terminals mobile phones, smartphones, notebook personal computers, etc.
  • information processing devices desktop personal computers, servers, car navigation systems, etc.
  • home appliances and the like. Installed in electrical equipment.
  • FIG. 35 is a diagram showing an electronic apparatus using the semiconductor device according to the fifth embodiment of the present invention.
  • the semiconductor device 1000 is mounted on various electrical devices such as mobile terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigation systems, etc.), home appliances, and the like.
  • mobile terminals mobile phones, smartphones, notebook personal computers, etc.
  • information processing devices desktop personal computers, servers, car navigation systems, etc.
  • home appliances and the like.
  • an electric device on which the semiconductor device 1000 is mounted a smartphone 500 and a notebook personal computer 600 are shown.
  • These electric devices have a control unit 1100 configured by a CPU or the like that implements various functions by executing application programs.
  • the various functions include a function using an output signal from the semiconductor device 1000.
  • the semiconductor device 1000 may have the function of the control unit 1100.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Laser Beam Processing (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本開示の実施形態における貫通電極基板は、第１面から第２面に対して貫通し孔内部において径が極小値を有しない貫通孔を含む基板と、前記貫通孔の内部に配置された導電体と、を備え、前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％、５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が、８．０°以上である条件を満たす。

Description

貫通電極基板の製造方法、貫通電極基板および半導体装置
　本開示は、貫通電極基板に関する。
　近年、集積回路を形成した半導体回路基板を垂直に積層した三次元実装技術が用いられている。このような実装技術においては、貫通電極が形成された基板が用いられる。このような基板は、インターポーザといわれることもある。貫通電極は、基板に形成された貫通孔に導電体を配置することによって形成される。高集積化のためには、貫通孔の微細化が必要である。例えば、特許文献１、２には、微細な貫通孔を形成するために、ガラス基板にレーザを照射する技術が開示されている。
国際公開第２０１０／０８７４８３号 特表２０１４－５０１６８６号公報
　上記特許文献１、２に開示された技術によれば、貫通孔を微細化することができる一方、アスペクト比が大きくなる。アスペクト比が大きくなると、貫通孔内部への導電体の形成が困難となる。
　本開示の実施形態における目的は、貫通孔の内部に導電体を容易に形成することにある。
　本開示の一実施形態によると、第１面および第２面を有する基板に対して、前記第１面から前記第２面に対して貫通し孔内部において径が極小値を有しない貫通孔を形成し、前記貫通孔の内側面に対して、第１金属層を形成し、電解メッキ処理により前記第１金属層から第２金属層を成長させることを含み、前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％、５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が８．０°以上である条件を満たす、貫通電極基板の製造方法が提供される。
　本開示の一実施形態によると、第１面および第２面を有する基板に対して、前記第１面から前記第２面に対して貫通し孔内部において径が極小値を有する貫通孔を形成し、前記貫通孔の内側面に対して、第１金属層を形成し、電解メッキ処理により前記第１金属層から第２金属層を成長させることを含み、前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が４．０°以上、および前記第１面から５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度の合計値が－４．０°以下である条件を満たす、貫通電極基板の製造方法が提供される。
　前記基板はガラス基板であってもよい。
　前記貫通孔を形成する処理はレーザを前記基板に照射する処理を含んでもよい。
　前記第１金属層を形成する処理は、前記第１面側から前記第１金属層を堆積させる処理の後に、前記第２面側から前記第１金属層を堆積させる処理を含んでもよい。
　前記第１金属層を形成する処理は、前記第１面側から前記第１金属層を堆積させる処理の後に、前記第２面側から前記第１金属層を堆積させる処理を含んでもよい。
　前記貫通孔のアスペクト比は４以上であってもよい。
　本開示の一実施形態によると、第１面から第２面に対して貫通し孔内部において径が極小値を有しない貫通孔を含む基板と、前記貫通孔の内部に配置された導電体と、を備え、前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％、５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が、８．０°以上である条件を満たす、貫通電極基板が提供される。
　本開示の一実施形態によると、第１面から第２面に対して貫通し孔内部において径が極小値を有する貫通孔を含む基板と、前記貫通孔の内部に配置された導電体と、を備え、前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が４．０°以上、および前記第１面から５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度の合計値が－４．０°以下である条件を満たす、貫通電極基板が提供される。
　前記基板は、ガラス基板であってもよい。
　前記導電体は、前記導電体は、前記基板上に配置された第１金属層および前記第１金属層上に配置された第２金属層を含んでもよい。
　前記貫通孔のアスペクト比は４以上であってもよい。
　本開示の一実施形態によると、上記記載の貫通電極基板と、前記貫通電極基板の前記導電体と電気的に接続された半導体回路基板と、を有する半導体装置が提供される。
　本開示の実施形態によると、貫通孔の内部に導電体を容易に形成することができる。
本開示の第１実施形態における貫通電極基板の断面構造を説明する図である。 本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。 図２に続く貫通電極基板の製造方法（貫通孔の形成）を説明する図である。 図３に続く貫通電極基板の製造方法（第１金属層の形成）を説明する図である。 図４に続く貫通電極基板の製造方法（第１金属層の形成）を説明する図である。 図５に続く貫通電極基板の製造方法（第２金属層の形成）を説明する図である。 図６に続く貫通電極基板の製造方法（貫通電極の形成）を説明する図である。 図７に続く貫通電極基板の製造方法（配線層の形成）を説明する図である。 本開示の第１実施例における貫通孔の形状例（形状Ａ）を説明する図である。 本開示の第２実施例における貫通孔の形状例（形状Ｂ）を説明する図である。 本開示の第１実施例（形状Ａ１）における貫通孔の形状特性を説明する図である。 本開示の第１実施例（形状Ａ２）における貫通孔の形状特性を説明する図である。 本開示の第１実施例（形状Ａ３）における貫通孔の形状特性を説明する図である。 本開示の第１比較例（形状Ａ４）における貫通孔の形状特性を説明する図である。 本開示の第１比較例（形状Ａ５）における貫通孔の形状特性を説明する図である。 本開示の第２実施例（形状Ｂ１）における貫通孔の形状特性を説明する図である。 本開示の第２実施例（形状Ｂ２）における貫通孔の形状特性を説明する図である。 本開示の第２比較例（形状Ｂ３）における貫通孔の形状特性を説明する図である。 本開示の第２比較例（形状Ｂ４）における貫通孔の形状特性を説明する図である。 本開示の第３実施例における貫通孔の形状例（形状Ｃ）を説明する図である。 本開示の第４実施例における貫通孔の形状例（形状Ｄ）を説明する図である。 本開示の第５実施例における貫通孔の形状例（形状Ｅ）を説明する図である。 本開示の第３実施例（形状Ｃ１）における貫通孔の形状特性を説明する図である。 本開示の第３実施例（形状Ｃ２）における貫通孔の形状特性を説明する図である。 本開示の第３実施例（形状Ｃ３）における貫通孔の形状特性を説明する図である。 本開示の第３比較例（形状Ｃ４）における貫通孔の形状特性を説明する図である。 本開示の第４実施例（形状Ｄ１）における貫通孔の形状特性を説明する図である。 本開示の第４実施例（形状Ｄ２）における貫通孔の形状特性を説明する図である。 本開示の第４比較例（形状Ｄ３）における貫通孔の形状特性を説明する図である。 本開示の第４比較例（形状Ｄ４）における貫通孔の形状特性を説明する図である。 本開示の第５実施例（形状Ｅ１）における貫通孔の形状特性を説明する図である。 本開示の第２実施形態における半導体装置を示す図である。 本開示の第２実施形態における半導体装置の別の例を示す図である。 本開示の第２実施形態における半導体装置のさらに別の例を示す図である。 本開示の第２実施形態における半導体装置を用いた電子機器を説明する図である。
　以下、本開示の各実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂ等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
＜第１実施形態＞
［貫通電極基板の構成］
　図１は、本開示の第１実施形態における貫通電極基板の断面構造を説明する図である。貫通電極基板１０は、ガラス基板１００および配線層２１０、２２０を含む。ガラス基板１００の第１面１０１側には、配線層２１０が配置されている。ガラス基板１００の第２面１０２側には、配線層２２０が配置されている。ガラス基板１００は、第１面１０１から第２面１０２に対して貫通する貫通孔１５０を備える。貫通電極５０は、貫通孔１５０の内部、ガラス基板１００の第１面１０１側の一部および第２面１０２側の一部に配置された導電体である。貫通電極５０は、ガラス基板１００の第１面１０１側と第２面１０２側とを電気的に接続する。配線層２１０は、導電層２１２および絶縁層２１５を含む。配線層２２０は、導電層２２２および絶縁層２２５を含む。導電層２１２と導電層２２２とは、貫通電極５０を介して電気的に接続されている。なお、配線層２１０および配線層２２０の少なくとも一方または双方は存在しなくてもよい。
　図１では貫通孔１５０の形状は円筒形状のように示しているが、実際には、貫通孔１５０の内側面は複雑な形状を有している。図２～８の説明においても同様である。なお、貫通孔１５０の具体的な形状については、後述する図９、１０、２２、２３、２４に示す形状が例示される。
［貫通電極基板の製造方法］
　続いて、貫通電極基板１０の製造方法について、図２から図８を用いて説明する。まず、ガラス基板１００に貫通孔１５０を形成する工程について説明する。
　図２は、本開示の第１実施形態における貫通電極基板の製造方法を説明する図である。図３は、図２に続く貫通電極基板の製造方法（貫通孔の形成）を説明する図である。まず、ガラス基板１００を準備する（図２）。ガラス基板１００の厚さは、この例では、４００μｍである。ガラス基板１００の代わりに、石英基板、シリコンウェハ、セラミックなど他の無機材料で形成された基板が用いられてもよいし、樹脂基板などの有機材料で形成された基板が用いられてもよい。シリコンウェハ等、導電性を有する基板を用いる場合には、貫通孔が形成された状態において、貫通電極と基板とが導通しないように、貫通孔の内側面を含めた基板表面が絶縁体で覆われる。
　続いて、ガラス基板１００に貫通孔１５０を形成する（図３）。貫通孔１５０は、上述したように内側面が図９、１０、２０、２１、２２に示すいずれかの形状となるように形成される。この例では、貫通孔１５０の形状は、以下の第１条件および第２条件のいずれかを満たす。
（第１条件）
　第１条件は、以下の（１）、（２）に示す条件である。
（１）貫通孔１５０の内部において径Ｓｄが極小値を有しない。
（２）貫通孔１５０の内側面における複数の測定点の傾斜角度の合計値が８．０°以上である。
　ここで、複数の測定点とは、第１面１０１から第２面１０２までの区間のうちの第１面１０１から６．２５％、１８．７５％、３１．２５％、４３．７５％、５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置（合計８点）である。
（第２条件）
　第２条件は、以下の（３）、（４）、（５）に示す条件である。
（３）貫通孔１５０の内部において径Ｓｄが極小値を有する。
（４）貫通孔１５０の内側面における複数の第１測定点の傾斜角度の第１の合計値が４．０°以上である。
（５）貫通孔１５０の内側面における複数の第２測定点の傾斜角度の第２の合計値が－４．０°以下である。
　ここで、複数の第１測定点とは、第１面１０１から第２面１０２までの区間のうちの第１面１０１から６．２５％、１８．７５％、３１．２５％、４３．７５％の距離の位置（合計４点）である。複数の第２測定点とは、第１面１０１から第２面１０２までの区間のうちの第１面１０１から５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置（合計４点）である。
　上記の各用語の定義について説明する。貫通孔１５０の内部とは、貫通孔１５０におけるガラス基板１００の第１面１０１と第２面１０２との間を示す。貫通孔１５０の径Ｓｄとは、貫通孔１５０の中心軸に垂直な断面形状において、中心軸から内側面までの距離を示している。中心軸に垂直な断面の位置に応じて径Ｓｄは変化する。この例では、断面形状が円である。したがって、径Ｓｄは半径に相当する。また、中心軸は円の中心に位置する。また、この例では、貫通孔１５０の中心軸は、第１面１０１および第２面１０２に対して垂直になっている。傾斜角度とは、貫通孔１５０の中心軸に対する内側面の傾斜角度である。第１面１０１側が拡がる傾斜角度を正の値としている。
　第１条件を満たす貫通孔１５０は、ガラス基板１００に対して所定の条件でレーザを照射することによって形成される。第２条件を満たす貫通孔１５０は、ガラス基板１００に対して所定の条件でレーザを照射した後に、所定のエッチング液によりエッチング処理を施すことによって形成される。径Ｓｄの最大値は、３５μｍ～４５μｍ程度である。上述した通り、ガラス基板１００の厚さは４００μｍである。したがって、アスペクト比（貫通孔１５０の直径（径Ｓｄの最大値×２）に対する貫通孔１５０の長さ（ガラス基板１００の厚さ）の割合）は５程度である。上記の第１条件または第２条件は、アスペクト比が４以上である貫通孔１５０であるときに適用されることが望ましい。いずれの条件を満たす貫通孔１５０についても、詳細の加工条件については後述する各実施例において説明する。
　続いて、貫通孔１５０に貫通電極５０を形成する工程について説明する。
　図４は、図３に続く貫通電極基板の製造方法（第１金属層の形成）を説明する図である。図５は、図４に続く貫通電極基板の製造方法（第１金属層の形成）を説明する図である。図６は、図５に続く貫通電極基板の製造方法（第２金属層の形成）を説明する図である。図７は、図６に続く貫通電極基板の製造方法（貫通電極の形成）を説明する図である。
　貫通孔１５０が形成されたガラス基板１００に対して、第１金属層５１を形成する。第１金属層５１は、電解めっき処理のためのシード層の機能を有する。第１金属層５１はＴｉである。なお、第１金属層５１は、電解めっき処理のシード層として機能する金属であればよく、例えば、Ｃｕ、Ｎｉ、Ｃｒ、Ｔｉ、Ｗ等を含む金属であってもよい。
　第１金属層５１は、まず、ガラス基板１００の第１面１０１側からスパッタリング法によって形成される（図４）。この例では、ガラス基板１００を回転させながら、第１面１０１側からスパッタリング法により第１金属層５１が堆積される。ガラス基板１００の回転軸は、第１面１０１の法線に対して傾斜している。回転軸の傾斜角は、０°以上２０°以下であることが望ましく、この例では１０°である。なお、スパッタに用いられるターゲットの表面の法線は、この回転軸に平行である。
　この時点では、第１金属層５１は、第１面１０１側には形成されているが、第２面１０２側には形成されていない。また、第１金属層５１は、貫通孔１５０の内側面のうち第１面１０１側の一部には形成されているが、第２面１０２側の一部には形成されていない。そのため、ガラス基板１００の第２面１０２側からスパッタリング法により第１金属層５１を堆積する（図５）。この処理によって、ガラス基板１００の表面が第１金属層５１に覆われる。第１面１０１（および第２面１０２）上において、第１金属層５１は、０．１μｍ以上３μｍ以下の厚さになるように堆積されることが望ましく、この例では１．５μｍの厚さで堆積される。貫通孔１５０の内側面に堆積される第１金属層５１は、第１面１０１に堆積される第１金属層５１よりも薄くなる。
　続いて、第１金属層５１をシード層として、電解めっき処理により第２金属層５２を成長させる。電解メッキ処理の前に、第２金属層５２を成長させない領域にはレジスト等の絶縁体でマスクを形成しておき、第２金属層５２を成長させた後にマスクを除去する（図６）。このようにすると、マスクが形成された部分には第２金属層５２が成長しないため、マスクを除去した領域は第１金属層５１が露出される。
　第２金属層５２はＣｕである。なお、第２金属層５２は、Ａｕ、Ａｇ、Ｐｔ、Ａｌ、Ｎｉ、Ｃｒ、Ｓｎ等を含む金属であってもよい。この例では、第２金属層５２は、貫通孔１５０の内部を充填しない程度の膜厚で形成される。充填されないことによって形成された貫通孔１５０内の空間については、気体が存在する状態としてもよいし、樹脂等の絶縁体で充填されてもよいし、別の金属等の導電体で充填されてもよい。なお、第２金属層５２は、貫通孔１５０の内部を充填する程度の膜厚で形成されてもよい。
　続いて、第２金属層５２をマスクとして、露出されている第１金属層５１をエッチングすると、貫通電極５０が形成される（図７）。なお、貫通電極５０は、第１金属層５１および第２金属層５２の積層構造であるが、各図においてはこの積層構造を区別せずにまとめて記載している。
　貫通孔１５０のアスペクト比が大きくなるほど、貫通孔１５０の内側面の一部において第１金属層５１が形成されない場合がある。第１金属層５１が形成されない領域が存在すると、次の工程での電解めっき処理において第２金属層５２が形成されない領域が発生する。この結果、第１面１０１側と第２面１０２側との導通が実現しないという不良が発生してしまう。
　一方、貫通孔１５０の形状が上述した第１条件または第２条件を満たしていることにより、第１金属層５１が貫通孔１５０の内側面のほぼ全体わたって形成される。これにより、第２金属層５２が貫通孔１５０の内部で分離しにくくなるため第１面１０１側と第２面１０２側との導通を実現する貫通電極５０を形成することができる。
　図８は、図７に続く貫通電極基板の製造方法（配線層の形成）を説明する図である。ガラス基板１００に貫通電極５０が形成されると、続いて、ガラス基板１００の第１面１０１側に配線層２１０が形成される。配線層２１０は、例えば、コンタクトホールを有する絶縁層２１５を形成し、導電層２１２を形成することによって実現される。絶縁層２１５は、例えば、感光性のドライフィルムレジストによって形成される。ガラス基板１００上にドライフィルムレジストが形成され、所定のパターンで露光され、現像されることによってコンタクトホールが形成される。導電層２１２は、上述した貫通電極５０と同様に、電解メッキ処理を用いて形成されてもよいし、スパッタリング法などを用いた蒸着によって形成されてもよい。絶縁層２１５と導電層２１２とを繰り返して形成することにより多層構造の配線層２１０が形成される。
　続いて、ガラス基板１００の第２面１０２側に配線層２２０を形成すると、図１に示す構造が実現される。以上が貫通電極基板１０の製造方法についての説明である。
＜実施例＞
［貫通孔の形状（径Ｓｄの極小値無し）］
　貫通孔１５０の形状、およびこの形状を実現するための製造方法について説明する。まず、貫通孔１５０の内部において径Ｓｄが極小値を有しない形状について説明する。ここでは、第１実施例（形状Ａ）および第２実施例（形状Ｂ）について説明する。
　図９は、本開示の第１実施例における貫通孔の形状例（形状Ａ）を説明する図である。図９に示す貫通孔１５０Ａの径Ｓｄは、第１面１０１側で最も大きく、第２面１０２側に向かうほど小さくなっていき、第２面１０２側で最も小さい。なお、図９において、貫通孔１５０Ａの中心軸ＣＡは、貫通孔１５０Ａを第１面１０１に平行な面で切ったときに現れる円の中心に対応する。したがって、中心軸ＣＡから貫通孔１５０Ａの内側面までの距離（円の半径）が径Ｓｄに対応する。また、傾斜角度ＴＡは、中心軸ＣＡに対する内側面の角度である。図９では、第１面１０１からの１７５μｍ（４３．７５％）における内側面の傾きＳＳと中心軸ＣＡとの角度が傾斜角度ＴＡとして例示されている。
　図１０は、本開示の第２実施例における貫通孔の形状例（形状Ｂ）を説明する図である。図１０に示す貫通孔１５０Ｂの径Ｓｄは、第１面１０１側より第２面１０２側が小さく、第１面１０１側から第２面１０２側に向かうにつれて、一度大きくなってから小さくなる。すなわち、貫通孔の内部において、径Ｓｄが極大値を有する。径Ｓｄが極大値となる位置は、第１面１０１と第２面１０２との中央の位置よりも第１面１０１側に存在する。
　形状Ａおよび形状Ｂの貫通孔は、上述した特許文献１（国際公開第２０１０／０８７４８３号）に開示されたレーザの照射を行う装置を用いて作製された。エキシマレーザ光の照射は、５０μｍ毎にガラス基板１００の加工面での照射フルエンスを調整した。このように照射フルエンスを調整することによって、形成される貫通孔の形状を制御した。
［第１実施例および第１比較例］
　形状Ａを前提とした貫通孔１５０Ａの様々な形状について、第１金属層５１の形成に与える影響を評価した。ここでは、第１実施例として形状Ａ１～Ａ３の貫通孔を形成した。また、第１比較例として形状Ａ４、Ａ５の貫通孔を形成した。各形状における深さＦｄと照射フルエンス（およびショット数）との関係は以下の表１に示す通りである。なお、深さＦｄは、第１面１０１からの距離に対応する。したがって、深さＦｄ＝０μｍは第１面１０１に対応し、深さＦｄ＝４００μｍは第２面１０２に対応する。
Figure JPOXMLDOC01-appb-T000001
　図１１は、本開示の第１実施例（形状Ａ１）における貫通孔の形状特性を説明する図である。図１２は、本開示の第１実施例（形状Ａ２）における貫通孔の形状特性を説明する図である。図１３は、本開示の第１実施例（形状Ａ３）における貫通孔の形状特性を説明する図である。図１４は、本開示の第１比較例（形状Ａ４）における貫通孔の形状特性を説明する図である。図１５は、本開示の第１比較例（形状Ａ５）における貫通孔の形状特性を説明する図である。図１１～図１５において示される貫通孔の形状特性は、深さＦｄと径Ｓｄとの関係、および深さＦｄと傾斜角度ＴＡとの関係である。なお、傾斜角度ＴＡの測定位置は、第１面１０１から第２面１０２までの区間のうちの第１面１０１から６．２５％（２５μｍ）、１８．７５％（７５μｍ）、３１．２５％（１２５μｍ）、４３．７５％（１７５μｍ）、５６．２５％（２２５μｍ）、６８．７５％（２７５μｍ）、８１．２５％（３２５μｍ）、９３．７５％（３７５μｍ）の距離の位置（合計８点）である。
　形状Ａ１～Ａ５の貫通孔１５０Ａにおいて、上記の第１実施形態で説明した方法で貫通電極５０を形成した。各形状の貫通電極５０の断面を観察し、第１金属層５１が貫通孔１５０Ａの内側面全体に形成されているか否かを評価した。第１金属層５１が形成されていない領域がなければ良好（ＯＫ）、第１金属層５１が形成されていない領域がある場合には不良（ＮＧ）とした。なお、第１金属層５１は非常に薄いため、電解めっき処理により第２金属層５２を形成し、第２金属層５２の状況を観察することで、間接的に第１金属層５１が形成されているか否かを評価した。
　その結果、形状Ａ１、Ａ２、Ａ３は良好であり、形状Ａ４、Ａ５は不良であると判定された。
［第２実施例および第２比較例］
　形状Ｂを前提とした貫通孔１５０Ｂの様々な形状について、第１金属層５１の形成に与える影響を評価した。ここでは、第２実施例として形状Ｂ１、Ｂ２の貫通孔を形成した。また、第２比較例として形状Ｂ３、Ｂ４の貫通孔を形成した。各形状における深さＦｄと照射フルエンス（およびショット数）との関係は以下の表２に示す通りである。
Figure JPOXMLDOC01-appb-T000002
　図１６は、本開示の第２実施例（形状Ｂ１）における貫通孔の形状特性を説明する図である。図１７は、本開示の第２実施例（形状Ｂ２）における貫通孔の形状特性を説明する図である。図１８は、本開示の第２比較例（形状Ｂ３）における貫通孔の形状特性を説明する図である。図１９は、本開示の第２比較例（形状Ｂ４）における貫通孔の形状特性を説明する図である。図１６～図１９において示される貫通孔の形状特性は、深さＦｄと径Ｓｄとの関係、および深さＦｄと傾斜角度ＴＡとの関係である。評価方法は、上述と同様にして第１金属層５１が貫通孔１５０Ｂの内側面全体に形成されているか否かを評価した。
　その結果、形状Ｂ１、Ｂ２は良好であり、形状Ｂ３、Ｂ４は不良であると判定された。
［評価結果と傾斜角度の関係（径Ｓｄの極小値無し）］
　上記の第１実施例、第１比較例、第２実施例および第２比較例による評価結果により、傾斜角度ＴＡの合計値ＴＳＡが所定の条件を満たすときに良好な評価結果が得られることが見出された。傾斜角度合計値ＴＳＡは、８点の傾斜角度ＴＡを合計した値である。各形状に対する傾斜角度合計値ＴＳＡおよび評価結果の関係を以下の表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、８点の測定点における傾斜角度合計値ＴＳＡが８°以上であると、評価結果が良好となる。これは、上述した貫通孔１５０が「第１条件」を満たす形状であることを示す。
［貫通孔の形状（径Ｓｄの極小値有り）］
　貫通孔１５０の内部において径Ｓｄが極小値を有する形状について説明する。ここでは、第３実施例（形状Ｃ）、第４実施例（形状Ｄ）および第５実施例（形状Ｅ）について説明する。
　図２０は、本開示の第３実施例における貫通孔の形状例（形状Ｃ）を説明する図である。図２０に示す貫通孔１５０Ｃの径Ｓｄは、第１面１０１側および第２面１０２側で最も大きく、貫通孔の内部の中央付近で極小値を有する。中央付近とは、深さＦｄが、４３．７５％（１７５μｍ）と５６．２５％（２２５μｍ）との間の位置であり、ほぼ５０％（２００μｍ）の位置である。
　図２１は、本開示の第４実施例における貫通孔の形状例（形状Ｄ）を説明する図である。図２１に示す貫通孔１５０Ｄの径Ｓｄは、貫通孔の内部の中央付近で極小値を有し、第１面１０１と中央付近との中間位置および第２面１０２と中央付近との中間位置で極大値を有する。
　図２２は、本開示の第５実施例における貫通孔の形状例（形状Ｅ）を説明する図である。図２２に示す貫通孔１５０Ｅの径Ｓｄは、第１面１０１側および第２面１０２側において極大値を有し、第１面１０１と中央付近との中間位置および第２面１０２と中央付近との中間位置で極小値を有する。なお、第１面１０１での径Ｓｄおよび第２面１０２での径Ｓｄを除けば、中央付近において径Ｓｄが極大値を有する。
　形状Ｃ、形状Ｄおよび形状Ｅの貫通孔は、上述した特許文献２（特表２０１４－５０１６８６号公報）に開示されたレーザの照射を行う装置およびエッチング装置を用いて作製された。具体的には、上記文献に記載されるＮｄ：ＫＧＷレーザ装置を用いてＵＶレーザビームを照射することによってガラス基板１００の内部に損傷領域を形成する。このとき、ガラス基板１００の第１面１０１側からのレーザビーム照射、および第２面１０２側からのレーザビーム照射を順に行った。いずれの面側からのレーザビーム照射においても、それぞれ条件は同じである。
　両面それぞれのレーザビーム照射が終わった後に、３５℃のエッチング液（ＨＦ（２０体積％）＋ＨＮＯ3（１０体積％）水溶液）を用いた超音波浴内で１０分のエッチング処理を行うことにより、ガラス基板１００の損傷領域を溶解した。
　上記の処理のうち、レーザビームの照射条件を調整することによって、ガラス基板１００に形成される損傷領域の形状を調整した。損傷領域の形状が変化すると、その変化に伴って貫通孔の形状も変化する。照射条件は、レーザビームの入口開口径（ガラス基板１００の表面の開口径）、中間開口径（ガラス基板１００の中央付近（表面から２００μｍ）における開口径）、および照射時間である。入口開口径および中間開口径は、レンズＮＡと焦点位置とを変更することで調整される。
［第３実施例および第３比較例］
　形状Ｃを前提とした貫通孔１５０Ｃの様々な形状について、第１金属層５１の形成に与える影響を評価した。ここでは、第３実施例として形状Ｃ１、Ｃ２、Ｃ３の貫通孔を形成した。また、第３比較例として形状Ｃ４の貫通孔を形成した。各形状における照射条件は以下の表４に示す通りである。
Figure JPOXMLDOC01-appb-T000004
　図２３は、本開示の第３実施例（形状Ｃ１）における貫通孔の形状特性を説明する図である。図２４は、本開示の第３実施例（形状Ｃ２）における貫通孔の形状特性を説明する図である。図２５は、本開示の第３実施例（形状Ｃ３）における貫通孔の形状特性を説明する図である。図２６は、本開示の第３比較例（形状Ｃ４）における貫通孔の形状特性を説明する図である。図２３～図２６において示される貫通孔の形状特性は、深さＦｄと径Ｓｄとの関係、および深さＦｄと傾斜角度ＴＡとの関係である。評価方法は、上述と同様にして第１金属層５１が貫通孔１５０Ｃの内側面全体に形成されているか否かを評価した。
　その結果、形状Ｃ１、Ｃ２、Ｃ３は良好であり、形状Ｃ４は不良であると判定された。
［第４実施例および第４比較例］
　形状Ｄを前提とした貫通孔１５０Ｄの様々な形状について、第１金属層５１の形成に与える影響を評価した。ここでは、第４実施例として形状Ｄ１、Ｄ２の貫通孔を形成した。また、第４比較例として形状Ｄ３、Ｄ４の貫通孔を形成した。各形状における照射条件は以下の表５に示す通りである。
Figure JPOXMLDOC01-appb-T000005
　図２７は、本開示の第４実施例（形状Ｄ１）における貫通孔の形状特性を説明する図である。図２８は、本開示の第４実施例（形状Ｄ２）における貫通孔の形状特性を説明する図である。図２９は、本開示の第４比較例（形状Ｄ３）における貫通孔の形状特性を説明する図である。図３０は、本開示の第４比較例（形状Ｄ４）における貫通孔の形状特性を説明する図である。図２７～図３０において示される貫通孔の形状特性は、深さＦｄと径Ｓｄとの関係、および深さＦｄと傾斜角度ＴＡとの関係である。評価方法は、上述と同様にして第１金属層５１が貫通孔１５０Ｄの内側面全体に形成されているか否かを評価した。
　その結果、形状Ｄ１、Ｄ２は良好であり、形状Ｄ３、Ｄ４は不良であると判定された。
［第５実施例］
　形状Ｅを前提とした貫通孔１５０Ｅの様々な形状について、第１金属層５１の形成に与える影響を評価した。ここでは、第Ｅ実施例として形状Ｅ１の貫通孔を形成した。この形状における照射条件は以下の表６に示す通りである。
Figure JPOXMLDOC01-appb-T000006
　図３１は、本開示の第５実施例（形状Ｅ１）における貫通孔の形状特性を説明する図である。図３１において示される貫通孔の形状特性は、深さＦｄと径Ｓｄとの関係、および深さＦｄと傾斜角度ＴＡとの関係である。評価方法は、上述と同様にして第１金属層５１が貫通孔１５０Ｅの内側面全体に形成されているか否かを評価した。
　その結果、形状Ｅ１は良好であると判定された。
［評価結果と傾斜角度の関係（径Ｓｄの極小値有り）］
　上記の第３実施例、第３比較例、第４実施例、第４比較例および第５実施例による評価結果により、傾斜角度ＴＡの合計値ＴＳＡが所定の条件を満たすときに良好な評価結果が得られることが見出された。傾斜角度合計値ＴＳＡは、４点の傾斜角度ＴＡを合計した値である。各形状に対する傾斜角度合計値ＴＳＡおよび評価結果の関係を以下の表７に示す。傾斜角度ＴＡの測定位置は、第１面１０１から第２面１０２までの区間のうちの第１面１０１から６．２５％（２５μｍ）、１８．７５％（７５μｍ）、３１．２５％（１２５μｍ）、４３．７５％（１７５μｍ）の距離の位置の４点である。
　なお、形状Ｃ、Ｄ、Ｅの貫通孔については、貫通孔の中央（５０％、２００μｍ）に対して第１面１０１側と第２面１０２側とが対称の関係にある。そのため、傾斜角度ＴＡの測定位置は、第１面１０１から第２面１０２までの区間のうちの第１面１０１から５６．２５％（２２５μｍ）、６８．７５％（２７５μｍ）、８１．２５％（３２５μｍ）、９３．７５％（３７５μｍ）の距離の位置の４点とする場合には、傾斜角度合計値ＴＳＡは、正負を逆転させた値となる。
Figure JPOXMLDOC01-appb-T000007
　表６に示すように、４点の測定点（第１面１０１から第２面１０２までの区間のうちの第１面１０１から６．２５％（２５μｍ）、１８．７５％（７５μｍ）、３１．２５％（１２５μｍ）、４３．７５％（１７５μｍ）の距離の位置）における傾斜角度合計値ＴＳＡが４°以上であると、評価結果が良好となる。このとき、結果的には、４点の測定点（第１面１０１から第２面１０２までの区間のうちの第１面１０１か５６．２５％（２２５μｍ）、６８．７５％（２７５μｍ）、８１．２５％（３２５μｍ）、９３．７５％（３７５μｍ）の距離の位置）における傾斜角度合計値ＴＳＡが－４°以下であると、評価結果が良好となる。これは、上述した貫通孔１５０が「第２条件」を満たす形状であることを示す。
＜第２実施形態＞
　第２実施形態においては、第１実施形態における貫通電極基板１０を用いて製造される半導体装置について説明する。
　図３２は、本発明の第２実施形態に係る半導体装置を示す図である。半導体装置１０００は、積層された３つの貫通電極基板１０（１０－１、１０－２、１０－３）を有し、ＬＳＩ基板７０に接続されている。貫通電極基板１０－１は、例えば、ＤＲＡＭ等の半導体素子を有し、また、導電層２１２、２２２等で形成された接続端子８１－１、８２－１を有している。これらの貫通電極基板１０（１０－１、１０－２、１０－３）がガラス基板１００を用いたものでなくてもよく、一部の貫通電極基板１０は、他の貫通電極基板１０とは異なる材料の基板を用いたものであってもよい。接続端子８１－１は、ＬＳＩ基板７０の接続端子８０に対して、バンプ９０－１を介して接続されている。接続端子８２－１は、貫通電極基板１０－２の接続端子８１－２に対して、バンプ９０－２を介して接続されている。貫通電極基板１０－２の接続端子８２－２と、貫通電極基板１０－３の接続端子８３－１とについても、バンプ９０－３を介して接続されている。バンプ９０（９０－１、９０－２、９０－３）は、例えば、インジウム、銅、金等の金属を用いる。
　なお、貫通電極基板１０を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板１０と他の基板との接続は、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板１０と他の基板とが接着されてもよい。
　図３３は、本発明の第２実施形態に係る半導体装置の別の例を示す図である。図３３に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体回路基板（半導体チップ）７１－１、７１－２、および貫通電極基板１０を積層した積層構造体を有し、ＬＳＩ基板７０に接続されている。
　貫通電極基板１０は、半導体回路基板７１－１と半導体回路基板７１－２との間に配置され、バンプ９０－１、９０－２を介して、それぞれに接続されている。ＬＳＩ基板７０上に半導体回路基板７１－１が載置されている。ＬＳＩ基板７０と半導体回路基板７１－２とはワイヤ９５により接続されている。この例では、貫通電極基板１０は、複数の半導体回路基板を積層して３次元実装するためのインターポーザとして用いられる。貫通電極基板１０がそれぞれ機能の異なる複数の半導体回路基板と接続することで、多機能の半導体装置を実現することができる。例えば、半導体回路基板７１－１を３軸加速度センサとし、半導体回路基板７１－２を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を実現することができる。
　半導体回路基板がＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力される場合がある。この場合には、ローパスフィルタ、アンプ等についても半導体回路基板または貫通電極基板１０に形成してもよい。
　図３４は、本発明の第５実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図３２、図３３）は、３次元実装であったが、この例では、２．５次元実装に適用した例である。図３４に示す例では、ＬＳＩ基板７０には、６つの貫通電極基板１０（１０－１～１０－６）が積層されて接続されている。ただし、全ての貫通電極基板１０が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。
　図３４の例では、ＬＳＩ基板７０上に貫通電極基板１０－１、１０－５が接続され、貫通電極基板１０－１上に貫通電極基板１０－２、１０－４が接続され、貫通電極基板１０－２上に貫通電極基板１０－３が接続され、貫通電極基板１０－５上に貫通電極基板１０－６が接続されている。なお、図３３に示す例のように、貫通電極基板１０を複数の半導体回路基板を接続するためのインターポーザとして用いても、このような２．５次元実装が可能である。例えば、貫通電極基板１０－３、１０－４、１０－６などが半導体回路基板に置き換えられてもよい。
　上述のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
　図３５は、本発明の第５実施形態に係る半導体装置を用いた電子機器を示す図である。半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。半導体装置１０００が搭載された電気機器の例として、スマートフォン５００およびノート型パーソナルコンピュータ６００を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部１１００を有する。各種機能には、半導体装置１０００からの出力信号を用いる機能が含まれる。なお、半導体装置１０００が制御部１１００の機能を有していてもよい。
１０…貫通電極基板、５０…貫通電極、５１…第１金属層、５２…第２金属層、７０…ＬＳＩ基板、７１…半導体回路基板、８０，８１，８２…接続端子、９０…バンプ、９５…ワイヤ、１００…ガラス基板、１０１…第１面、１０２…第２面、１５０…貫通孔、２１０，２２０…配線層、２１２，２２２…導電層、２１５，２２５…絶縁層、５００…スマートフォン、６００…ノート型パーソナルコンピュータ、１０００…半導体装置、１１００…制御部

Claims (13)

  1. 　第１面および第２面を有する基板に対して、前記第１面から前記第２面に対して貫通し孔内部において径が極小値を有しない貫通孔を形成し、
    　前記貫通孔の内側面に対して、第１金属層を形成し、
    　電解メッキ処理により前記第１金属層から第２金属層を成長させることを含み、
    　前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％、５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が８．０°以上である条件を満たす、貫通電極基板の製造方法。
  2. 　第１面および第２面を有する基板に対して、前記第１面から前記第２面に対して貫通し孔内部において径が極小値を有する貫通孔を形成し、
    　前記貫通孔の内側面に対して、第１金属層を形成し、
    　電解メッキ処理により前記第１金属層から第２金属層を成長させることを含み、
    　前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が４．０°以上、および前記第１面から５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度の合計値が－４．０°以下である条件を満たす、貫通電極基板の製造方法。
  3. 　前記基板はガラス基板である、請求項１または請求項２に記載の貫通電極基板の製造方法。
  4. 　前記貫通孔を形成する処理はレーザを前記基板に照射する処理を含む、請求項３に記載の貫通電極基板の製造方法。
  5. 　前記貫通孔を形成する処理は、レーザを前記第１面側から前記基板に照射する処理、レーザを前記第２面側から前記基板に照射する処理、および前記基板をエッチング液によりエッチングする処理を含む、請求項４に記載の貫通電極基板の製造方法。
  6. 　前記第１金属層を形成する処理は、前記第１面側から前記第１金属層を堆積させる処理の後に、前記第２面側から前記第１金属層を堆積させる処理を含む、請求項１または請求項２に記載の貫通電極基板の製造方法。
  7. 　前記貫通孔のアスペクト比は４以上である、請求項１または請求項２に記載の貫通電極基板の製造方法。
  8. 　第１面から第２面に対して貫通し孔内部において径が極小値を有しない貫通孔を含む基板と、
    　前記貫通孔の内部に配置された導電体と、
    　を備え、
    　前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％、５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が、８．０°以上である条件を満たす、貫通電極基板。
  9. 　第１面から第２面に対して貫通し孔内部において径が極小値を有する貫通孔を含む基板と、
    　前記貫通孔の内部に配置された導電体と、
    　を備え、
    　前記貫通孔は、前記第１面から前記第２面までの区間のうち前記第１面から６．２５％、１８．７５％、３１．２５％、４３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度（前記第１面側が拡がる角度を正の傾斜角度とする）の合計値が４．０°以上、および前記第１面から５６．２５％、６８．７５％、８１．２５％、９３．７５％の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度の合計値が－４．０°以下である条件を満たす、貫通電極基板。
  10. 　前記基板は、ガラス基板である、請求項８または請求項９に記載の貫通電極基板。
  11. 　前記導電体は、前記基板上に配置された第１金属層および前記第１金属層上に配置された第２金属層を含む、請求項８または請求項９に記載の貫通電極基板。
  12. 　前記貫通孔のアスペクト比は４以上である、請求項８または請求項９に記載の貫通電極基板。
  13. 　請求項８または請求項９に記載の貫通電極基板と、
    　前記貫通電極基板の前記導電体と電気的に接続された半導体回路基板と、
    　を有する半導体装置。
PCT/JP2017/029276 2016-09-05 2017-08-14 貫通電極基板の製造方法、貫通電極基板および半導体装置 WO2018043106A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/293,272 US10847444B2 (en) 2016-09-05 2019-03-05 Through electrode substrate and semiconductor device
US17/070,374 US11728243B2 (en) 2016-09-05 2020-10-14 Through electrode substrate and semiconductor device
US18/214,216 US20230335465A1 (en) 2016-09-05 2023-06-26 Through electrode substrate and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016172606A JP6341245B2 (ja) 2016-09-05 2016-09-05 貫通電極基板の製造方法、貫通電極基板および半導体装置
JP2016-172606 2016-09-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/293,272 Continuation US10847444B2 (en) 2016-09-05 2019-03-05 Through electrode substrate and semiconductor device

Publications (1)

Publication Number Publication Date
WO2018043106A1 true WO2018043106A1 (ja) 2018-03-08

Family

ID=61301516

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/029276 WO2018043106A1 (ja) 2016-09-05 2017-08-14 貫通電極基板の製造方法、貫通電極基板および半導体装置

Country Status (4)

Country Link
US (3) US10847444B2 (ja)
JP (1) JP6341245B2 (ja)
TW (3) TW202407898A (ja)
WO (1) WO2018043106A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341245B2 (ja) * 2016-09-05 2018-06-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123546A (ja) * 2003-09-24 2005-05-12 Ibiden Co Ltd インターポーザ、多層プリント配線板
JP2006024652A (ja) * 2004-07-06 2006-01-26 Tokyo Electron Ltd インターポーザおよびインターポーザの製造方法
JP2011178642A (ja) * 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd 貫通電極付きガラス板の製造方法および電子部品
JP2014078720A (ja) * 2013-11-13 2014-05-01 Dainippon Printing Co Ltd 貫通電極基板の製造方法
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods
JP2016063114A (ja) * 2014-09-19 2016-04-25 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2016213253A (ja) * 2015-04-30 2016-12-15 大日本印刷株式会社 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154187A (ja) 1990-10-18 1992-05-27 Mitsubishi Materials Corp スルーホール配線板の構造及びその製造方法
DE69507926T2 (de) 1994-04-28 1999-09-16 Koninkl Philips Electronics Nv Verfahren zur erzeugung eines kupferbildes auf einer aus elektrisch nichtleitendem material bestehenden platte mittels eines photolithographischen verfahrens
JP4012375B2 (ja) 2001-05-31 2007-11-21 株式会社ルネサステクノロジ 配線基板およびその製造方法
JP2003218518A (ja) 2002-01-28 2003-07-31 Tokuyama Corp 回路基板の製造方法
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판
KR100786156B1 (ko) 2004-07-06 2007-12-18 동경 엘렉트론 주식회사 인터포저 및 인터포저의 제조 방법
SG172796A1 (en) 2009-02-02 2011-08-29 Asahi Glass Co Ltd Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member
JP2011054907A (ja) * 2009-09-04 2011-03-17 Chemitoronics Co Ltd 貫通電極付き基板の製造方法、及び貫通電極付き基板
US8304657B2 (en) 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5905899B2 (ja) 2010-11-30 2016-04-20 コーニング インコーポレイテッド ガラスに孔の高密度アレイを形成する方法
JP5845929B2 (ja) * 2012-01-27 2016-01-20 セイコーエプソン株式会社 ベース基板、電子デバイス、ベース基板の製造方法、及び電子デバイスの製造方法
JP6038517B2 (ja) * 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法
JP6263859B2 (ja) 2013-04-18 2018-01-24 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP6201663B2 (ja) * 2013-11-13 2017-09-27 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US9165885B2 (en) * 2013-12-30 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered via redistribution layer (RDL) for a package and a method for forming the same
JP6273873B2 (ja) * 2014-02-04 2018-02-07 大日本印刷株式会社 ガラスインターポーザー基板の製造方法
JP6375159B2 (ja) * 2014-07-07 2018-08-15 新光電気工業株式会社 配線基板、半導体パッケージ
JP2016049542A (ja) * 2014-08-29 2016-04-11 アイシン精機株式会社 レーザ加工方法、ガラス加工部品の製造方法及びレーザ加工装置
CN106795044A (zh) * 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
JP6148764B2 (ja) * 2016-05-23 2017-06-14 新光電気工業株式会社 配線基板及びその製造方法
JP6341245B2 (ja) * 2016-09-05 2018-06-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123546A (ja) * 2003-09-24 2005-05-12 Ibiden Co Ltd インターポーザ、多層プリント配線板
JP2006024652A (ja) * 2004-07-06 2006-01-26 Tokyo Electron Ltd インターポーザおよびインターポーザの製造方法
JP2011178642A (ja) * 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd 貫通電極付きガラス板の製造方法および電子部品
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods
JP2014078720A (ja) * 2013-11-13 2014-05-01 Dainippon Printing Co Ltd 貫通電極基板の製造方法
JP2016063114A (ja) * 2014-09-19 2016-04-25 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2016213253A (ja) * 2015-04-30 2016-12-15 大日本印刷株式会社 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置

Also Published As

Publication number Publication date
US11728243B2 (en) 2023-08-15
US20210028090A1 (en) 2021-01-28
TW202407898A (zh) 2024-02-16
US20190198427A1 (en) 2019-06-27
TWI763702B (zh) 2022-05-11
JP6341245B2 (ja) 2018-06-13
JP2018039678A (ja) 2018-03-15
TW201826454A (zh) 2018-07-16
US10847444B2 (en) 2020-11-24
US20230335465A1 (en) 2023-10-19
TW202230641A (zh) 2022-08-01
TWI821972B (zh) 2023-11-11

Similar Documents

Publication Publication Date Title
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
WO2018092480A1 (ja) 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法
US20230335465A1 (en) Through electrode substrate and semiconductor device
JP6369653B1 (ja) 貫通電極基板および半導体装置
JP6809511B2 (ja) 貫通電極基板および半導体装置
US10008442B2 (en) Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used
JP2016072433A (ja) 貫通電極基板及びその製造方法
US8519524B1 (en) Chip stacking structure and fabricating method of the chip stacking structure
JP6561635B2 (ja) 貫通電極基板及びその製造方法
JP7239045B2 (ja) 貫通電極基板および半導体装置
JP6446934B2 (ja) 導電材スルーホール基板及びその製造方法
JP7088271B2 (ja) 貫通電極基板および半導体装置
JP2015156424A (ja) 印刷回路基板、半導体装置、およびそれらの製造方法
JP2023075206A (ja) 貫通電極基板および半導体装置
JP6263859B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2018195661A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP6690142B2 (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ
JP2019016733A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP2019114734A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP6658846B2 (ja) 貫通電極基板
JP6435893B2 (ja) 貫通電極基板の製造方法
JP2016225360A (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
TW201626869A (zh) 中介層結構及其製作方法
JP2019016732A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP2011009781A (ja) 貫通電極付き半導体デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17846114

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17846114

Country of ref document: EP

Kind code of ref document: A1