JP6561635B2 - 貫通電極基板及びその製造方法 - Google Patents

Description

本発明は貫通電極基板及びその製造方法に関する。

近年、ＬＳＩシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設けて貫通孔の内部に導電材を充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている。

特に、めっき処理により貫通電極を形成する技術として、貫通孔の一方の開口縁近傍に蓋めっきを形成し、基板の厚さ方向に導電材を成長させる所謂ボトムアップ方式によって導電材を充填する技術が知られている（特許文献１、２）。

また、めっき処理により貫通電極を形成するもう一つの技術として、貫通孔の側壁にシード層を形成し、当該シード層上に導電材を成長させる所謂コンフォーマル方式によって貫通孔の側壁に亘って導電材を形成する技術が知られている（特許文献３）。

特開２０１３−１０６０１５号公報 特開２０１４−１８７２９７号公報 特開２００７−０６７３４１号公報

しかしながら、上記ボトムアップ方式によって貫通孔に導電材を充填する方法は、導電体の充填に長時間を要するため、製造コストが上昇してしまうといった問題を有する。

一方、上記コンフォーマル方式の場合には、貫通孔の側壁に亘ってシード層を形成する必要がある。シード層の形成は、ドライ処理とウェット処理を用いることができるが、これらは以下に述べる問題を有する。

ドライ処理の一つとして、例えば蒸着法がある。蒸着法は、基板（貫通孔）と蒸着源との角度設定のために特殊な装置を必要とすることや、処理時間が長期化すること等から、製造コストが上昇してしまう。

他のドライ処理の一つとして、スパッタリング法がある。スパッタリング法は短時間での処理が可能であるものの、特に貫通孔の孔径が小さく、かつ貫通孔が深い場合、貫通孔の側壁に、深さ方向全体に亘ってシード層を付着させることには限界がある。つまり、このような場合、基板の両面を導通させる貫通電極を形成することが困難となる。

ウェット処理の一つとしては、無電解めっき法がある。無電解めっき法においては、基板を処理溶液に浸漬して、貫通孔の側壁にシード層を形成する。しかしながら、この場合には特殊な処理液が必要であることや、処理液の安定性に欠けるといったことから材料費が高価になる傾向がある。また、均一に形成することが困難である。

本発明は、上記実情に鑑み、信頼性の高い貫通電極基板を低コストで提供することを目的とする。

本発明の一実施形態に係る貫通電極基板は、貫通孔を有する基板と、貫通孔内の、所定の深さから基板の第１面側を占める第１領域に充填された第１導電層と、貫通孔内の第１領域以外の第２領域の側壁に亘って配置され、第１導層と導通する第２導電層とを含む。

このような構成を有することによって、貫通孔内の全域に第１導電層が充填される必要が無い。つまり、製造工程において、従来のボトムアップ方式に比べて充填に要する時間が短縮され、材料費が削減されるため、低コストで貫通電極基板を提供することができる。

第２導電層は、貫通孔の側壁に配置される第２シード層と、第２シード層を覆う第２めっき層とを含んでもよい。

コンフォーマル方式によるめっき処理を用いて第２導電層を形成することによって、従来のボトムアップ方式によるめっき処理に比べて処理時間を短縮することができる。

貫通孔は、アスペクト比が４以上であってもよい。

貫通孔のアスペクト比が４以上であっても、従来のボトムアップ方式及びコンフォーマル方式によるによるめっき処理に比べて、信頼性の高い貫通電極を低コストで提供することができる。

貫通孔内の第２領域は、アスペクト比が２以下であってもよい。

第２シード層は貫通孔の深さ全体に亘って形成される必要が無いため、スパッタリング法等を用いて容易に第２シード層を形成することができる。

貫通孔は、貫通孔の側壁を周回する凸部を有してもよい。

第２シード層を基板の第２面から深くまで形成することができる。つまり、貫通孔の内部において、ボトムアップ方式によって第１めっき層が充填される第１領域の深さを浅くしても、第１めっき層と第２シード層との導通を確保することができる。よって、第１めっき層を充填するための処理時間が短縮され、低コストで貫通電極基板を提供することができる。

本発明の一実施形態に係る貫通電極基板の製造方法は、貫通孔を有する基板の第１面側に、第１シード層を形成し、第１面とは反対の基板の第２面側及び貫通孔の側壁に、第２シード層を形成し、第１シード層を介して電流が供給される電解めっき処理によって、第２シード層と導通するまで第１めっきを成長させ、第２シード層を介して電流が供給される電解めっき処理によって、第２シード層上に第２めっきを形成することを含む。

このような構成を有することによって、第１めっき層は、基板の第１面から第２面にかけて成長させる必要が無い。換言すると、貫通孔の内部の全域に充填させる必要が無い。そのため、従来のボトムアップ方式によるめっき処理に比べて処理時間を短縮することができる。更に、第１めっき層は、第２シード層と導通する深さまで充填されるため、従来のコンフォーマル方式によるめっき処理に比べて、シード層の形成が容易になる。つまり、従来のコンフォーマル方式によるめっき処理は、貫通孔の側壁全体に亘って形成する必要があり、貫通孔のアスペクト比が高いほど困難になる。上記の構成によれば、貫通孔の側壁全体に亘ってシード層を形成する必要は無い。これによって、特にアスペクト比の高い貫通孔において、従来の方式に比べて貫通電極基板を形成するための処理時間が短縮され、製造工程が容易になる。

第１シード層を形成することは、スパッタリング法を用いて形成することであってもよい。

短時間の処理で第１シード層を形成することができる。

第１シード層を形成することは、導電性を有し、刺激の印加により粘着力が低下する粘着層を形成することであってもよい。

シード層を別途形成して、電解めっき処理後に除去するという工程を行わなくてもよく、製造工程を簡略化することができる。

貫通孔は、アスペクト比が４以上であってもよい。

貫通孔のアスペクト比が４以上であっても、従来のボトムアップ方式及びコンフォーマル方式によるによるめっき処理に比べて、信頼性の高い貫通電極を低コストで提供することができる。

貫通孔内の第２領域は、アスペクト比が２以下であってもよい。

第２シード層は貫通孔の深さ全体に亘って形成される必要が無いため、スパッタリング法等を用いて容易に第２シード層を形成することができる。

貫通孔は、貫通孔の側壁を周回する凸部を有してもよい。

第２シード層を基板の第２面から深くまで形成することができる。つまり、貫通孔の内部において、ボトムアップ方式によって第１めっき層が充填される第１領域の深さを浅くしても、第１めっき層と第２シード層との導通を確保することができる。よって、第１めっき層を充填するための処理時間が短縮され、低コストで貫通電極基板を提供することができる。

本発明によると、信頼性の高い貫通電極基板を低コストで提供することができる。

本発明の一実施形態に係る貫通電極基板の上面を示す模式図である。 本発明の一実施形態に係る貫通電極基板の断面を示す模式図である。 本発明の一実施形態に係る貫通電極基板の構成について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の構成について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の構成について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の構成について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の構成について説明するための断面図である。 本発明の一実施形態に係る貫通電極基板の構成について説明するための断面図である。 本発明に係る貫通電極基板に適用可能な貫通電極の平面視における形状の一例を示す図である。 本発明の一実施形態に係る半導体装置を示す図である。 本発明の一実施形態に係る半導体装置を示す図である。 本発明の一実施形態に係る半導体装置を示す図である。

以下、図面を参照して、本発明の貫通電極基板及びその製造方法について詳細に説明する。なお、本発明の貫通電極基板及びその製造方法は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。全ての実施形態においては、同じ構成要素には同一符号を付して説明する。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。

＜第１実施形態＞
［貫通電極基板の構成］
図１及び図２を用いて、本実施形態に係る貫通電極基板１００の構成について詳細に説明する。図１は、本実施形態に係る貫通電極基板１００の概要を示す平面図である。また、図２は、本実施形態に係る貫通電極基板１００のＡ−Ａ´断面図である。

本実施形態では、貫通電極基板１００の表裏面にそれぞれ１層の配線層１３０が配置され、それらの配線層１３０が貫通電極１１０によって接続された構造について説明するが、この構造に限定するものではなく、例えば、表裏面に多層配線が配置されていてもよく、また、トランジスタ等の素子が配置されていてもよい。

図１及び図２に示すように、本実施形態に係る貫通電極基板１００は、第１面１０４から、第１面１０４とは反対側の第２面１０６を貫通する貫通孔１０８を有する基板１０２と、貫通孔１０８の内部に配置され、第１面１０４と第２面１０６とを接続する貫通電極１１０とを有する。

尚、本実施形態に係る貫通電極基板１００の貫通孔１０８は円柱をくり抜いた形状を有するが、後述するように、このような形状に限られない。つまり、貫通孔１０８の開口縁の形状は円形に限られない。また、柱状に限られず、深さ方向によって、基板面方向に切った断面形状が異なっても構わない。

貫通電極１１０は、貫通孔１０８内の、所定の深さから基板１０２の第１面１０４側を占める第１領域１１６に充填された第１導電層１１２と、貫通孔１０８内の第１領域１１６以外の第２領域１１８の側壁に亘って配置され、第１導層と導通する第２導電層１１４とを含む。

このような構成を有することによって、貫通孔１０８内の全体に第１導電層１１２が充填される必要が無い。つまり、後述する製造工程において、従来のボトムアップ方式によるめっき処理に比べて第１導電層１１２の充填に要する時間が短縮され、材料費が削減されるため、低コストで貫通電極基板を提供することができる。

また、再配線層を要求する面に充填めっきをしておけば、その面に絶縁層等を形成することができる。孔が開いていると、うまくその上に膜形成ができない、又は、無理に形成すると気泡が残ってしまい、経時安定性の問題がある。後の加熱等で、該気泡が膨れると、上層の膜が破壊される。また片側には孔が形成されているので、効率的にめっき層と孔側壁の微空間や充填めっき層の微空間のガス抜きができる。そのため、安定性の優れた貫通電極を提供することができる。

更に、このような構成を有することによって、貫通孔１０８の側壁に亘って配置される第２導電層１１４は、少なくとも第１導電層１１２と導通すればよいため、貫通孔１０８の深さ方向全体に亘って形成される必要が無い。つまり、後述する製造工程において、従来のコンフォーマル方式に比べて貫通孔１０８の深くまでシード層を形成する必要が無いため、シード層の形成が容易になる。これによって、例えば、シード層形成のための処理時間が比較的短いスパッタリング法等を用いることができる。

基板１０２の一面方向から、スパッタリング法を用いて貫通孔１０８の側壁にシード層を形成する場合、貫通孔１０８のアスペクト比が２以上である場合は、貫通孔１０８の深さ全体に亘って形成することは困難である。尚、貫通孔１０８のアスペクト比とは、貫通孔１０８の平面形状が円形の場合、基板１０２の厚さｔを貫通孔１０８の直径φで除した値と定義する。

つまり、基板１０２の両面方向から、スパッタリング法を用いて貫通孔１０８の側壁にシード層を形成する場合であっても、貫通孔１０８のアスペクト比が４以上では貫通孔１０８の深さ全体に亘って形成することが困難である。

本実施形態に係る貫通電極基板１００の構成は、貫通孔１０８のアスペクト比が４以上である場合にも適用することができる。第２シード層１１４ａがスパッタリング法で形成される場合には、貫通孔１０８内の第２領域１１８は、アスペクト比が２以下であることを要する。つまり、第１導電層１１２を充填する際には、少なくとも第２領域１１８のアスペクト比が２以下となる深さまで充填すればよい。ここで、第２領域１１８のアスペクト比とは、貫通孔１０８内において第２領域１１８が占める深さｔ２を貫通孔の口径φで除した値と定義する。

図３を用いて、本実施形態に係る貫通電極基板の構成について、更に詳細に説明する。図３は、本実施形態に係る貫通電極基板の構成について説明するための断面図である。

第１導電層１１２は、貫通孔１０８の第１面１０４側の開口縁近傍の第１シード層１１２ａと、第１領域１１６を充填する第１めっき層１１２ｂとを含んでもよい。製造方法の説明にて詳述するが、第１シード層１１２ａは、基板１０２の第１面１０４側に蓋めっきを形成するためのシード層である。蓋めっきを形成するための第１シード層１１２ａは少なくとも基板１０２の第１面１０４側の表面に形成されればよく、貫通孔１０８内の開口縁近傍に形成することは必須ではない。そのため、貫通孔１０８の第１面１０４側近傍に第１シード層１１２ａが配置されない場合も有り得る。

第１シード層１１２ａの材料としては、下地の基板１０２と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、第１シード層１１２ａ上に堆積される第１めっき層１１２ｂが銅（Ｃｕ）を含む場合、第１シード層１１２ａは、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。更に、これらを積層してもよい。ここで、第１シード層１１２ａの厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲でが望ましい。

第１めっき層１１２ｂとしては、第１シード層１１２ａとの密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。

第２導電層１１４は、貫通孔１０８の側壁に配置される第２シード層１１４ａと、第２シード層１１４ａを覆う第２めっき層１１４ｂとを含む。製造方法の説明にて詳述するが、第２シード層１１４ａは、コンフォーマル方式によって第２めっき層１１４ｂを形成するためのシード層である。第２シード層１１４ａは、第１めっき層１１２ｂと導通している。よって、第２シード層１１４ａに電流を供給すると第１めっき層１１２ｂにも電流が供給されるため、第２めっき層１１４ｂは第１めっき層１１２ｂ上にも形成され得る。

第２シード層１１４ａ及び第２めっき層１１４ｂの材料としては、それぞれ前述した第１シード層１１２ａ及び第１めっき層１１２ｂと同様の材料を用いることができる。

基板１０２の厚さは特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することが好ましい。より好ましくは、２００μｍ以上５００μｍ以下の厚さであるとよい。基板１０２の厚さが薄くなると、基板１０２のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板１０２上に形成する薄膜等の内部応力により基板１０２が反ってしまう。また、基板１０２の厚さが厚くなると貫通孔１０８の形成時間が長くなる。その影響で製造工程が長期化し、製造コストが上昇してしまう。

基板１０２としては、絶縁性基板、半導体基板又は導電性基板を用いることができる。絶縁性基板としては、例えばガラス基板、石英基板、サファイア基板、樹脂基板等を用いることができる。半導体基板としては、例えばシリコン基板、炭化シリコン基板、化合物半導体基板等を用いることができる。導電性基板としては、例えばアルミニウム基板、ステンレス基板等を使用することができる。また、これらが積層されたものであってもよい。

［貫通電極基板の製造方法］
図４乃至図６を用いて、本実施形態に係る貫通電極基板の製造方法について詳細に説明する。図４乃至図６は、本実施形態に係る貫通電極基板の製造方法について説明するための断面図である。

先ず、貫通孔１０８を有する基板１０２を用意する（図４（ａ））。図では貫通孔１０８を形成する工程を省略したが、基板１０２の第１面１０４又は第２面１０６にマスクを形成し、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）、ＤＲＩＥ（Ｄｅｅｐ ＲＩＥ：深掘り反応性イオンエッチング）等のドライエッチング加工、サンドブラスト加工、レーザー加工等を用いて形成することができる。

次いで、基板１０２の第１面１０４側に、第１シード層１１２ａを形成する（図４（ｂ））。第１シード層１１２ａは、例えばスパッタリング法を用いて形成される。第１シード層１１２ａは、貫通孔１０８の第１面１０４側の開口縁付近に蓋めっきを形成するために設けられるため、基板１０２の第１面１０４に堆積され、貫通孔１０８の側壁には可能な限り付着しないことが好ましい。そのため、指向性の高いロングスロースパッタリング法を用いることが好ましい。本実施形態において、第１シード層１１２ａの形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。

次いで、基板１０２の第１面１０４とは反対の第２面１０６側及び貫通孔１０８の側壁に、第２シード層１１４ａを形成する（図５（ａ））。第２シード層１１４ａは、例えばスパッタリング法を用いて形成される。第２シード層１１４ａは、貫通孔１０８の側壁に、第２面１０６側の開口縁から可能な限り深く形成されることが好ましい。本実施形態において、第２シード層１１４ａの形成方法については、第１シード層１１２ａの形成方法と同様にスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。

尚、上述の第１シード層１１２ａを形成する工程及び第２シード層１１４ａを形成する工程は逆であってもよい。

次いで、第１シード層１１２ａを介して電流が供給される電解めっき処理によって、第１めっきを成長させる（図５（ｂ））。ここでの第１めっきを成長させることは、所謂ボトムアップ方式によるめっき処理である。本実施形態においては、第２シード層１１４ａと導通するまで第１めっき層１１２ｂを成長させる（図６（ａ））。これによって、貫通孔１０８を介して第１面１０４側と第２面１０６側との導通が確保される。

次いで、第２シード層１１４ａを介して電流が供給される電解めっき処理によって、第２シード層１１４ａ上に第２めっき層１１４ｂを形成する（図６（ｂ））。ここでの第２めっきを形成することは、所謂コンフォーマル方式によるめっき処理である。

以上の工程の後、基板１０２の第１面１０４及び第２面１０６に付着した第１シード層１１２ａ、第１めっき層１１２ｂ、第２シード層１１４ａ及び第２めっき層１１４ｂをＣＭＰ（化学的機械的研磨）処理等によって除去してもよい。または、フォトリソグラフィー工程によって配線を形成してもよい。

以上、本実施形態に係る貫通電極基板の製造方法について説明した。本実施形態に係る貫通電極基板の製造方法は、ボトムアップ方式によるめっき処理とコンフォーマル方式によるめっき処理を組み合わせ、両者の欠点を補っためっき処理と言える。本実施形態に係る貫通電極基板の製造方法は、以上のような構成を有することによって、以下のような有利な作用及び効果を有する。

第１めっき層１１２ｂは、基板１０２の第１面１０４から第２面１０６にかけて成長させる必要が無い。換言すると、貫通孔１０８の内部の全域に充填させる必要が無い。そのため、従来のボトムアップ方式によるめっき処理に比べて処理時間を短縮することができる。

更に、第１めっき層１１２ｂは、第２シード層１１４ａと導通する深さまで充填されるため、従来のコンフォーマル方式によるめっき処理に比べて、シード層の形成が容易になる。つまり、従来のコンフォーマル方式によるめっき処理は、貫通孔１０８の側壁全体に亘って形成する必要があり、貫通孔１０８のアスペクト比が高いほど困難になる。本実施形態によれば、貫通孔１０８の側壁全体に亘ってシード層を形成する必要は無い。これによって、特にアスペクト比の高い貫通孔１０８において、従来の方式に比べて貫通電極基板を形成するための処理時間が短縮され、製造工程が容易になる。

＜第２実施形態＞
［貫通電極基板の構成］
図７を用いて、本実施形態に係る貫通電極基板の構成について、更に詳細に説明する。図７は、本実施形態に係る貫通電極基板の構成について説明するための断面図である。

本実施形態に係る貫通電極基板２００は、第１実施形態に係る貫通電極基板１００に比べると、基板１０２の第１面１０４側の開口縁近傍に第１シード層１１２ａを含まない点と、基板１０２の第１面１０４側の表面に第１めっき層１１２ｂが配置されない点で相違している。これらの相違点を有する理由について、以下の貫通電極基板の製造方法の説明において詳述する。

［貫通電極基板の製造方法］
図８乃至図１０を用いて、本実施形態に係る貫通電極基板の製造方法について詳細に説明する。図８乃至図１０は、本実施形態に係る貫通電極基板の製造方法について説明するための断面図である。

本実施形態に係る貫通電極基板の製造方法は、第１実施形態に係る貫通電極基板の製造方法と比較すると、第１シード層１１２ａを形成する工程が相違している。貫通孔１０８を有する基板１０２を用意した後（図８（ａ））、図８（ｂ）に示すように、本実施形態においては、第１シード層１１２ａとして、導電性を有し、刺激の印加により粘着力が低下する粘着層を形成する。

この例では、基板１０２の第１面１０４側に、粘着シート１２０を貼り付ける。粘着シート１２０は、部材を挟んで少なくとも片面に粘着層が配置された積層体として形成されている。粘着シート１２０の粘着層のうち基板１０２側の粘着層は、導電性を有し、刺激（この例では所定温度以上の熱）の印加によって粘着力が低下する。なお、刺激は所定温度以上の熱に限らず、光であってもよい。以下の説明において、導電性を有するこの粘着層を導電性粘着層１１２ｃという場合がある。

次いで、第１実施形態と同様に、基板１０２の第１面１０４とは反対の第２面１０６側及び貫通孔１０８の側壁に、第２シード層１１４ａを形成する（図９（ａ））。尚、本実施形態においても、上述の導電性粘着層１１２ｃを形成する工程及び第２シード層１１４ａを形成する工程は逆であってもよい。

次いで、第１シード層としての粘着層を介して電流が供給される電解めっき処理によって、第１めっき層１１２ｂを成長させる（図９（ｂ））。ここでの第１めっきを成長させることは、所謂ボトムアップ方式によるめっき処理である。本実施形態においては、第２シード層１１４ａと導通するまで第１めっき層１１２ｂを成長させる（図１０（ａ））。これによって、貫通孔１０８を介して第１面１０４側と第２面１０６側との導通が確保される。

次いで、第２シード層１１４ａを介して電流が供給される電解めっき処理によって、第２シード層１１４ａ上に第２めっき層１１４ｂを形成する。（図１０（ｂ））

次いで、所定温度以上の熱処理を粘着シート１２０に施して、導電性粘着層１１２ｃの粘着力を低下させる。そして、基板１０２から粘着シート１２０を剥がす（図示せず）。上述したとおり、粘着シート１２０の導電性粘着層１１２ｃを電解めっき処理の電極として用いることができ、粘着シート１２０を剥がせばその電極も除去されることになる。そのため、スパッタリング法等によってシード層を別途形成して、電解めっき処理後に除去するという工程を行わなくてもよく、製造工程を簡略化することができる。

＜第３実施形態＞
［貫通電極基板の構成］
図１１を用いて、本実施形態に係る貫通電極基板３００の構成について説明する。図１１は、本実施形態に係る貫通電極基板３００の構成について説明するための断面図である。

本実施形態に係る貫通電極基板３００は、第１実施形態に係る貫通電極基板１００に比べると、貫通孔１０８の形状が相違している。つまり、本実施形態に係る貫通電極基板３００の貫通孔１０８の側壁は、貫通孔１０８の開口縁から基板１０２の表面に平行な方向（基板の平面方向）に突出し、頭頂部１２２を備える凸部を有している。つまり、貫通孔１０８の孔径は基板１０２の第１面１０４又は第２面１０６から頭頂部に向かって徐々に小さくなる直線形状を有している。換言すると、貫通孔１０８の側壁を周回する凸部を有する。本実施形態においては、頭頂部は基板１０２の深さ方向に対して、基板１０２の略中央に位置する。しかし、後述するように、頭頂部の位置は略中央部に限られない。

このような構成を有することによって、製造工程において第２シード層１１４ａを基板１０２の第２面１０６からより深くまで形成することができる。つまり、貫通孔１０８の内部において、ボトムアップ方式によって第１めっき層１１２ｂが充填される第１領域１１６の深さを浅くしても、第１めっき層１１２ｂと第２シード層１１４ａとの導通を確保することができる。よって、第１めっき層１１２ｂを充填するための処理時間が短縮され、低コストで貫通電極基板３００を提供することができる。

また、再配線層を要求する面に充填めっきをしておけば、その面に絶縁層等を形成することができる。孔が開いていると、うまくその上に膜形成ができない、又は、無理に形成すると気泡が残ってしまい、経時安定性の問題がある。後の加熱等で、該気泡が膨れると、上層の膜が破壊される。また片側には孔が形成されているので、効率的にめっき層と孔側壁の微空間や充填めっき層の微空間のガス抜きができる。そのため、安定性の優れた貫通電極を提供することができる。

＜第４実施形態＞
［貫通電極基板の構成］
図１２を用いて、本実施形態に係る貫通電極基板４００の構成について説明する。図１２は、本実施形態に係る貫通電極基板の構成について説明するための断面図である。

本実施形態に係る貫通電極基板３００は、第１実施形態に係る貫通電極基板１００に比べると、貫通孔１０８の形状が相違している。特に、貫通孔１０８の側壁の頭頂部の位置が相違している。

本実施形態に係る貫通電極基板３００の頭頂部は、基板１０２の深さ方向に対して中央よりも第１面１０４側に位置している。

このような構成を有することによって、製造工程において第２シード層１１４ａを基板１０２の第２面１０６からより深くまで形成することができる。つまり、貫通孔１０８の内部において、ボトムアップ方式によって第１めっき層１１２ｂが充填される第１領域１１６の深さを更に浅くしても、第１めっき層１１２ｂと第２シード層１１４ａとの導通を確保することができる。よって、第１めっき層１１２ｂを充填するための処理時間が更に短縮され、製造コストの削減に繋がる。

また、再配線層を要求する面に充填めっきをしておけば、その面に絶縁層等を形成することができる。孔が開いていると、うまくその上に膜形成ができない、又は、無理に形成すると気泡が残ってしまい、経時安定性の問題がある。後の加熱等で、該気泡が膨れると、上層の膜が破壊される。また片側には孔が形成されているので、効率的にめっき層と孔側壁の微空間や充填めっき層の微空間のガス抜きができる。そのため、安定性の優れた貫通電極を提供することができる。

＜第５実施形態＞
［貫通電極基板の構成］
図１３を用いて、本実施形態に係る貫通電極基板５００の構成について説明する。図１３は、本実施形態に係る貫通電極基板の構成について説明するための断面図である。

本実施形態に係る貫通電極基板５００は、第３実施形態に係る貫通電極基板３００に比べると、貫通孔１０８の形状が相違している。特に、貫通孔１０８の側壁の頭頂部の位置が相違している。

本実施形態に係る貫通電極基板５００の頭頂部は、基板１０２の深さ方向に対して中央よりも第２面１０６側に位置している。

このような構成を有することによって、製造工程において第２シード層１１４ａを形成できる深さが浅くなる。つまり、貫通孔１０８の内部において、ボトムアップ方式によって第１めっき層１１２ｂが充填される第１領域１１６の深さを更に深くする必要がある。これによって、コンフォーマル方式によって第２シード層１１４ａが形成される第２領域１１８の深さが浅くなる。

これによって、コンフォーマル方式において懸念されるボイドの発生を抑制することができる。つまり、第２シード層１１４ａの成長に伴い、貫通孔１０８内に空洞を残したまま、貫通孔１０８の第２面１０６側の開口縁近傍を塞いでしまうことを抑制することができる。
＜第６実施形態＞
［貫通電極基板の構成］
図１４を用いて、本実施形態に係る貫通電極基板６００の構成について説明する。図１４は、本実施形態に係る貫通電極基板６００の構成について説明するための断面図である。

本実施形態に係る貫通電極基板６００は、第１実施形態に係る貫通電極基板１００に比べると、貫通孔１０８の形状が相違している。貫通孔１０８の第１面１０４側の開口縁の口径は、第２面１０６側の開口縁の口径よりも小さい。この例では、貫通孔１０８の孔径は、基板１０２の第２面１０６から深さ方向に向かって徐々に小さくなり、所定の深さからは基板１０２の第１面１０４に向かって一定となる形状を有している。

このような構成を有することによって、製造工程において第１シード層１１２ａが貫通孔１０８内部に付着することを抑制することができる。更に、第２シード層１１４ａを形成することができる深さが深くなる。つまり、貫通孔１０８の内部において、ボトムアップ方式によって第１めっき層１１２ｂが充填される第１領域１１６の深さを浅くすることができる。これによって、コンフォーマル方式によって第２シード層１１４ａが形成される第２領域１１８の深さが深くなる。

つまり、製造工程において第２シード層１１４ａを基板１０２の第２面１０６からより深くまで形成することができる。つまり、貫通孔１０８の内部において、ボトムアップ方式によって第１めっき層１１２ｂが充填される第１領域１１６の深さを浅くしても、第１めっき層１１２ｂと第２シード層１１４ａとの導通を確保することができる。よって、第１めっき層１１２ｂを充填するための処理時間が短縮され、低コストで貫通電極基板６００を提供することができる。

また、再配線層を要求する面に充填めっきをしておけば、その面に絶縁層等を形成することができる。孔が開いていると、うまくその上に膜形成ができない、又は、無理に形成すると気泡が残ってしまい、経時安定性の問題がある。後の加熱等で、該気泡が膨れると、上層の膜が破壊される。また片側には孔が形成されているので、効率的にめっき層と孔側壁の微空間や充填めっき層の微空間のガス抜きができる。そのため、安定性の優れた貫通電極を提供することができる。

＜第７実施形態＞
以上の実施形態においては、平面視における貫通孔１０８の形状として、円形を例示して説明した。貫通電極基板において貫通孔１０８の形状は典型的には円形であるが、本発明による貫通電極基板及びその製造方法に適用可能な貫通孔１０８の形状はこれに限られない。貫通孔１０８の形状は任意であり、例えば、多角形、直線又は曲線であってもよく、線分と曲線との組み合わせであってもよい。適用可能な形状の一例を図１５に示しておく。

＜第８実施形態＞
本実施形態においては、第１乃至第７実施形態における貫通電極基板を用いて製造される半導体装置について説明する。

図１６は、本発明の実施形態１に係る半導体装置を示す図である。半導体装置１０００は、３つの貫通電極基板１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。貫通電極基板１３１０は、第一配線、第二配線等で形成された接続端子１５１１、１５１２を有している。これらの貫通電極基板１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、貫通電極基板１３２０の接続端子１５２２とバンプ１６２０により接続されている。貫通電極基板１３２０の接続端子１５２１と、貫通電極基板１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。

なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。

図１７は、本発明の第１１実施形態に係る半導体装置の別の例を示す図である。図１８に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、および貫通電極基板１３００が積層され、ＬＳＩ基板１４００に接続されている。

半導体チップ１４１０と半導体チップ１４２０との間に貫通電極基板１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、貫通電極基板１３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。

半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板１３００に形成してもよい。

図１８は、本発明の第１１実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図１６、図１７）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図１８に示す例では、ＬＳＩ基板１４００には、６つの貫通電極基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。

図１８の例では、ＬＳＩ基板１４００上に貫通電極基板１３１０、１３５０が接続され、貫通電極基板１３１０上に貫通電極基板１３２０、１３４０が接続され、貫通電極基板１３２０上に貫通電極基板１３３０が接続され、貫通電極基板１３５０上に貫通電極基板１３６０が接続されている。

上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。

なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１００、２００、３００、４００、５００、６００：貫通電極基板、１０２：基板
１０４：第１面、１０６：第２面、１０８：貫通孔、１１０：貫通電極、１１２：第１導電層、１１２ａ：第１シード層、１１２ｂ：第１めっき層、１１２ｃ：導電性粘着層、１１４：第２導電層、１１４ａ：第２シード層、１１４ｂ：第２めっき層、１１６：第１領域、１１８：第２領域、１２０：粘着シート、１２２：頭頂部、１３０：配線層、１３００、１３１０、１３２０、１３３０、１３４０、１３５０、１３６０：貫通電極基板、１４００：ＬＳＩ基板、１４１０、１４２０：半導体チップ、１５００、１５１１、１５１２、１５２１、１５２２、１５３２：接続端子、１６１０、１６２０、１６３０、１６４０、１６５０：バンプ、１７００：ワイヤ

Claims (10)

1. 第１面及び第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を有する基板と、
   前記貫通孔内の側壁と接し、前記第１面から第１距離まで設けられる第１導電部と、
   前記貫通孔内の側壁と接し、前記第２面から第２距離まで設けられる第２導電部と、
   前記第１導電部及び前記第２導電部と接し、前記貫通孔内の前記第１面側を塞ぐとともに、前記貫通孔の前記第２面側の一部を開口するように設けられる第３導電部と、を含み、
   前記第２導電部の前記第１面側の一部は、前記貫通孔内の側壁と前記第３導電部とに挟まれ、
   前記第２距離は前記第１距離よりも長い、貫通電極基板。
2. さらに、第４導電部を含み、
   前記第４導電部は、前記第２導電部及び前記第３導電部と接する、請求項１に記載の貫通電極基板。
3. 前記貫通孔内のアスペクト比が４以上であることを特徴とする請求項１に記載の貫通電極基板。
4. 前記貫通孔内の前記第２面から前記第２距離までのアスペクト比が２以下であることを特徴とする請求項１に記載の貫通電極基板。
5. 前記貫通孔は、前記貫通孔の側壁を周回する凸部を有することを特徴とする請求項１に記載の貫通電極基板。
6. 第１面及び第２面を有し、当該第１面と当該第２面とを貫通する貫通孔を有する基板の当該第１面から第１距離までの当該貫通孔の側壁に第１シード層を形成し、
   前記第２面から第２距離までの前記貫通孔の側壁に第２シード層を形成し、
   前記第２シード層と導通するまで、前記第１シード層から成長させる第１めっき層を形成し、
   前記貫通孔の前記第２面側の一部が開口されるように、前記第２シード層から成長させる第２めっき層を形成することを含む貫通電極基板の製造方法であって、
   前記第２距離は前記第１距離よりも長い、貫通電極基板の製造方法。
7. 前記第１シード層は、スパッタリング法を用いて形成される請求項６に記載の貫通電極基板の製造方法。
8. 前記貫通孔内のアスペクト比が４以上であることを特徴とする請求項６に記載の貫通電極基板の製造方法。
9. 前記貫通孔内の前記第２面から前記第２距離までのアスペクト比が２以下であることを特徴とする請求項６に記載の貫通電極基板の製造方法。
10. 前記貫通孔は、前記貫通孔の側壁を周回する凸部を有することを特徴とする請求項６に記載の貫通電極基板の製造方法。

Images