JP2015012157A - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JP2015012157A
JP2015012157A JP2013136832A JP2013136832A JP2015012157A JP 2015012157 A JP2015012157 A JP 2015012157A JP 2013136832 A JP2013136832 A JP 2013136832A JP 2013136832 A JP2013136832 A JP 2013136832A JP 2015012157 A JP2015012157 A JP 2015012157A
Authority
JP
Japan
Prior art keywords
conductor
recess
wiring
terminal conductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013136832A
Other languages
English (en)
Other versions
JP6271882B2 (ja
Inventor
光幸 小松
Mitsusachi Komatsu
光幸 小松
智徳 鶴野
Tomonori Tsuruno
智徳 鶴野
陽介 森山
Yosuke Moriyama
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013136832A priority Critical patent/JP6271882B2/ja
Publication of JP2015012157A publication Critical patent/JP2015012157A/ja
Application granted granted Critical
Publication of JP6271882B2 publication Critical patent/JP6271882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】端子導体における断線および端子導体における電気抵抗値の増大を抑えること。
【解決手段】配線基板1は、一方主面および側面に開口する凹部12を有している絶縁基体11と、絶縁基体11の内部に設けられている配線導体13と、凹部12の内側面に設けられている端子導体14とを備えており、配線導体13と端子導体14とは凹部12の他方主面側端部で接続されており、凹部12に設けられた端子導体14の厚みが、凹部12の一方主面側より他方主面側の方が厚い。
【選択図】 図2

Description

本発明は、配線基板および電子装置に関するものである。
例えば電子部品の実装に用いられる配線基板は、絶縁層を含む絶縁基体と、絶縁層の主面(すなわち、絶縁基体の主面または内層)に設けられた配線導体と、絶縁層の側面に設けられた端子導体とを有している。絶縁層は、上下方向に延びた凹部を有しており、端子導体は、凹部および絶縁基体の下面に設けられている。例えば絶縁基体がセラミックスから成る場合、凹部の端子導体は、セラミックグリーンシートに導体ペーストを塗布して焼成することによって形成される(例えば、特許文献1参照。)。
特開2003-133454号公報
このような配線基板の下面にさらに薄膜で配線を形成する場合がある。このとき、配線基板の下面だけでなく、凹部内にも薄膜が形成される。この場合、凹部の上端には薄膜が形成されにくいため、薄膜の厚みが薄くなっている。この後、配線基板の下面および凹部内の不要な薄膜はエッチングにより除去されるが、凹部の上端(奥部)では薄膜の厚みが薄くなっているため、薄膜だけでなく端子導体もエッチングされてしまい、端子導体の厚みが薄くなってしまう。端子導体の厚みが薄くなると、端子導体と配線導体との接続が良好とならず、断線が発生したり、電気抵抗値の増大が懸念される。
本発明の一つの態様によれば、配線基板は、一方主面および側面に開口する凹部を有している絶縁基体と、前記絶縁基体の内部に設けられている配線導体と、前記凹部の内側面に設けられている端子導体とを備えている。前記配線導体と前記端子導体とは前記凹部の他方主面側端部で接続されおり、前記凹部に設けられた前記端子導体の厚みが、前記凹部の一方主面側より他方主面側の方が厚くなっている。
本発明の他の態様によれば、電子装置は、上記構成の配線基板と、配線基板に搭載された電子部品とを含んでいる。
本発明の一つの態様による配線基板において、配線導体と端子導体とは凹部の他方主面側端部で接続されており、凹部に設けられた端子導体の厚みが、凹部の一方主面側より他方主面側の方が厚いことによって、凹部に設けられた端子導体においては十分な厚みを確保することができ、端子導体における断線および端子導体における電気抵抗値の増大を抑えることができる。
本発明の他の態様による電子装置は、上記構成の配線基板を有していることによって、電気的信頼性および電気的特性に関して向上されている。
(a)は、本発明の第1の実施形態における配線基板を示す上面図であり、(b)は(a)の下面図である。 (a)は、図1(a)に示された配線基板のA−A線における断面図、(b)は、(a)のA部おける要部拡大断面図である。 (a)〜(d)は、本発明の第1の実施形態における配線基板の端子導体の第1の製造方法を示す要部拡大断面図である。 (a)は、本発明の第2の実施形態における配線基板を示す上面図であり、(b)は(a)の下面図である。 (a)は、図4(a)に示された配線基板のA−A線における断面図、(b)は、(a)のA部おける要部拡大断面図である。 (a)〜(d)は、本発明の第2の実施形態における配線基板の端子導体の第2の製造方法を示す要部拡大断面図である。 (a)〜(d)は、本発明の第2の実施形態における配線基板の端子導体の第3の製造方法を示す要部拡大断面図である。 本発明の第3の実施形態における配線基板を示す上面図である。 図8(a)に示された配線基板のA−A線における断面図であり、(b)は、(a)のA部おける要部拡大断面図である。 (a)は、本発明の第4の実施形態における配線基板を示す上面図であり、(b)は(a)の下面図である。 図10(a)に示された配線基板のA−A線における断面図であり、(b)は、(a)のA部おける要部拡大断面図である。 (a)、(b)は、本発明の実施形態における配線基板を示す要部拡大断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
(第1の実施形態)
本発明の第1の実施形態における電子装置は、図1および図2に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、例えば電子部品モジュールを構成する回路基板上に実装される。
配線基板1は、一方主面(以下、下面ともいう)および側面に開口する凹部12を有している絶縁基体11と、絶縁基体11の内部に設けられており、凹部12において絶縁基体11から露出されている配線導体13と、凹部12の内側面に設けられている端子導体14とを備えている。配線導体13と端子導体14とは凹部12の他方主面(以下、上面ともいう)側端部で接続されている。凹部12に設けられた端子導体14の厚みが、凹部12の一方主面側より他方主面側の方が厚くなっている。図1および図2において、電子装置は仮想のxyz空間におけるxy平面に実装されている。図1および図2において、上方向とは、仮想のz軸の正方向のことをいう。
絶縁基体11は、複数の絶縁層11aからなり、電子部品2の搭載領域を含む他方主面(上面)を有しており、平面視において矩形の板状の形状を有している。絶縁基体11は、電子部品2を支持するための支持体として機能し、上面中央部の搭載領域上に電子部品2が低融点ろう材または導電性樹脂等の接合剤を介して接着され固定される。
絶縁基体11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。
絶縁基体11が、樹脂材料を用いて作製される場合は、例えば、エポキシ樹脂,ポリイミ
ド樹脂,アクリル樹脂,フェノール樹脂,ポリエステル樹脂、または四フッ化エチレン樹脂を始めとするフッ素系樹脂等を用いることができる。
絶縁基体11が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状とし、これをドクターブレード法、カレンダーロール法等によってシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温(約1600℃)で焼成することによって製作される。
凹部12は、絶縁基体11の一方主面および側面に開口している。、言い換えると凹部12は、図1および図2に示す例のように、絶縁基体11の側面の途中から一方主面(下面)にかけて設けられている。このような凹部12は、絶縁基体11用のセラミックグリーンシートのいくつかに、レーザー加工、金型による打ち抜き加工等によって、凹部12となる貫通孔を形成しておくことにより形成される。
配線導体13は、絶縁基体11の表面および内部に設けられており、端子導体14は、凹部12の内側面および絶縁基体11の下面に設けられている。配線導体13の一部は、凹部12に導出されており、端子導体14に電気的に接続されている。配線導体13および端子導体14は、配線基板1に搭載された電子部品2と外部の回路基板とを電気的に接続するためのものである。配線導体13は、絶縁基体11の表面または内部に設けられた配線導体と、絶縁基体11を構成する絶縁層を貫通して上下に位置する配線導体同士を電気的に接続する貫通導体とを含んでいる。
配線導体13および端子導体14は、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)または銅(Cu)等の金属材料を用いることができる。例えば、絶縁基体11が酸化アルミニウム質焼結体から成る場合であれば、W,MoまたはMn等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得た導体ペーストを、絶縁基体11となるセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基体11となるセラミックグリーンシートと同時に焼成することによって、絶縁基体11の所定位置に被着形成される。配線導体13が貫通導体である場合は、金型、パンチングによる打ち抜き加工、レーザー加工によってグリーンシートに貫通孔を形成して、この貫通孔に印刷法によって配線導体13用の導体ペーストを充填しておくことによって形成される。端子導体14は、凹部12となる貫通孔の内側面となる領域および絶縁基体11の下面となるセラミックグリーンシートの表面に、端子導体14用の導体ペーストを印刷塗布しておくことによって形成される。
薄膜層15は、絶縁基体11の下面において端子導体14と重なるように設けられている。薄膜層15は、配線導体13および端子導体14と同様に、配線基板1に搭載された電子部品2と外部の回路基板とを電気的に接続するためのものである。薄膜層15は、タングステン(W),モリブデン(Mo),チタン(Ti),銅(Cu)等の金属材料を用いることができる。薄膜層15は、複数層からなり、例えば、TiW(チタンタングステン)等のTi合金から成り、その厚みは例えば0.01〜0.5μmと、Cu(銅)から成り、その厚みは例えば1.0〜100.0μmとを有する。
薄膜層15は、例えばイオンプレーティング法、スパッタ法、蒸着法等の従来周知の薄膜形成方法を用いて形成される。例えば、絶縁基板11の表面にイオンプレーティング法、スパッタ法、蒸着法等により金属層を形成する。その後、フォトリソグラフィ法によりレジストパターンを形成し、余分な金属層をウェットエッチング法を用いて除去して形成する。
端子導体14は、凹部12の他方主面側の厚みt1が、凹部12の一方主面側の厚みt2よりも大きい(t1>t2)。これにより、配線導体13と端子導体14との接続を良好なものにすることができる。このように、凹部12の他方主面側の厚みを厚くすることにより、例えば、端子導体14の厚みを凹部12の内側面で全体的に厚く形成する場合と比較して、端子導体14が小さいものとなっても面積を大きいものとすることができるので、外部の回路基板との接合を良好なものとすることができる。
凹部12の他方主面側の厚みt1は、1.1×t2≦t1≦2×t2にしておくと、例えば
、さらに薄膜層15となる金属層を形成した後にエッチングを行っても十分な厚みを有するものとなり、配線導体13と端子導体14との接合を良好なものとすることができるとともに、凹部12の内側面と端子導体14との接合を良好なものとすることができる。
また、凹部12の他方主面側端部から凹部12の一方主面側端部までの高さをH1とした場合、凹部12の他方主面側の端子導体14の厚みがt1である領域の高さH2は、凹部12の形状、端子導体14の形状等を良好なものとするために、H2≦0.6×H1であることが好ま
しい。
凹部12への端子導体14の形成は、例えば、以下の製造方法により製作できる。
第1の製造方法は、図3(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111、211に、それぞれ凹部12となる貫通孔112、212を形成する。そして、図3(b)に示された例のように、この貫通孔112、212の内側面に、端子導体14用の導体ペースト114をスクリーン印刷法によってそれぞれ塗布印刷する。この際、貫通孔112、212の
内側面となる領域に設けられた端子導体14の導体ペースト114のうち、凹部12の他方主面
側の端子導体14用の導体ペースト114の厚みが、凹部12の一方主面側の端子導体14用の導
体ペースト114の厚みよりも大きくなるように印刷塗布しておく。そして、配線導体13用
の導体ペースト113の印刷、他のセラミックグリーンシートとの積層等を行い、配線導体13用の導体ペースト113と端子導体14用の導体ペースト114とが接続された絶縁基体11とな
るセラミック生成形体を形成し、このセラミック成形体を焼成することにより、図3(c)に示された例のように、凹部12が連結した穴12bを有する絶縁基体11を形成する。さらに、図3(d)に示された例のように、穴12bを分断することにより、凹部12の内側面に、配線導体13と良好に接続された端子導体14が形成された配線基板1を製作することができる。
配線導体13および端子導体14、ならびに薄膜層15の露出する表面には、電解めっき法によってめっき層が被着される。めっき層は、ニッケル,銅,金または銀等の耐食性、接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5〜5μm程度のニッ
ケルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10μm程度のニッ
ケルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。これによって、配
線導体13および端子導体14、ならびに薄膜層15が腐食することを効果的に抑制できるとともに、配線導体13と電子部品2との固着、配線導体13とボンディングワイヤ等の接続部材3との接合、端子導体14および薄膜層15と外部の回路基板の配線との接合を強固にできる。また、電子部品2の搭載となる配線導体13上では、厚さ10〜80μm程度の銅めっき層を被着させておくことにより、電子部品2の熱を良好に放熱させやすくしてもよいし、下面の端子導体14および薄膜層15上では、厚さ10〜80μm程度の銅めっき層を被着させておくことにより、配線基板1から外部の回路基板に放熱させやすくしてもよい。
配線基板1の上面には、電子部品2が搭載されることによって電子装置を作製できる。配線基板1に搭載される電子部品2は、ICチップ,LSIチップ等の半導体素子,発光
素子,水晶振動子,圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品2がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプ、金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と配線導体13とが電気的および機械的に接続されることによって配線基板1に搭載される。また、例えば電子部品2がワイヤボンディング型の半導体素子である場合には、半導体素子は、接合部材によって電子部品搭載領域に固定された後、ボンディングワイヤ等の接続部材3を介して半導体素子の電極と配線導体13とが電気的に接続されることによって配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載しても良いし、必要に応じて、抵抗素子、容量素子等の小型の電子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂、ガラス等からなる封止材4、樹脂、ガラス、セラミックス、金属等からなる蓋体等により封止される。
本実施形態の配線基板1によれば、一方主面および側面に開口する凹部12を有している絶縁基体11と、絶縁基体11の内部に設けられている配線導体13と、凹部12の内側面に設けられている端子導体14とを備えており、配線導体13と端子導体14とは凹部12の他方主面側端部で接続されており、凹部12に設けられた端子導体14の厚みが、凹部12の一方主面側よりも他方主面側の方が厚いことから、配線導体13との接続部14aにおいては十分な厚みを確保することができ、端子導体14における断線および電気抵抗値の増大を抑えることができる。
本実施形態の配線基板1は、配線導体13と端子導体14とにタングステン、モリブデン等の金属材料を用い、薄膜層15にチタン、タングステン等の金属材料を用いる配線基板に好適に使用され、高精度および信頼性に優れた配線基板とすることができる。例えば、絶縁基板11上に薄膜層15となる金属層を形成した際に、凹部12の他方主面側の金属層は、絶縁基体11の一方主面側の金属層よりも薄く形成されやすい。このため、余分な金属層をエッチングにより除去を行う際に、凹部12の他方主面側の金属層が絶縁基体11の一方主面側よりも先に除去された後、端子導体14をエッチングにより除去して凹部12の他方主面側の端子導体14の厚みが薄くなったとしても、配線導体13と端子導体14との電気的接続が良好に保持されるので、端子導体14における断線および電気抵抗値の増大を抑えることができる。
本実施形態の電子装置によれば、上記構成の配線基板1と、配線基板1に搭載された電子部品2とを有していることから、電気的信頼性および電気的特性に関して向上されている。
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について、図4および図5を参照しつつ説明する。なお、本発明の第2の実施形態における電子装置においては、側面が凹んでおり、この凹みに凹部12が設けられている。
本発明の第2の実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、図4および図5に示された例のように、絶縁基体11の側面からの凹部12の深さは、凹部12の他方主面側が凹部12の一方主面側より大きい点である。なお、凹部12の深さとは絶縁基体11の凹んだ側面から中央側へ向かう方向の深さのことであり、本発明の実施形態においては、凹みの底面を絶縁基体11の側面とした深さである。
第2の実施形態における配線基板1は、上述の構成とすることによって、端子導体14が絶縁基体11の内部に入り込むように形成されるので、端子導体14と絶縁基体11との接合がより良好になるとともに、端子導体14が配線導体13に、より良好に接続されたものとすることができる。
この場合、凹部12の他方主面側の凹部12の深さD1が、凹部12の一方主面側の深さD2よりも大きくなる(D1>D2)ようにしておくとともに、端子導体14は、凹部12の他方主面側の厚みt3が、凹部12の下側の厚みt4よりも大きくなる(t3>t4)ように形成しておけばよい。なお、ここで、凹部12の深さD1、D2とは、内側面に端子導体14が設けられた領域における凹部12の深さを示す。
ここで、凹部12の他方主面側の端子導体14の厚みt3は、t3>D1−D2、かつ1.1
×t4<t3≦2×t4しておくと、凹部12の他方主面側の厚みが充分なものとなり、配線導体13と端子導体14との接合箇所が大きいものとなって、例えば、さらに薄膜層15となる金属層を形成した後にエッチングを行っても十分な厚みを有するものとなり、配線導体13と端子導体14との接合を良好なものとすることができるとともに、凹部12の一方主面側の端子導体14と凹部12の他方主面側の端子導体14との接続を良好なものとすることができる。
なお、図5に示された例のように、D1−D2=t3−t4としておくと、端子導体14の表面を他方主面側と一方主面側との間に段差がないものとすることができるので、凹部12の内側面における端子導体14の形状等を良好なものとして形成できる。
また、凹部12の他方主面側端部から凹部12の一方主面側端部までの高さをH3とした場合、端子導体14の厚みがt3である領域の高さH4は、凹部12の形状、端子導体14の形状等を良好なものとするために、H4≦0.6×H3であることが好ましい。
第2の実施形態において、凹部12への端子導体14の形成は、例えば、以下の製造方法により製作できる。
第2の製造方法は、図6(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111、211に、平面視における大きさが異なる凹部12となる貫通孔112、212を形成する。そして、図6(b)に示された例のように、この貫通孔112、212の内側面に、端子導体14用の導体ペースト114をスクリーン印刷法によって塗布印刷する。この際、凹部12の他方主面側の端子導体14用の導体ペースト114の厚みが、凹部12の一方主面側の端子導体14用の導体ペースト114の厚みよりも厚くなるように印刷塗布する。そして、配線導体13用の導体ペースト113の印刷、他のセラミックグリーンシートとの積層等を行い、配線導体13用の導体ペースト113と端子導体14用の導体ペースト114とが接続された絶縁基体11となるセラミック生成形体を形成し、このセラミック成形体を焼成することにより、図6(c)に示された例のように、凹部12が連結した穴12bを有する絶縁基体11を形成する。さらに、図6(d)に示された例のように、穴12bを分断することにより、凹部12の内側面に、配線導体13と良好に接続された端子導体14が形成された配線基板1を製作することができる。
第3の製造方法は、図7(a)に示された例のように、絶縁基体11用のセラミックグリーンシート111、211に、平面視における大きさが異なる凹部12となる貫通孔112、212を形成する。そして、図7(b)に示された例のように、貫通孔112、212とが重なりあうように、絶縁基体11用のセラミックグリーンシート111、211とを積層して、段差を有する貫通孔312を備えたセラミックグリーンシート積層体311を形成した後、この貫通孔312の内側
面に、端子導体14用の導体ペースト114をスクリーン印刷法によって塗布印刷する。そし
て、図7(c)に示された例のように、配線導体13用の導体ペースト113の印刷、他のセ
ラミックグリーンシートとの積層等を行い、配線導体13用の導体ペースト113と端子導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体を形成し、この
セラミック成形体を焼成することにより、図7(c)に示された例のように、凹部12が連
結した穴12bを有する絶縁基体11を形成する。さらに、図7(d)に示された例のように、穴12bを分断することにより、凹部12の内側面に、配線導体13と良好に接続された端子導体14が形成された配線基板1を製作することができる。
なお、第3の製造方法は、第2の製造方法と比較して、貫通孔312内に端子導体14用の
導体ペースト114を一括して印刷塗布するので、セラミックグリーンシート111,211の積層時における貫通孔内に設けられた上下の端子導体14用の導体ペースト114の平面方向にお
けるずれが小さく、また、上下の貫通孔に設けられた端子導体14用の導体ペースト114の
接続も良好となり、凹部12の内側面に端子導体14を良好に形成することができる。
また第3の製造方法において、絶縁基体11用のセラミックグリーンシート111、211とを積層する前に、例えば、絶縁基体11用のセラミックグリーンシート211の上面に、大きさ
が大きい貫通孔112の開口縁に重なるように枠状に、配線導体13と同様な材料からなる補
助導体16用の導体ペースト116を設けておくと、スクリーン印刷法によって塗布印刷する
際に、端子導体14用の導体ペースト114が補助導体16用の導体ペースト116に馴染んで、貫通孔312の内側面全面に、端子導体14用の導体ペースト114を良好に印刷塗布することができる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子装置について、図8および図9を参照しつつ説明する。
本発明の第3の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図8および図9に示された例のように、配線導体13の端部が絶縁基体11の凹部12内側面と端子導体14との間に設けられている点、薄膜層15が絶縁基体11の電子部品2の搭載面と同じ一方主面(以下、上面ともいう)に設けられている点である。
第3の実施形態の配線基板1は、配線導体13の端部が絶縁基体11の凹部12内側面と端子導体14との間に設けられていることから、配線導体13と端子導体14との接続をより良好なものとすることができる。
このような配線基板1は、凹部12となる貫通孔の内側面に、端子導体14用の導体ペーストをスクリーン印刷法により印刷塗布する前に、配線導体13用の導体ペーストを絶縁基体11となるセラミックグリーンシートの表面に印刷するとともに、凹部12となる貫通孔の内側面に入り込むように形成しておくことにより形成することができる。
また、このような配線基板1は、配線基板1の上面側で外部の回路基板に接合できるので、配線基板1の下面側の全面に絶縁基体11よりも熱伝導率の高い部材を接合して配線基板1の放熱性を向上できる。絶縁基体11よりも熱伝導率の高い材料としては、絶縁基体が11が酸化アルミニウム質焼結体からなる場合、銅(Cu)、銅−タングステン(Cu−W)またはアルミニウム(Al)等の金属材料、窒化アルミニウム質焼結体からなる絶縁基体等が挙げられる。
なお、絶縁基体11は、図8および図9に示された例のようにキャビティ17を含んでいる上面を有していてもよい。このようなキャビティ17は、セラミックグリーンシートにレーザー加工、金型による打ち抜き加工等によって、キャビティ17となる貫通孔を複数のセラミックグリーンシートに形成し、これらのセラミックグリーンシートを、貫通孔を形成していないセラミックグリーンシートに積層することで形成できる。また、絶縁基体11の厚みが薄い場合には、キャビティ17用の貫通孔は、セラミックグリーンシートを積層した後、レーザー加工、金型による打ち抜き加工等によって形成すると精度よく加工できるので
好ましい。
キャビティ17が発光素子を搭載する為の空間である場合には、図4および図5に示された例のように、キャビティ17の内側面とキャビティ17の底面とのなす角度θは鈍角であって、特に110度〜145度が好ましい。角度θをこのような範囲とすると、凹部15となる貫通孔の内側面を打ち抜き加工で安定かつ効率よく形成することが容易であり、この配線基板1を用いた発光装置を小型化しやすい。また、発光素子が発した光を外部に向かって良好に放射できる。このような角度θの内側面を有するキャビティ17は、パンチの径とダイスの穴の径とのクリアランスを大きく設定した打ち抜き金型を用いてセラミックグリーンシートを打ち抜くことによって形成される。すなわち、打ち抜き金型のパンチの径に対してダイスの穴の径のクリアランスを大きく設定しておくことで、セラミックグリーンシートを主面側から他方主面側に向けて打ち抜く際にグリーンシートがパンチとの接触面の縁からダイスの穴との接触面の縁に向けて剪断されて、貫通孔の径が主面側から他方主面側に広がるように形成される。このとき、セラミックグリーンシートの厚み等に応じてパンチの径とダイスの穴の径とのクリアランスを設定することで、セラミックグリーンシートに形成される貫通孔の内側面の角度を調節できる。このような打ち抜き方法は、打ち抜き加工のみで、キャビティ17の内側面とキャビティ17の底面とのなす角度θを所望の角度にできることから、生産性が高い。
また、パンチの径とダイスの穴の径とのクリアランスが小さい打ち抜き金型による加工によって角度θが約90度の貫通孔を形成した後に、貫通孔の内側面に円錐台形状または角錐台形状の型を押し当てることでも、上述のような一方の主面側から他方の主面側に広がる角度θを有する貫通孔を形成してもよい。このような場合には、キャビティ17の内側面と凹部15の底面とのなす角度θをより精度よく調整できる。
配線基板1が、例えば発光素子の搭載されるキャビティ17を含んだ上面を有する絶縁基体11を有する場合には、凹部15の内壁面に発光素子が発する光を反射させるための反射層が設けてられていてもよい。反射層は、例えばキャビティ17の内壁面に設けられた金属導体層と金属導体層上に被着されためっき層とを有している。金属導体層は、配線導体13および端子導体14と同様の材料および方法によって形成することができる。
例えば、配線基板1に発光素子を搭載する場合には、金属導体層の最表面には銀めっき層を被着させ、配線導体13および端子導体14の最表面には金めっき層を被着させることが好ましい。金めっき層は、銀めっき層と比較して、電子部品2、接続部材3、外部の回路基板の配線との接合性に優れており、銀めっき層は、金めっき層と比較して光に対する反射率が高いためである。また、配線導体13と金属導体層の最表面を銀と金との合金めっき層として、例えば、銀と金との全率固溶の合金めっき層としてもよい。
(第4の実施形態)
次に、本発明の第4の実施形態による電子装置について、図10および図11を参照しつつ説明する。
本発明の第4の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図10および図11に示された例のように、配線導体13の端部が、端子導体14の他方主面側端部の側面端部を覆っている点、絶縁基体11の他方主面および一方主面に薄膜層15が設けられている点である。
第4の実施形態の配線基板1は、配線導体13の端部が、端子導体14の他方主面側端部の側面端部を覆うように配線導体13が設けられていることから、端子導体14が凹部12から剥がれにくいものとなり、凹部12の内面における配線導体13と端子導体14との接続を良好な
ものとすることができる。
このような配線基板1は、凹部12となる貫通孔の内側面に端子導体14用のメタライズペーストを印刷塗布した後、配線導体13用のメタライズペーストをセラミックグリーンシートの表面に印刷塗布するとともに、端部が端子導体14用のメタライズペーストの他方主面側端部の側面端部を覆うようにすることにより形成することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。図12に示された例のように、端子導体14の厚みが、凹部12の一方主面側端部から凹部12の他方主面側端部にかけて徐々に厚くなっていてもよい。このような構成とすることによって、端子導体14の他方主面側の厚みが充分なものとなり、配線導体13と端子導体14との接合箇所が大きいものとなって、配線導体13と端子導体14との接合を良好なものとすることができる。また、図10および図11に示された例のように、配線基板1は、電子部品搭載層18、中央端子19等の配線以外の導体を備えていても構わない。例えば、これらの導体は、上述の配線導体13、端子導体14および薄膜層15と同様の材料および方法により製作することができ、露出する表面には、端子導体14および配線導体13ならびに薄膜層15と同様のめっき層が被着されている。電子部品搭載層17は、例えば、電子部品2の搭載用に用いられ、中央端子18は、例えば、端子導体14と同様に、外部の回路基板との接合に用いられる。
また、図1〜図11に示された例においては、配線基板1の他方主面に、電子部品2が1つ搭載されているが、配線基板1の他方主面に複数の電子部品2を搭載するものであっても構わない。
また、図1〜図11に示された例においては、絶縁基体11の側面に凹部12は2つ設けているが、より多くの凹部12および端子導体14を設けておいても構わない。
また、端子導体14の厚みは、例えば、図10および図11に示される例のように、上述の凹部12の深さ方向において、凹部12の他方主面側が凹部12の一方主面側よりも厚くし、配線基板1の側面に沿った方向においては、凹部12の一方主面側の厚みと同じにしても構わない。このような構成としていると、製作工程において、凹部12の内側面と端子導体14との剥離を抑制して凹部12の内側面と端子導体14との接合を良好なものとすることができるとともに、配線基板1の1つの側面に複数の凹部12を隣接して配置する場合に、隣接する凹部12同士の間隔を大きくすることができ、配線基板1にクラック等が発生することを抑制することができる。
また、配線基板1は、絶縁基体に貫通孔を形成し、この貫通孔に、電子部品2が搭載される絶縁基体11よりも放熱性の優れた金属部材を嵌合させて絶縁基体と接合させた配線基板1、絶縁基体11の内部に、絶縁基体11よりも放熱性の優れた金属部材を平面視で電子部品2が搭載される領域と重なる領域に埋設させた配線基板1であってもよい。
また、配線基板1は多数個取り配線基板の形態で製作されていてもよい。
1・・・・配線基板
11・・・・絶縁基体
11a・・・絶縁層
12・・・・凹部
13・・・・配線導体
14・・・・端子導体
14a・・・接続部
15・・・・薄膜層
16・・・・補助導体
17・・・・キャビティ
18・・・・電子部品搭載層
19・・・・中央端子層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材

Claims (4)

  1. 一方主面および側面に開口する凹部を有している絶縁基体と、
    前記絶縁基体の内部に設けられている配線導体と、
    前記凹部の内側面に設けられている端子導体とを備えており、
    前記配線導体と前記端子導体とは前記凹部の他方主面側端部で接続されており、
    前記凹部に設けられた前記端子導体の厚みが、前記凹部の一方主面側より他方主面側の方が厚いことを特徴とする配線基板。
  2. 前記絶縁基体の側面からの前記凹部の深さは、前記凹部の他方主面側が前記凹部の一方主面側より大きいことを特徴とする請求項1に記載の配線基板。
  3. 前記配線導体の端部が前記絶縁基体の前記凹部内側面と前記端子導体との間に設けられていることを特徴とする請求項1に記載の配線基板。
  4. 請求項1に記載の配線基板と、
    前記配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。
JP2013136832A 2013-06-28 2013-06-28 配線基板および電子装置 Active JP6271882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013136832A JP6271882B2 (ja) 2013-06-28 2013-06-28 配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013136832A JP6271882B2 (ja) 2013-06-28 2013-06-28 配線基板および電子装置

Publications (2)

Publication Number Publication Date
JP2015012157A true JP2015012157A (ja) 2015-01-19
JP6271882B2 JP6271882B2 (ja) 2018-01-31

Family

ID=52305066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013136832A Active JP6271882B2 (ja) 2013-06-28 2013-06-28 配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP6271882B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138221A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基板、電子装置及び電子モジュール
WO2021261273A1 (ja) * 2020-06-22 2021-12-30 株式会社村田製作所 電子部品

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837250A (ja) * 1994-07-21 1996-02-06 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JPH08236877A (ja) * 1995-02-23 1996-09-13 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JPH11135948A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 多層回路基板
JP2001223286A (ja) * 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア
JP2002016341A (ja) * 2000-06-30 2002-01-18 Ngk Spark Plug Co Ltd 連結セラミック配線基板の製造方法、および配線基板の製造方法。
JP2005317590A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 多数個取り配線基板
US20060118804A1 (en) * 2004-12-07 2006-06-08 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
JP2006190983A (ja) * 2004-12-07 2006-07-20 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
JP2007067246A (ja) * 2005-08-31 2007-03-15 Kyocera Corp 配線基板およびその製造方法、ならびに電子装置
WO2009110286A1 (ja) * 2008-03-07 2009-09-11 株式会社村田製作所 電子部品およびその製造方法
JP2012151303A (ja) * 2011-01-19 2012-08-09 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法
JP2013232610A (ja) * 2012-04-06 2013-11-14 Nichia Chem Ind Ltd 半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837250A (ja) * 1994-07-21 1996-02-06 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JPH08236877A (ja) * 1995-02-23 1996-09-13 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JPH11135948A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 多層回路基板
JP2001223286A (ja) * 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア
JP2002016341A (ja) * 2000-06-30 2002-01-18 Ngk Spark Plug Co Ltd 連結セラミック配線基板の製造方法、および配線基板の製造方法。
JP2005317590A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 多数個取り配線基板
US20060118804A1 (en) * 2004-12-07 2006-06-08 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
JP2006190983A (ja) * 2004-12-07 2006-07-20 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
JP2007067246A (ja) * 2005-08-31 2007-03-15 Kyocera Corp 配線基板およびその製造方法、ならびに電子装置
WO2009110286A1 (ja) * 2008-03-07 2009-09-11 株式会社村田製作所 電子部品およびその製造方法
JP2012151303A (ja) * 2011-01-19 2012-08-09 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法
JP2013232610A (ja) * 2012-04-06 2013-11-14 Nichia Chem Ind Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138221A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基板、電子装置及び電子モジュール
CN113228259A (zh) * 2018-12-26 2021-08-06 京瓷株式会社 布线基板、电子装置以及电子模块
JPWO2020138221A1 (ja) * 2018-12-26 2021-11-04 京セラ株式会社 配線基板、電子装置及び電子モジュール
EP3905313A4 (en) * 2018-12-26 2022-11-02 Kyocera Corporation WIRING SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
JP7191982B2 (ja) 2018-12-26 2022-12-19 京セラ株式会社 配線基板、電子装置及び電子モジュール
US11735507B2 (en) 2018-12-26 2023-08-22 Kyocera Corporation Wiring substrate, electronic device, and electronic module
WO2021261273A1 (ja) * 2020-06-22 2021-12-30 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
JP6271882B2 (ja) 2018-01-31

Similar Documents

Publication Publication Date Title
JP6133854B2 (ja) 配線基板および電子装置
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
JP6140834B2 (ja) 配線基板および電子装置
JP5678085B2 (ja) 配線基板、電子装置および多数個取り配線基板
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP2014127678A (ja) 配線基板および電子装置
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
JP6030370B2 (ja) 配線基板および電子装置
JP6271882B2 (ja) 配線基板および電子装置
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP6306474B2 (ja) 配線基板、電子装置および電子モジュール
JP4388410B2 (ja) 多数個取り配線基板
JP5855822B2 (ja) 多数個取り配線基板
JP6267068B2 (ja) 配線基板、電子装置および電子モジュール
JP6258768B2 (ja) 配線基板および電子装置
JP6030419B2 (ja) 配線基板および電子装置
JP2014029909A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171228

R150 Certificate of patent or registration of utility model

Ref document number: 6271882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150