JP2007067246A - 配線基板およびその製造方法、ならびに電子装置 - Google Patents

配線基板およびその製造方法、ならびに電子装置 Download PDF

Info

Publication number
JP2007067246A
JP2007067246A JP2005252906A JP2005252906A JP2007067246A JP 2007067246 A JP2007067246 A JP 2007067246A JP 2005252906 A JP2005252906 A JP 2005252906A JP 2005252906 A JP2005252906 A JP 2005252906A JP 2007067246 A JP2007067246 A JP 2007067246A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
connection conductor
conductors
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005252906A
Other languages
English (en)
Inventor
Hisato Matsumoto
久人 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005252906A priority Critical patent/JP2007067246A/ja
Publication of JP2007067246A publication Critical patent/JP2007067246A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】上側および下側接続導体を備えた配線基板において、それらの接続導体の間の電気的な接続信頼性および安定性を向上させ、長期にわたって接続信頼性および安定性を維持できるようにする。
【解決手段】絶縁基体4と、絶縁基体4の上側で露出した部分を有する上側接続導体50と、絶縁基体4の下側で露出した部分を有する下側接続導体51と、絶縁基体4の側面に沿って配され、上側接続導体50と下側接続導体51とに接続された側面導体52と、を備えた配線基板3において、絶縁基体4の上下方向に貫通し、かつ上側接続導体51と下側接続導体52とに接続された1または複数のビア導体53をさらに備えた。
【選択図】図1

Description

本発明は、電子部品(例えばICあるいはLSI等の半導体集積回路素子、LD(半導体レーザ)、LED(発光ダイオード)、PD(フォトダイオード)、CCD、ラインセンサあるいはイメージセンサ等の光半導体素子、圧電振動子あるいは水晶振動子等の振動子)を搭載するための配線基板およびその製造方法、ならびに配線基板に電子部品を実装した電子装置に関するものである。
図5に示したしたように、電子装置9としては、電子部品90を配線基板91に実装した構成を有するものがある。配線基板91は、絶縁基体92に、電子部品90の電極93と外部電気回路基板94の端子部95とを電気的に接続する接続導体97,98,99を形成した構造を有している(例えば特許文献1参照)。接続導体97,98,99は、一部が絶縁基体92の上側で露出する上側接続導体97と、絶縁基体92の下側で全体が露出する下側接続導体98と、絶縁基体92の側面に形成され、上側および下側接続導体97,98の間を電気的に接続する側面導体99とにより構成されている。上側接続導体97における露出する部位は、電子部品90の電極93が接続される部分であり、下側接続導体98は外部電気回路基板94の端子部95と電気的に接続される部分である。そのため、電子部品90の電極93と外部電気回路基板94の電気回路とは、上側、側面および下側接続導体97,98,99からなる接続導体96を介して、電気的に接続される。
このような配線基板91は、例えばセラミック基体の表面および側面に接続導体となる導体ペーストを印刷した後、複数のセラミック基体を、各セラミック基体の側面に形成した導体が相互に接続されるように積層し、これを焼成することにより形成されている。
特開2005−116707号公報
しかしながら、このような従来の配線基板91においては、セラミック基体の側面に印刷される導電ペーストに、印刷時のカスレや欠け等により印刷幅等の印刷範囲が十分でないような場合があり、上下のセラミック基体間で側面の導体ペーストが目的の幅をもって接続されないことがある。そのため、焼成後の側面導体99において、一部に断線や導通抵抗の高い部位等の不具合を生じることがある。
また、側面導体99は、絶縁基体92の側面に露出し、外気に曝されるため、長期間使用していると、空気中に含まれた湿気や塩分の影響を受け、酸化にともなう電気抵抗の増大や、腐食による溶出、剥離が生じることがある。そのため、側面導体99を介して、上側接続導体97と下側接続導体98との間を、長期にわたって適切に電気的に接続させておくことが難しい。
本発明は、上側および下側接続導体を備えた配線基板において、それらの接続導体の間の電気的な接続信頼性および安定性を向上させ、長期にわたって接続信頼性および安定性を維持できるようにすることを課題としている。
本発明の第1の側面においては、絶縁基体と、前記絶縁基体の上側で露出した部分を有する上側接続導体と、前記絶縁基体の下側で露出した部分を有する下側接続導体と、前記絶縁基体の側面に沿って配され、前記上側接続導体と前記下側接続導体とに接続された側面導体と、を備えた配線基板であって、前記絶縁基体の上下方向に貫通し、かつ前記上側接続導体と前記下側接続導体とに接続された1または複数のビア導体をさらに備えていることを特徴とする、配線基板が提供される。
前記複数のビア導体は、平面視で離間して設け、前記上側接続導体と前記下側接続導体とを複数個所で接続するように構成するのが好ましい。この場合、前記複数のビア導体は、前記側面導体からの距離が同一または略同一となるように配置するのが好ましい。
本発明に係る配線基板は、前記上側接続導体と前記下側接続導体との間に位置し、かつ前記側面導体と前記ビア導体とに接続された層間導体をさらに備えたものとして構成するのが好ましい。
前記側面導体は、前記絶縁基体を側方に開放した切欠部を有するものとし、前記切欠き部の内面を覆うように設けるのが好ましい。
本発明の第2の側面においては、本発明の第1の側面に係る配線基板の製造方法であって、一対のマザー基板のそれぞれに、前記上側接続導体または前記下側接続導体となるべき上側または下側接続導体要素を形成する導体要素工程と、前記一対のマザー基板に、前記ビア導体となるべきビア導体要素を形成するビア導体要素工程と、前記一対のマザー基板に、前記側面導体となるべき側面導体要素を形成する側面導体要素形成工程と、前記一対のマザー基板を含む複数のマザー基板を、前記一対のマザー基板における前記上側および下側接続導体要素が露出するように接合して積層体を形成する積層体形成工程と、前記側面導体要素が分断されるように前記積層体を切断する切断工程と、を含むことを特徴とする、配線基板の製造方法が提供される。
本発明に係る製造方法は、前記一対のマザー基板における少なくとも一方に対して、あるいは前記複数のマザー基板における前記一対のマザー基板以外のマザー基板に対して、前記層間導体となるべき層間導体要素を形成する層間導体要素形成工程をさらに含んでいるのが好ましい。
前記側面導体要素形成工程は、例えば前記積層体の状態において、複数のマザー基板のそれぞれに一括して貫通孔を形成し、前記貫通孔の内面に導体を密着させることにより行われる。
本発明の第3の側面においては、本発明の第1の側面に係る配線基板と、前記配線基板に実装された電子部品と、を備えたものが提供される。
本発明の配線基板によれば、上側接続導体と下側接続導体との間が、側面導体に加えて、ビア導体を介して接続されている。すなわち、上記配線基板では、上側接続導体と下側接続導体とは、絶縁基体の側面の系統と絶縁基体の内部の系統の2つの系統で電気的に接続されている。そのため、一方の系統において断線等の不具合が生じたとしても、他方の系統において上側接続導体と下側接続導体との間の電気的な接続を適切に維持することができる。例えば、側面導体に断線や電気的な接続の不良あるいは導通抵抗の増加等の不具合が生じたとしても、絶縁基体の内部に存在するビア導体にまで、その不具合が波及することはない。その結果、本発明の配線基板では、上側接続導体と下側接続導体との間の接続信頼性および安定性を向上させることができる。
また、ビア導体は、実質的に絶縁基体の内部に埋設されている。そのため、ビア導体は、空気中に含まれる湿気や塩分の影響を受けにくく、酸化にともなう電気抵抗の増大や腐食による溶出、剥離は生じにくい。その結果、本発明の配線基板では、上側接続導体と下側接続導体との間を側面導体のみより接続する場合に比べて、長期間にわたって上側接続導体と下側接続導体との間の電気的接続の信頼性および安定性を維持することが可能となる。
本発明の配線基板ではさらに、上側接続導体と下側接続導体との間が、側面導体に加えて、ビア導体を介して接続されているために、上側接続導体と下側接続導体との間の電気的な抵抗を小さくすることが可能となる。とくに、上側および下側接続導体を平面視で離間して配置された複数のビア導体を用いて接続した場合には、上側接続導体と下側接続導体との間の電気的な抵抗をより一層小さくすることが可能となる。
また、複数のビア導体のそれぞれを、側面導体からの距離が同一または略同一となるように平面視で離間して設けた場合には、上側接続導体および下側接続導体において、側面導体から各ビア導体まで電気抵抗を同程度とすることができる。これにより、複数の配線基板相互において、異なる1つのビア導体が断線した場合、それらの配線基板の間の電気抵抗が同等となるため、複数の配線基板における電気的特性のバラツキが生じるのを抑制することが可能となる。
本発明の配線基板において、層間導体を採用した場合には、側面導体、ビア導体および層間導体は、はしご状の回路を形成することになる。そのため、たとえ側面導体(あるいはビア導体)の一部に断線が生じたとしても、その断線が生じた部分の上側の部位と下側の部位とは、層間導体および側面導体(あるいはビア導体)を介して電気的接続状態が維持される。その結果、側面導体やビア導体の一部に断線が生じたとしても、上側接続導体と下側接続導体との間が完全に断線してしまう可能性が著しく低減される。したがって、本発明の配線基板では、上側接続導体と下側接続導体との間の電気的接続の信頼性および安定性を長期にわたって維持することができる。
本発明の配線基板ではさらに、絶縁基体が切欠部を有するものとする一方で、側面導体を切欠部の内面を覆うように設けた場合には、側面導体は絶縁基体の側面から凹んだ部位に位置することになる。そのため、配線基板を、電子部品の搭載や搬送、梱包等の目的で取り扱う際に、上記作業を行なう機械が側面導体に直接触れることが抑制される。したがって、上記機械の接触に起因する側面導体にコスレや剥離等の不具合、ひいては側面導体の断線や抵抗の増加が生じることを効果的に抑制することができ、上側接続導体と下側接続導体との間の電気的接続の信頼性をより高くすることができる。また、側面導体を絶縁基体における切欠部、すなわち凹んだ部分に形成することにより、側面導体の断面積を大きく確保することが可能となる。これにより、側面導体における電気抵抗ひいては上側接続導体と下側接続導体との間の電気抵抗を小さくすることが可能となる。
一方、本発明の製造方法では、本発明の第1の側面に係る配線基板を提供することができるため、上記製造方法を採用した場合には、上側および下側接続導体の間の電気的な接続信頼性および安定性が向上され、長期にわたって接続信頼性および安定性を維持することができる配線基板が提供される。
本発明の製造方法ではさらに、層間導体要素形成工程をさらに含んだものとすれば、側面導体やビア導体の一部に断線が生じたとしても、上側接続導体と下側接続導体との間が完全に断線してしまう可能性が著しく低減され、しかも上側接続導体と下側接続導体との間の電気的接続の信頼性および安定性を長期にわたって維持することができる配線基板を提供することが可能となる。
また、側面導体要素形成工程において、積層体の状態において、複数のマザー基板のそれぞれに一括して貫通孔を形成し、この貫通孔の内面に導体を密着させれば、絶縁基体が切欠部を有するものとされる一方で、この切欠部の内面を覆うように側面導体が形成される。すなわち、絶縁基体の側面から凹んだ部位に側面導体を位置させることができるため、配線基板を取り扱う際に、各種作業を行なう機械が側面電極に触れる可能性が低減され、かつ側面導体の断面積を大きく確保して、側面導体における電気抵抗ひいては上側接続導体と下側接続導体との間の電気抵抗を小さい配線基板を提供することが可能となる。
また、切断工程において、貫通孔の内面に密着形成された導体を切断するようにすれば、配線基板における側面導体が一体的に形成される。そのため、先に説明した従来の製造方法、すなわち複数の(セラミック)基体を、それらの基体の側面に形成した導体が相互に接続されるように積層する場合のように、上下の(セラミック)基体間で側面の導体ペーストが目的の幅をもって接続されないことが生じることはない。そのため、本発明の製造方法により提供される配線基板では、側面導体において、断線が生じることや部分的に導通抵抗の高くなる等の不具合を生じる可能性が低減される。
本発明の電子装置では、本発明の第1の側面に係る配線基板を備えていることから、本発明の配線基板と同様の効果を奏することができる。
以下、本発明の好ましい実施の形態について、図1ないし図4を参照して説明する。
まず、本発明に係る配線基板について、図1および図2を参照して説明する。ここで、 図1は本発明に係る配線基板を採用した電子装置を、回路基板に実装した状態を示す断面図、図2は図1に示した電子装置の配線基板を、一部を破断して示した底面図である。
電子装置1は、外部電気回路基板2等に実装して使用するものであり、配線基板3を備えている。
配線基板3は、絶縁基体4および複数の接続導体5を備えている。
絶縁基体4は、配線基板3の主要部を構成するものであり、凹部40および複数の切欠部41を有している。この絶縁基体4は、2つの板状基体42,43、2つ枠状基体44,45を積層した構成を有している。2つの枠状基体44,45のそれぞれは、凹部40を規定する貫通部44A,45Aを有している。枠状基体45の貫通部45Aは、枠状基体44の貫通部44Aよりも大きなものとされている。もちろん、絶縁基体4は、図示した例のように4つの基体42〜45により形成する必要はなく、その他の数の基体により形成してもよい。
凹部40は、電子部品10を収容するためのものであり、カバー11により上部開口40Aが閉鎖されている。すなわち、凹部40の上部開口40Aをカバー11によって封止することにより、凹部40の内部が気密状態とされている。これにより、電子部品10が空気中の水分等に曝されることが抑制されている。なお、電子部品としては、後述するように受光または発光を行う光半導体素子が採用されることがあるが、その場合には、カバー11は、少なくとも光を透過させる部分について透光性を有するものとして形成される。もちろん、カバーの全体が透光性を有するものとして形成してもよい。また、凹部40の内部を気密状態とするための手段としては、凹部40に絶縁樹脂やガラスを封入する手段を採用することもできる。
ここで、凹部40に搭載する電子部品10は、電極12が形成されたものであり、例えばICあるいはLSI等の半導体集積回路素子、LD(半導体レーザ)、LED(発光ダイオード)、PD(フォトダイオード),CCD、ラインセンサ、あるいはイメージセンサ等の光半導体素子、圧電振動子あるいは水晶振動子等の振動子である。この電子部品10は、下面13において、凹部40の底面40Bに対して接合材14を介して固定されている。接合材14としては、金−シリコン等のろう材、エポキシ樹脂等の有機物、ガラス等の無機物を使用することができる。
一方、切欠部41は、後述する接続導体5の側面導体52が形成される部分である。この切欠部41は、上下方向に延びるとともに、断面半円状に形成されている。切欠部41の断面形状としては、半楕円状、三角形状、四角形状等の他の断面形状を採用することもできる。
各接続導体5は、上側接続導体50、下側接続導体51、側面導体52、3つのビア導体53および2つの層間導体54,55を有している。
上側接続導体50は、電子部品10の電極12に対してワイヤ15を介して導通接続される部分であり、枠状基体44上に形成されている。枠状基体44上には、枠状基体45が積層されるとともに、枠状基体45の貫通部45Aは、枠状基体44の貫通部44Aよりも大きなものとされている。そのため、上側接続導体50は、その一部が枠状基体44,45の間に介在する一方で、その他の部分が上側に露出している。なお、上側接続導体50は、少なくとも一部が露出していればよく、全体が露出した構成であってもよい。
上側接続導体50と電子部品10の電極12との間の接続は、ワイヤ15に限らず、導体片等によって行ってもよく、また電子部品10の電極12が下側を向くように上側接続導体50と電子部品10の電極12とを接続してもよい。この場合、上側接続導体50と電子部品10の電極12との間の接続は、例えば導電性接着剤やはんだを用いて行うことができる。
下側接続導体51は、外部電気回路基板2の端子部20に対して導通接続される部分であり、下側に露出して設けられている。より具体的には、下側接続導体51は、板状基体42の表面の外周部において、対応する上側接続導体50の直下に位置するように形成されている。下側接続導体51は、少なくとも一部が露出していればよく、必ずしも全体が露出した構成である必要はない。
ここで、下側接続導体51と外部電気回路基板2との電気的な接続は、導電性接続材21を介して行なわれる。導電性接続材21としては、はんだの他、金属バンプおよび導電性接着剤を使用することができる。
側面導体52は、上側接続導体50と下側接続導体51との間を電気的に接続するものであり、絶縁基体4に設けられた切欠部41の内面を覆うように上下方向に延びて形成されている。
側面導体52を切欠部41に設けた場合、側面導体52が絶縁基体4の側面から凹んだ部位に位置する。そのため、配線基板3を、電子部品10の搭載や搬送、梱包等の目的で取り扱う際に、上記作業を行なう機械が側面導体52に直接触れることを抑制することができる。したがって、上記機械の接触に起因する側面導体52にコスレや剥離等の不具合、ひいては側面導体52の断線や抵抗の増加が生じることを効果的に抑制することができ、上側接続導体50と下側接続導体51との間の電気的接続の信頼性をより高くすることができる。また、側面導体52を絶縁基体4における切欠部41、すなわち凹んだ部分に形成することにより、側面導体52の断面積を大きく確保することが可能となる。これにより、側面導体52における電気抵抗ひいては上側接続導体50と下側接続導体51との間の電気抵抗を小さくすることが可能となる。
各ビア導体53は、側面導体52と同様に上側接続導体50と下側接続導体51との間を電気的に接続するものであり、円柱状に形成されている。3つのビア導体53は、絶縁基体4を上下方向に貫通し、かつ平面視で離間して設けられている。3つのビア導体53は、側面導体52までの距離が同程度となる位置に配置されている。
なお、各接続導体5では、3つのビア導体53が設けられていたが、各ビア導体5を構成するビア導体の個数は、その他の個数であってもよく、各ビア導体53の形状も、円柱状には限定されず、その他の形状であってもよい。
接続導体5にビア導体53を含ませた場合、上側接続導体50と下側接続導体51との間が、絶縁基体4の側面の系統と絶縁基体4の内部の系統の2つの系統で電気的に接続されている。しかも、絶縁基体4の内部においては、複数のビア導体53を設けることによって、複数箇所で電気的に導通されている。
そのため、一方の系統において断線等の不具合が生じたとしても、他方の系統において上側接続導体50と下側接続導体51との間の電気的な接続を適切に維持することができる。例えば、絶縁基体4の側面の系統である側面導体52に断線や電気的な接続の不良あるいは導通抵抗の増加等の不具合が生じたとしても、絶縁基体4の内部の系統であるビア導体53にまで、その不具合が波及されることはない。その結果、配線基板3では、上側接続導体50と下側接続導体51との間の接続信頼性および安定性を向上させることができる。
また、ビア導体53は、実質的に絶縁基体4の内部に埋設されている。そのため、ビア導体53は、空気中に含まれる湿気や塩分の影響を受けにくく、酸化にともなう電気抵抗の増大や腐食による溶出、剥離は生じにくい。その結果、ビア導体53を設けた場合には、上側接続導体50と下側接続導体51との間を側面導体52のみより接続する場合に比べて、長期間にわたって上側接続導体50と下側接続導体51との間の電気的接続の信頼性および安定性を維持することが可能となる。
上側接続導体50と下側接続導体51との間を、側面導体52に加えて、ビア導体53を介して接続した場合にはさらに、上側接続導体50と下側接続導体51との間の電気的な抵抗を小さくすることが可能となる。とくに、上側および下側接続導体50,51を複数のビア導体53を用いて接続した場合には、上側接続導体50と下側接続導体51との間の電気的な抵抗をより一層小さくすることが可能となる。
また、3つのビア導体53を、側面導体52からの距離が同程度となるように平面視で離間して設けた場合には、上側接続導体50および下側接続導体51において、側面導体52から各ビア導体53まで電気抵抗を同程度とすることができる。これにより、複数の配線基板3の相互において、異なる1つのビア導体53が断線した場合であっても、それらの配線基板3の相互間の電気抵抗が同等となるため、複数の配線基板3における電気的特性のバラツキが生じるのを抑制することができる。
各層間導体54,55は、側面導体52とビア導体53との間を電気的に接続するものである。層間導体54は2つの板状基体42,43の間に設けられている一方で、層間導体55は板状基体43と枠状基体44の間に設けられている。その結果、複数の層間導体54,55は、上側接続導体50と下側接続導体51の間において、上下方向に分離した状態で配置されている。
接続導体5に層間導体54,55を含ませた場合、側面導体52、ビア導体53および層間導体54,55は、はしご状の回路を形成することになる。そのため、たとえ側面導体52(あるいはビア導体53)の一部に断線が生じたとしても、その断線が生じた部分の上側の部位と下側の部位とは、層間導体54,55およびビア導体53(あるいは側面導体52)を介して電気的に接続される。その結果、側面導体52やビア導体53の一部に断線が生じたとしても、上側接続導体50と下側接続導体51との間が完全に断線してしまう可能性が著しく低減される。したがって、上側接続導体50と下側接続導体51との間の電気的接続の信頼性および安定性を長期にわたって維持することができる。
次に、先に説明した電子装置1において採用されていた配線基板3の製造方法について、図3および図4を参照して説明する。
図1および図2に示した配線基板3は、マザー基板形成工程、ビア導体要素形成工程、平面導体要素形成工程、積層体形成工程、側面導体要素を形成工程、および切断工程を経て製造することができる。
図3(a)に示したように、マザー基板形成工程では、平板状の2枚のマザー基板60,61と、貫通部62A,63Aが設けられた2枚のマザー基板62,63が形成される。
この工程は、例えばセラミック粉末、有機バインダ,および溶剤を混合してセラミックスラリーを作製し、このセラミックスラリーをドクターブレード法やカレンダーロール法等のシート成形技術を採用することにより行われる。
ここで、セラミック粉末としては、ホウケイ酸系ガラス等のガラス粉末、酸化アルミニウム粉末、窒化アルミニウム粉末、ムライト粉末を用いることができる。マザー基板60〜63を形成するための材料としては、エポキシ樹脂あるいはポリイミド樹脂等の有機樹脂、および酸化アルミニウム等の無機粉末をエポキシ樹脂等の有機樹脂で結合してなる複合材料を使用することもできる。
図3(b)に示したように、ビア導体要素形成工程は、マザー基板60〜62の所定部位に複数の貫通孔60B,61B,62Bを形成した後に、それらの貫通孔60B,61B,62Bに金属材料を充填することにより行うことができる。これにより、貫通孔60B〜62Bに埋設された格好で、複数のビア導体要素60C,61C,62Cが形成される。
マザー基板60〜62に対する貫通孔60B〜62Bの形成には、機械的な打ち抜き加工やレーザ加工を採用することができる。貫通孔60B〜62Bに充填させる金属材料としては、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金、および白金を用いることができる。
なお、マザー基板60〜62の貫通孔60B〜62Bに対する金属の充填は、後に行われる平面導体要素形成工程において、平面導体要素60D,61Da,61Db,62Dを形成する際に同時に行うこともできる。例えば、平面導体要素60D,61Da,61Db,62Dをスクリーン印刷により行う場合には、金属ペーストにより平面導体要素60D,61Da,61Db,62Dを形成するとともに、金属ペースを貫通孔60B〜61Bに同時に充填することができる。
図3(c)に示したように、平面導体要素形成工程は、対応するマザー基板60,61,62に対して、平面導体要素である上側接続導体要素62D、下側接続導体要素60D、および層間導体要素61Da,61Dbを複数ずつ形成するための工程である。この工程は、マザー基板62の一面に、対応するビア導体要素62Cに接続されるように上側接続導体50(図1参照)となるべき上側接続導体要素62Dを複数形成する作業、板状のマザー基板60の一面に、対応するビア導体要素60Cに接続されるように下側接続導体51(図1参照)となるべき下側接続導体要素60Dを複数形成する作業、板状マザー基板61の両面に、対応するビア導体要素61Cに接続されるように層間導体54,55(図1参照)となるべき層間導体要素61Da,61Dbを複数形成する作業を含んでいる。
これらの平面導体要素60D,61Da,61Db,62Dは、金属材料を用いた公知の成膜手法により形成することができる。本発明においては、たとえばスクリーン印刷、蒸着、めっき処理あるいは金属箔の貼着を採用することができる。ここで、平面導体要素60D,61Da,61Db,62Dを形成するための金属材料としては、ビア導体要素60C,61C,62Cと同様な金属材料、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金、および白金を使用することができる。
なお、層間導体要素61Daはマザー基板62に形成してもよく、層間導体要素61Dbはマザー基板60に形成してもよい。
図4(a)に示したように、積層体形成工程は、4つのマザー基板60〜62を、各マザー基板60〜62のビア導体要素60C,61C,62Cを位置合わせして、図示した順序で4つのマザー基板60〜62を積層する一方で、それらのマザー基板60〜62を一体化させることにより行われる。この工程では、対応する上側接続導体要素62D、下側接続導体要素60D、および層間導体要素61Da,61Dbがペアリングされた積層体64が形成される。なお、この工程におけるマザー基板60〜62の一体化は、例えば熱圧着により行われる。
図4(b)および図4(c)に示したように、側面導体要素形成工程は、積層体64の所定部位(ペアリングされた上側接続導体要素62D、下側接続導体要素60D、および層間導体要素61Da,61Dbの中央部)に貫通孔65を形成した後に、貫通孔65の内面66に金属材料を被着させて側面導体要素67を形成することにより行われる。
積層体64に対する貫通孔65の形成は、機械的な打ち抜き加工やレーザ加工により行うことができる。貫通孔65は、後において配線基板3の切欠部41(図1および図2参照)を構成するものである。貫通孔65の内面66に対する金属材料の被着は、例えば蒸着、スクリーン印刷あるいは無電解めっき処理により行うことができる。
ここで、貫通孔65の内面66に被着させる金属材料としては、例えば先に説明したビア導体要素60C〜62Cと同様に、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金、および白金を使用することができる。
なお、各貫通孔65の内面66に対する金属材料の被着は、上述のようにスクリーン印刷等により、各貫通孔65に金属材料を充填することにより行うことができるが、この場合の側面導体要素は、図示した例とは異なり、柱状に形成される。また、柱状に形成された側面導体要素は、そのままの状態で側面導体要素としてもよく、例えば金属材料を真空引きすることによって貫通孔を形成し、図4(c)に示した形態として形成してもよい。
また、マザー基板60〜63をセラミック材料により形成する場合には、側面導体要素67の形成後に、例えば還元雰囲気中において、約1000℃で積層体64の焼成を行 う。これにより、各マザー基板60〜63は焼結体とされる。なお、各導体要素60D,61Da,61Db,60C〜62C,62Dは、積層体64を焼成する場合には、焼成温度の調整等の生産性やマザー基板60〜62に対する接合(密着)強度を確保するために、同種の金属材料で形成することが好ましい。この場合、それぞれの導体要素の面積や形成する部位等に応じて、適宜、金属材料の成分比やガラス等の助材の添加量を調整することもできる。
図4(c)に示したように、切断工程は、切断ラインLにおいて積層体64を切断することにより行われる。切断ラインLは、図面上には明確に表れていないが、複数の貫通孔65を一連に通過する直線として設定される。一方、積層体64の切断には、公知の切断手段、例えばダイヤモンドカッタ等の回転ブレードが用いられる。
この工程により、積層体64が複数のダイに分断されるが、切断ラインLが複数の貫通孔65を一連に通過する直線として設定されているために、貫通孔65および側面導体要素67は縦方向に2分割され、切欠部の内面に、導体が密着して設けられたものとなる。その結果、積層体64から分断された個々のダイは、図1および図2に示した配線基板3となる。
なお、積層体64の切断後においては、酸化の抑制やボンディングワイヤのボンディング性、はんだの濡れ性等の特性を向上させるために、上側接続導体50および下側接続導体51を、ニッケルや金等のめっき層により被覆してもよい。
このように、先に説明した製造方法では、図1および図2に示した配線基板3を得ることができる。そのため、先の製造方法では、上側および下側接続導体50,51の間の電気的な接続信頼性および安定性が向上され、長期にわたって接続信頼性および安定性を維持することができる配線基板3が提供される。
また、貫通孔65の内面66に密着した導体(側面導体要素67)を切断工程において切断するようにすれば、配線基板3における側面導体52が一体的に形成される。そのため、従来のように、複数の(セラミック)基体を、それらの基体の側面に形成した導体が相互に接続されるように積層する場合のように、上下の(セラミック)基体間で側面の導体ペーストが目的の幅をもって接続されないことが生じることはない。そのため、配線基板3では、側面導体52において、一部に断線や導通抵抗の高い部位等の不具合を生じる可能性が低減される。
本発明に係る配線基板を採用した電子装置を、回路基板に実装した状態を示す断面図である。 図1に示した電子装置の配線基板を、一部を破断して示した底面図である。 図1に示した電子装置において採用されていた配線基板の製造方法を説明するための要部断面図である。 図1に示した電子装置において採用されていた配線基板の製造方法を説明するための要部断面図である。 従来の配線基板を採用した電子装置を、回路基板に実装した状態を示す断面図である。
符号の説明
3 配線基板
4 絶縁基体
41 (絶縁基体の)切欠部
50 上側接続導体
51 下側接続導体
52 側面導体
53 ビア導体
54,55 層間導体
60,61,62,63 マザー基板
60C,61C,62C ビア導体要素
60D 下側接続導体要素
61Da,61Db 層間導体要素
62D 上側接続導体要素
64 積層体
66 (積層体の)貫通孔

Claims (9)

  1. 絶縁基体と、前記絶縁基体の上側で露出した部分を有する上側接続導体と、前記絶縁基体の下側で露出した部分を有する下側接続導体と、前記絶縁基体の側面に沿って配され、前記上側接続導体と前記下側接続導体とに接続された側面導体と、を備えた配線基板であって、
    前記絶縁基体の上下方向に貫通し、かつ前記上側接続導体と前記下側接続導体とに接続された1または複数のビア導体をさらに備えていることを特徴とする、配線基板。
  2. 前記複数のビア導体は、平面視で離間して設けられており、かつ前記上側接続導体と前記下側接続導体とを複数個所で接続している、請求項1に記載の配線基板。
  3. 前記複数のビア導体は、前記側面導体からの距離が同一または略同一となるように配置されている、請求項1に記載の配線基板。
  4. 前記上側接続導体と前記下側接続導体との間に位置し、かつ前記側面導体と前記ビア導体とに接続された層間導体をさらに備えている、請求項1ないし3のいずれかに記載の配線基板。
  5. 前記絶縁基体は、側方に開放した切欠部を有しており、
    前記側面導体は、前記切欠部の内面を覆うように設けられている、請求項1ないし4のいずれかに記載の配線基板。
  6. 請求項1に記載の配線基板の製造方法であって、
    一対のマザー基板のそれぞれに、前記上側接続導体または前記下側接続導体となるべき上側または下側接続導体要素を形成する導体要素工程と、
    前記一対のマザー基板に、前記ビア導体となるべきビア導体要素を形成するビア導体要素工程と、
    前記一対のマザー基板に、前記側面導体となるべき側面導体要素を形成する側面導体要素形成工程と、
    前記一対のマザー基板を含む複数のマザー基板を、前記一対のマザー基板における前記上側および下側接続導体要素が露出するように接合して積層体を形成する積層体形成工程と、
    前記側面導体要素が分断されるように前記積層体を切断する切断工程と、
    を含むことを特徴とする、配線基板の製造方法。
  7. 前記上側接続導体と前記下側接続導体との間に位置し、かつ前記側面導体と前記ビア導体とに接続された層間導体をさらに備えた配線基板の製造方法において、
    前記一対のマザー基板における少なくとも一方に対して、あるいは前記複数のマザー基板における前記一対のマザー基板以外のマザー基板に対して、前記層間導体となるべき層間導体要素を形成する層間導体要素形成工程をさらに含んでいる、請求項6に記載の配線基板の製造方法。
  8. 前記側面導体要素形成工程は、前記積層体の状態において、複数のマザー基板のそれぞれに一括して貫通孔を形成し、前記貫通孔の内面に導体を密着させることにより行われる、請求項6または7に記載の配線基板の製造方法。
  9. 請求項1ないし5のいずれかに記載の配線基板と、
    前記配線基板に実装された電子部品と、
    を備えたことを特徴とする、電子装置。
JP2005252906A 2005-08-31 2005-08-31 配線基板およびその製造方法、ならびに電子装置 Pending JP2007067246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005252906A JP2007067246A (ja) 2005-08-31 2005-08-31 配線基板およびその製造方法、ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005252906A JP2007067246A (ja) 2005-08-31 2005-08-31 配線基板およびその製造方法、ならびに電子装置

Publications (1)

Publication Number Publication Date
JP2007067246A true JP2007067246A (ja) 2007-03-15

Family

ID=37929067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005252906A Pending JP2007067246A (ja) 2005-08-31 2005-08-31 配線基板およびその製造方法、ならびに電子装置

Country Status (1)

Country Link
JP (1) JP2007067246A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104300A1 (ja) * 2012-12-27 2014-07-03 京セラ株式会社 配線基板、電子装置および発光装置
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
JP2015207890A (ja) * 2014-04-18 2015-11-19 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
WO2016013277A1 (ja) * 2014-07-24 2016-01-28 浜松ホトニクス株式会社 電子部品の製造方法
JP2019029682A (ja) * 2017-07-25 2019-02-21 京セラ株式会社 水晶デバイス

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104300A1 (ja) * 2012-12-27 2014-07-03 京セラ株式会社 配線基板、電子装置および発光装置
JPWO2014104300A1 (ja) * 2012-12-27 2017-01-19 京セラ株式会社 配線基板、電子装置および発光装置
US10251269B2 (en) 2012-12-27 2019-04-02 Kyocera Corporation Wiring board, electronic device, and light emitting apparatus
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
JP2015207890A (ja) * 2014-04-18 2015-11-19 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
WO2016013277A1 (ja) * 2014-07-24 2016-01-28 浜松ホトニクス株式会社 電子部品の製造方法
JP2016025319A (ja) * 2014-07-24 2016-02-08 浜松ホトニクス株式会社 電子部品の製造方法
CN106537587A (zh) * 2014-07-24 2017-03-22 浜松光子学株式会社 电子部件的制造方法
US20170223829A1 (en) * 2014-07-24 2017-08-03 Hamamatsu Photonics K.K. Method for producing electronic components
CN106537587B (zh) * 2014-07-24 2019-01-15 浜松光子学株式会社 电子部件的制造方法
US10321567B2 (en) 2014-07-24 2019-06-11 Hamamatsu Photonics K.K. Method for producing electronic components
JP2019029682A (ja) * 2017-07-25 2019-02-21 京セラ株式会社 水晶デバイス

Similar Documents

Publication Publication Date Title
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
CN110622300B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2007067246A (ja) 配線基板およびその製造方法、ならびに電子装置
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
US10319672B2 (en) Wiring board, electronic device, and electronic module
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP2007173629A (ja) 電子部品収納用パッケージおよび電子装置
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
JP5956185B2 (ja) 多数個取り配線基板
JP4458974B2 (ja) 多数個取り配線基板
JP5213663B2 (ja) 電子装置の実装構造
JP5078441B2 (ja) 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
WO2018155434A1 (ja) 配線基板、電子装置および電子モジュール
JP4889401B2 (ja) 電子部品収納用パッケージおよび複数個取り電子部品収納用パッケージ、ならびに電子装置
JP3538774B2 (ja) 配線基板
US10290591B2 (en) Wiring board, electronic device, and electronic module
JP2008159731A (ja) 電子部品実装用基板
JP2004281470A (ja) 配線基板
JP2007234662A (ja) 複数個取り配線基板