JP2007234662A - 複数個取り配線基板 - Google Patents

複数個取り配線基板 Download PDF

Info

Publication number
JP2007234662A
JP2007234662A JP2006050979A JP2006050979A JP2007234662A JP 2007234662 A JP2007234662 A JP 2007234662A JP 2006050979 A JP2006050979 A JP 2006050979A JP 2006050979 A JP2006050979 A JP 2006050979A JP 2007234662 A JP2007234662 A JP 2007234662A
Authority
JP
Japan
Prior art keywords
dummy
wiring board
holes
hole
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006050979A
Other languages
English (en)
Inventor
Kazuhiro Matsuo
一博 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006050979A priority Critical patent/JP2007234662A/ja
Publication of JP2007234662A publication Critical patent/JP2007234662A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】小型化や高密度実装の場合でも、配線基板領域とダミー領域の間のクラックが効果的に防止された複数個取り配線基板を提供すること。
【解決手段】母基板10に、複数個の配線基板領域11と、その外周部にダミー領域12を有する複数個取り配線基板であって、配線基板領域11に配列形成された、貫通導体20を内部に有する複数の貫通孔21とダミー領域12に形成された複数の孔部30と、
を備える。また孔部30は、好ましくはダミー貫通孔31である。
【選択図】図1

Description

本発明は、母基板に各々が半導体素子や容量素子等の電子部品を搭載するための小型の配線基板となる複数の配線基板領域を縦横の並びに一体的に配列形成して成る複数個取り配線基板に関するものである。
従来、例えば半導体素子や容量素子等の電子部品を搭載するために用いられる配線基板は、酸化アルミニウム質焼結体(アルミナセラミックス)等のセラミックス材料から成り、電子部品が搭載される絶縁基体と、絶縁基体の表面および内部に形成され、電子部品と電気的に接続される配線導体と、絶縁基体の内部に形成され、上下に隣接する配線導体間を電気的に接続する貫通導体とを備えた構造を有している。
このような配線基板は、通常、その大きさが数mm角程度の極めて小さなものであることから配線基板の取り扱いを容易とするために、また配線基板および電子装置の製造を効率よく行なうために、1枚の広面積の母基板中から多数個の配線基板を同時集約的に得るようにした、いわゆる複数個取り配線基板の形態で製造されている。このような複数個取り配線基板は、一般に、セラミック焼結体からなる絶縁層が複数積層されて成る母基板に、配線基板となる配線基板領域が縦横に複数配列形成されるとともに、外周部にダミー領域が形成された構造を有している。なお、ダミー領域は、複数個取り配線基板の取り扱いを容易とすること等のために設けられている。
この母基板を配線基板領域の境界に沿って分割することによって個々の配線基板を得ることができる。
このような複数個取り配線基板は、例えば、次のようにして作製される。まず、酸化アルミニウム等の原料粉末を有機溶剤、バインダとともにシート状に成形して複数のセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに、貫通導体となる貫通孔を形成する。次に、タングステン等の金属ペーストを、セラミックグリーンシートの表面に所定の配線導体のパターンで印刷し、その後、形成した貫通孔内に充填する。そして、これらのセラミックグリーンシートを上下に位置合わせして積層し、高温で焼成することにより、複数個取り配線基板が作製される。
特開2005−311253号公報 特開2005−322659号公報
しかしながら、近年、搭載される電子部品の小型化や高集積化等に応じて、電子部品が搭載される複数個取り配線基板においては、配線導体の高密度化が要求されるようになってきている。それに伴い、貫通導体も、多数が隣接間隔を狭くして形成されるため、次のような問題が生じるようになってきている。すなわち、貫通導体となる貫通孔をセラミックグリーンシートに形成するときに、歪みが生じ、その歪みが、平面視で、セラミックグリーンシートの中央から外周にかけて逐次蓄積される。また、配線基板領域の外側にはダミー領域が存在する。このダミー領域には配線導体が形成されないため、配線導体同士を接続する貫通導体および貫通孔は形成されない。
そのため、配線基板領域の最外周の部位(配線基板領域とダミー領域の境界に沿った部分、以下同表現は、同意味を示すものとする)に歪みが集中してクラックが発生するという不具合が発生するようになってきている。
本発明は上述の問題点に鑑み案出されたものであり、その目的は、小型化や高密度実装の場合でも、配線基板領域とダミー領域の間のクラックが効果的に防止された複数個取り配線基板を提供することにある。
本発明の複数個取り配線基板は、母基板に、複数個の配線基板領域と、その外周部にダミー領域を有する複数個取り配線基板であって、前記配線基板領域に配列形成された、貫通導体を内部に有する複数の貫通孔と前記ダミー領域に形成された複数の孔部とを備えることを特徴とするものである。
また、本発明の複数個取り配線基板は、好ましくは、前記ダミー領域に形成された孔部が、前記ダミー領域を貫通してなるダミー貫通孔であることを特徴とするものである。
また、本発明の複数個取り配線基板は、好ましくは、前記貫通孔が前記配線基板領域に行列状に配列形成されており、さらに前記ダミー貫通孔が、前記行列状に配列形成された前記貫通孔の行および列の少なくとも一方の延長線上に配置されることを特徴とするものである。
また、本発明の複数個取り配線基板は、好ましくは、前記延長線上に配置された前記ダミー貫通孔が、その延長線と平行の隣接する延長線上には配置されないことを特徴とするものである。
また、本発明の複数個取り配線基板は、好ましくは、前記ダミー貫通孔が、前記貫通孔の行および列の少なくとも一方の延長線と平行となるように配置されていることを特徴とするものである。
また、本発明の複数個取り配線基板は、好ましくは、前記ダミー貫通孔が、平面視で楕円形状であり、かつ前記楕円形状の長軸が、前記延長線上と直交して配置されていることを特徴とするものである。
また、本発明の複数個取り配線基板は、好ましくは、前記ダミー貫通孔の内部に導体が設けられていることを特徴とするものである。
本発明の複数個取り配線基板は、母基板に、複数個の配線基板領域と、その外周部にダミー領域を有する複数個取り配線基板であって、配線基板領域に配列形成された、貫通導体を内部に有する複数の貫通孔とダミー領域に形成された複数の孔部とを備えることから、配線基板領域の最外周における歪みの集中が低減される。つまり、貫通孔の形成に起因してセラミックグリーンシートに歪みが発生したとしても、その歪みは、孔部が形成されている複数の部位においてダミー領域が変形することにより効果的に吸収され、低減される。
そのため、配線基板領域の最外周の部位に歪みが集中してクラックが発生することが、効果的に抑制される。
したがって、配線基板領域とダミー領域の間にクラックが発生することが効果的に抑制された複数個取り配線基板を提供することができる。
また、好ましくは、ダミー領域に形成された孔部が、ダミー領域を貫通してなるダミー貫通孔であることから、孔部が形成されている部位およびその周辺の部位におけるダミー領域の変形が、厚み方向の全域にわたってより容易になる。そのため、貫通孔に起因する配線基板領域の歪みはより効果的に吸収され、抑制される。したがって、配線基板領域とダミー領域の間におけるクラックの発生が、より有効に抑制された複数個取り配線基板を提供することができる。
また、本発明の複数個取り配線基板は、貫通孔が配線基板領域に行列状に配列形成されており、さらにダミー貫通孔が、行列状に配列形成された貫通孔の行および列の少なくとも一方の延長線上に配置されることから、クラック等の不具合の発生がより有効に抑制された複数個取り配線基板とすることができる。
貫通孔が行列状に配列形成されている場合、貫通孔の並びに沿った線上で歪みが集中しやすく、クラック等が発生しやすい。これに対し、その貫通孔の行および列の少なくとも一方の延長線上にダミー貫通孔が配置されることにより、貫通孔の並びに沿って歪みが集中したとしても、その並びの延長線上に配置されたダミー貫通孔により、歪みを効率よく低減することができる。したがって、複数個取り配線基板にクラックが発生するという不具合が、より効果的に防止される。
また、延長線上に配置されたダミー貫通孔が、その延長線と平行の隣接する延長線上には配置されない場合には、次のような効果を得ることができる。
すなわち、すべての延長線上にダミー貫通孔が形成されると、例えば、延長線の隣接間隔が極めて狭いような場合に、ダミー貫通孔の存在に起因して、母基板のダミー領域の機械的な強度が低くなり、ダミー貫通孔の周辺において母基板(ダミー領域)にクラック等の不具合が発生するおそれがある。これに対し、延長線上に配置されたダミー貫通孔が、その延長線と平行の隣接する延長線上には配置されない場合には、ダミー貫通孔が形成されない延長線の部分において母基板の機械的な強度を確保することができるので、ダミー貫通孔の周辺でクラック等の不具合が生じることが抑制される。したがって、この構成によれば、複数個取り配線基板にクラックが発生するという不具合がより効果的に防止される。
なお、本構成において、ダミー貫通孔は、貫通孔の行および列の少なくとも一方の延長線と平行の隣接する延長線上には配置されないが、これは、少なくとも隣り合う延長線上に配置されないことを意味するものであり、例えば2列おきや3行おきといったように、複数の延長線を介して配置してもよい。
また、好ましくは、ダミー貫通孔が、貫通孔の行および列の少なくとも一方の延長線と平行となるように配置されていることから、ダミー貫通孔を複数設けた場合、延長線からダミー貫通孔までの距離がそれぞれ同じ程度になる。すなわち、ダミー貫通孔が、配線基板領域の最外周の部位に沿って、直線状に配置される。それゆえ、各ダミー貫通孔においてばらつき無く歪みを低減吸収できる。したがって、複数個取り配線基板にクラックが発生するという不具合がより効果的に防止される。
また、好ましくは、ダミー貫通孔が、平面視で楕円形状であり、かつ楕円形状の長軸が、延長線上と直交して配置されていることから、延長線に沿って生じる歪みを、ダミー貫通孔が長軸方向(延長線に直交する方向)に広がるように変形することで吸収する。
よって、配線基板領域の最外周の部位に集中する歪みをより効率的に緩和することができる。したがって、複数個取り配線基板にクラックが発生するという不具合がより効果的に防止される。
また、ダミー貫通孔が配置されない行・列についても歪み吸収効果を得ることができる。
すなわち、例えば、1列おきにダミー貫通孔を設けた場合、ダミー貫通孔が、上のように配置される楕円形状であれば、(隣り合う行・列の方向にダミー貫通孔が広がった形なので)ダミー貫通孔が配置されない行・列についても歪み吸収効果を得ることができ、また、楕円形状にした場合、(歪みを吸収するために変形する)ダミー貫通孔周辺から、ダミー領域にクラックが発生する、という不具合を防止する効果を得ることもできる。
また、好ましくは、ダミー貫通孔の内部に導体が設けられていることから、ダミー貫通孔を補強して、ダミー貫通孔からのクラックを防止できる。
また、母基板となるセラミックグリーンシートの焼成時に、貫通孔(内部に貫通導体を有する)が形成されている配線基板領域と、ダミー貫通孔が形成されているダミー領域との間で焼成時の収縮率をより容易かつ高い精度で揃えることができる。そのため母基板の反りがより確実に抑制される。したがって、クラックの発生が効果的に抑制されるとともに、反り等の不具合の発生が抑制された複数個取り配線基板を提供することができる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1(a)は、本発明の複数個取り配線基板の実施の形態の一例を示す平面図であり、図1(b)は図1(a)のA−A’線での断面図である。図1において、10は、配線基板領域11およびダミー領域12を有する母基板、20は貫通導体、30は孔部である。
母基板10の配線基板領域11に貫通導体20を内部に有する貫通孔21が配列形成され、ダミー領域12に孔部30が形成されて、本発明の複数個取り配線基板が基本的に構成される。
母基板10は、酸化アルミニウム質焼結体やガラスセラミック焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、窒化ケイ素質焼結体等のセラミック焼結体の電気絶縁材料により形成されている。
母基板10は、例えば酸化アルミニウム質焼結体から成る場合には以下のようにして作製される。まず、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダ、溶剤を添加混合して泥漿状のセラミックスラリーを作製し、このセラミックスラリーをドクターブレード法やリップコータ法等のシート成形技術を採用してシート状となすことによって、セラミックグリーンシート(セラミック生シートで、以下、グリーンシートともいう)を得る。その後、グリーンシートを所定の順に上下に積層して生セラミック成形体と成す。この生セラミック成形体を還元雰囲気中で約1300〜1600℃の高温で焼成することによって、母基板10が製作される。
この母基板10は、各配線基板領域11の例えば上面に、IC、LSI等の半導体集積回路素子、LD(半導体レーザ)、LED(発光ダイオード)、PD(フォトダイオード)、CCD、ラインセンサ、イメージセンサ等の光半導体素子、圧電振動子、水晶振動子等の振動子、その他の種々の電子部品(図示せず)を搭載するための搭載部(図示せず)を有している。
電子部品は、例えば、金−錫ろう材等の低融点ろう材やガラス、樹脂系接着剤等の接合材(図示せず)を介して搭載部に接合される。
電子部品が搭載される各配線基板領域11には、母基板10の厚み方向に貫通孔21が形成され、貫通孔21は内部に貫通導体20を有している。
貫通導体20は、搭載される電子部品と電気的に接続され、これを搭載部の外側、例えば配線基板領域11の搭載部(図1(b)の例では上面)とは反対側の面(図1(b)の例では下面)に導出する導電路として機能する。そのため、貫通導体20および貫通孔21は、少なくともその一端側が搭載部に位置し、他端側が搭載部の外側(下面等)に位置するように形成される。
貫通導体20は、貫通孔21の内部に充填されているものに限らず、貫通孔21の内壁面に沿って筒状に被着形成されているもの等も含む。
なお、貫通導体20および貫通孔21は、母基板10を厚み方向に直線状に貫通するものである必要はなく、例えば、図1(b)に示すように、配線基板領域11の内部で、この内部に形成された配線導体50を介して横方向に折れ曲がり、隣接間隔が広くなるように展開されたものでもかまわない。
また、この実施形態において、配線基板領域11は、接続パッド60が上面の搭載部に配列形成され、接続ランド70が下面に配列形成されている。接続パッド60は、電子部品の電極が対向して電気的、機械的に接続される。接続ランド70は、外部電気回路に対向して電気的、機械的に接続される。接続パッド60と接続ランド70は、それぞれ対応するものどうしが、貫通導体20および必要に応じて配線導体50を介して電気的に接続されている。
母基板10の配線基板領域11に搭載される電子部品(図示せず)に縦横に配列形成されている複数の電極を、接続パッド60に対向させて、はんだ等の導電性接続材(図示せず)を介して電気的に接続させ、配線導体50の一部を母基板10の側面や下面等に露出させておくことにより、電子部品の電極が、接続パッド60および配線導体50を介して母基板10の側面や下面に導出される。この配線導体50の導出部分である接続ランド70を外部電気回路にはんだ等の接続材を介して電気的に接続することにより、電子部品の電極が、接続パッド60および配線導体50,接続ランド70を介して外部電気回路と電気的に接続される。
なお、配線導体50、接続パッド60、接続ランド70および貫通導体20は、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金等の金属材料からなり、メタライズ導体の他、蒸着層、金属箔、めっき層等の形態で母基板10に形成される。
貫通孔21は、例えば、母基板10となるグリーンシートに、機械的な打ち抜き加工やレーザ加工等の穴あけ加工を施すことにより形成される。
また、貫通孔21の内部の貫通導体20は、例えば銅のメタライズ導体からなる場合であれば、セラミックグリーンシートに形成された貫通孔(図示せず)の内部に、銅の粉末と有機溶剤、樹脂バインダ等を添加して作製した金属ペーストを印刷塗布または充填することにより形成される。
配線導体50、接続パッド60および接続ランド70は、例えば、銅のメタライズからなる場合、銅粉末に有機溶剤、樹脂バインダ等を添加して作製した金属ペーストを、母基板10(絶縁層40)となるセラミックグリーンシートの表面や裏面に、印刷塗布することにより形成される。
また、ダミー領域12には、複数の孔部30が形成されている。
このように、ダミー領域12に複数の孔部30を備えることから、配線基板領域11の最外周における歪みの集中が低減される。つまり、貫通孔21の形成に起因してセラミックグリーンシートに歪みが発生したとしても、その歪みは、孔部30が形成されている複数の部位においてダミー領域12が変形することにより効果的に吸収され、低減される。
そのため、配線基板領域11の最外周の部位に歪みが集中してクラックが発生することが、効果的に抑制される。したがって、配線基板領域11とダミー領域12の間にクラックが発生することが効果的に抑制された複数個取り配線基板を提供することができる。
また、複数個取り配線基板は、ダミー領域12に形成された孔部30が、ダミー領域12を貫通してなるダミー貫通孔31であることが好ましい。
この場合、ダミー貫通孔31が形成されている部位およびその周辺の部位におけるダミー領域12の変形が、厚み方向の全域にわたってより容易になる。そのため、貫通孔21に起因する配線基板領域11の歪みはより効果的に吸収され、抑制される。したがって、配線基板領域11とダミー領域12の間におけるクラックの発生が、より有効に抑制された複数個取り配線基板を提供することができる。
また、複数個取り配線基板は、貫通孔21が配線基板領域11に行列状に配列形成されており、さらにダミー貫通孔31が、行列状に配列形成された貫通孔21の行および列の少なくとも一方の延長線(図示せず)上に配置されることが好ましい。
この場合、クラック等の不具合の発生がより有効に抑制された複数個取り配線基板とすることができる。
貫通孔21が行列状に配列形成されている場合、貫通孔21の並びに沿った線上に歪みが集中しやすいので、クラック等が発生しやすい。これに対し、その貫通孔21の行および列の少なくとも一方の延長線上にダミー貫通孔31が配置されることにより、貫通孔21の並びに沿って歪みが集中したとしても、その並びの延長線上に配置されたダミー貫通孔31により、歪みを効率よく低減することができる。したがって、複数個取り配線基板にクラックが発生するという不具合が、より効果的に防止される。
また、延長線上に配置されたダミー貫通孔31が、その延長線と平行の隣接する延長線上には配置されない場合には、次のような効果を得ることができる。
すなわち、すべての延長線上にダミー貫通孔31が形成されると、例えば、延長線の隣接間隔が極めて狭いような場合に、ダミー貫通孔31の存在に起因して、母基板10のダミー領域12の機械的な強度が低くなり、ダミー貫通孔31の周辺において母基板10(ダミー領域12)にクラック等の不具合が発生するおそれがある。これに対し、延長線上に配置されたダミー貫通孔31が、その延長線と平行の隣接する延長線上には配置されない場合には、ダミー貫通孔31が形成されない延長線の部分において母基板10の機械的な強度を確保することができるので、ダミー貫通孔31の周辺でクラック等の不具合が生じることが抑制される。
なお、本構成において、ダミー貫通孔31は、貫通孔21の行および列の少なくとも一方の延長線と平行の隣接する延長線上には配置されないが、これは、少なくとも隣り合う延長線上に配置されないことを意味するものであり、例えば2列おきや3行おきといったように、複数の延長線を介して配置してもよい。
したがって、この構成によれば、複数個取り配線基板にクラックが発生するという不具合がより効果的に防止される。
また、ダミー貫通孔31は、好ましくは、貫通孔21の行および列の少なくとも一方の延長線と平行となるように配置されている。
この構成によれば、ダミー貫通孔31を複数設けた場合、延長線から各ダミー貫通孔31までの距離がそれぞれ同じ程度になる。すなわち、ダミー貫通孔31が、配線基板領域11の最外周の部位に沿って、直線状に配置される。それゆえ、各ダミー貫通孔31において、ばらつき無く歪みを低減吸収できる。したがって、複数個取り配線基板にクラックが発生するという不具合がより効果的に防止される。
また、ダミー貫通孔31は、好ましくは、平面視で楕円形状であり、かつ楕円形状の長軸が、延長線上と直交して配置されている。
この構成によれば、延長線に沿って生じる歪みを、ダミー貫通孔31が長軸方向(延長線に直交する方向)に広がるように変形することで吸収する。よって、配線基板領域11の最外周の部位に集中する歪みをより効率的に緩和することができる。したがって、複数個取り配線基板にクラックが発生するという不具合がより効果的に防止される。
また、ダミー貫通孔31が配置されない行・列についても歪み吸収効果を得ることができる。すなわち、例えば、1列おきにダミー貫通孔31を設けた場合、ダミー貫通孔31が、上記のように配置される楕円形状であれば、(隣り合う行・列の方向にダミー貫通孔31が広がった形なので)ダミー貫通孔31が配置されない行・列についても歪み吸収効果を得ることができる。
また、楕円形状にした場合、(一般に楕円形状の孔は長軸に沿って広がる方向には変形しやすいため)歪みを吸収するために変形するダミー貫通孔31周辺から、ダミー領域12にクラックが発生する、という不具合を防止する効果を得ることもできる。
また、ダミー貫通孔31は、好ましくは、内部に導体(図示せず)が設けられている。
内部に設けられた導体により、ダミー貫通孔31(内壁部分)が補強され、ダミー貫通孔31からのクラックを防止できる。
また、母基板10となるセラミックグリーンシートの焼成時に、貫通孔21(内部に貫通導体20を有する)が形成されている配線基板領域11と、ダミー貫通孔31が形成されているダミー領域12との間で焼成時の収縮率をより容易かつ高い精度で揃えることができる。そのため、母基板10の反りがより確実に抑制される。したがって、クラックの発生が抑制されるとともに、反り等の不具合の発生が抑制された複数個取り配線基板を提供することができる。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更等が可能である。
(a)は本発明の複数個取り配線基板の実施の形態の一例を示す平面透視図、(b)は(a)の多数個取り基板のA−A’線での断面図である。
符号の説明
10・・・・母基板
11・・・・配線基板領域
12・・・・ダミー領域
20・・・・貫通導体
21・・・・貫通孔
30・・・・孔部
31・・・・ダミー貫通孔
40・・・・絶縁層
50・・・・配線導体
60・・・・接続パッド
70・・・・接続ランド

Claims (7)

  1. 母基板に、複数個の配線基板領域と、その外周部にダミー領域を有する複数個取り配線基板であって、前記配線基板領域に配列形成された、貫通導体を内部に有する複数の貫通孔と前記ダミー領域に形成された複数の孔部と、を備えることを特徴とする複数個取り配線基板。
  2. 前記ダミー領域に形成された孔部が、前記ダミー領域を貫通してなるダミー貫通孔であることを特徴とする請求項1に記載の複数個取り配線基板。
  3. 前記貫通孔が前記配線基板領域に行列状に配列形成されており、さらに前記ダミー貫通孔が、前記行列状に配列形成された前記貫通孔の行および列の少なくとも一方の延長線上に配置されることを特徴とする請求項1または請求項2に記載の複数個取り配線基板。
  4. 前記延長線上に配置された前記ダミー貫通孔が、その延長線と平行の隣接する延長線上には配置されないことを特徴とする請求項3に記載の複数個取り配線基板。
  5. 前記ダミー貫通孔が、前記貫通孔の行および列の少なくとも一方の延長線と平行となるように配置されていることを特徴とする請求項2〜請求項4のいずれかに記載の複数個取り配線基板。
  6. 前記ダミー貫通孔が、平面視で楕円形状であり、かつ前記楕円形状の長軸が、前記延長線上と直交して配置されていることを特徴とする請求項2〜請求項5のいずれかに記載の複数個取り配線基板。
  7. 前記ダミー貫通孔の内部に導体が設けられていることを特徴とする請求項2〜請求項6のいずれかに記載の複数個取り配線基板。
JP2006050979A 2006-02-27 2006-02-27 複数個取り配線基板 Pending JP2007234662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006050979A JP2007234662A (ja) 2006-02-27 2006-02-27 複数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006050979A JP2007234662A (ja) 2006-02-27 2006-02-27 複数個取り配線基板

Publications (1)

Publication Number Publication Date
JP2007234662A true JP2007234662A (ja) 2007-09-13

Family

ID=38554984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050979A Pending JP2007234662A (ja) 2006-02-27 2006-02-27 複数個取り配線基板

Country Status (1)

Country Link
JP (1) JP2007234662A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079835A (ja) * 2017-10-20 2019-05-23 日本特殊陶業株式会社 セラミック基板
JP2019096735A (ja) * 2017-11-22 2019-06-20 株式会社伸光製作所 集合回路基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079835A (ja) * 2017-10-20 2019-05-23 日本特殊陶業株式会社 セラミック基板
JP2019096735A (ja) * 2017-11-22 2019-06-20 株式会社伸光製作所 集合回路基板とその製造方法

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
US10002710B2 (en) Ceramic multilayer wiring substrate and module including the same
JP7569885B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP2007234662A (ja) 複数個取り配線基板
JP2007067246A (ja) 配線基板およびその製造方法、ならびに電子装置
KR101138469B1 (ko) 칩 마운트용 기판
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
JP4458974B2 (ja) 多数個取り配線基板
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
JP5956185B2 (ja) 多数個取り配線基板
JP6989292B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP4373841B2 (ja) 配線基板
JP4557786B2 (ja) 多数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2004221514A (ja) 多数個取り配線基板
JP2008159731A (ja) 電子部品実装用基板
JP4383253B2 (ja) 配線基板
JP7025845B2 (ja) 配線基板、電子装置および電子モジュール
JP4377729B2 (ja) 配線基板
JP2006185977A (ja) 配線基板
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール