CN106537587B - 电子部件的制造方法 - Google Patents

电子部件的制造方法 Download PDF

Info

Publication number
CN106537587B
CN106537587B CN201580040268.0A CN201580040268A CN106537587B CN 106537587 B CN106537587 B CN 106537587B CN 201580040268 A CN201580040268 A CN 201580040268A CN 106537587 B CN106537587 B CN 106537587B
Authority
CN
China
Prior art keywords
circuit substrate
filling
filling space
substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580040268.0A
Other languages
English (en)
Other versions
CN106537587A (zh
Inventor
石川胜也
柿原利之
增田誉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN106537587A publication Critical patent/CN106537587A/zh
Application granted granted Critical
Publication of CN106537587B publication Critical patent/CN106537587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

电子部件的制造方法中，以规定的切割线(L)切断包含安装有电路部件(5,7)的第1电路基板(20)以及第2电路基板(40)的层叠体(10)而获得多个电子部件(1)。该电子部件的制造方法具备：层叠工序，经由间隔物(43)将第2电路基板(40)层叠于在电路部件(5,7)的安装区域(A)的周围设置有填孔(29)的第1电路基板(20)；填充工序，将具有绝缘性的树脂(71,81)填充于由间隔物(43)而形成于第1电路基板(20)与第2电路基板(40)之间的填充空间(70)；切断工序，以填孔(29)被分割的切割线(L)来切断层叠体(10)并使填孔(29)露出于切断面而获得电子部件(1)的端子部(21)。

Description

电子部件的制造方法
技术领域
本发明涉及一种电子部件的制造方法。
背景技术
一直以来，作为电子部件的制造方法，例如有专利文献1所记载的制造方法。专利文献1所记载的电子部件为具备QFN(Quad Flat No-leads Package(四角扁平无引脚封装))型的端子配置的电子部件，引线(端子)在各个树脂封装的背面的4条边分别露出。专利文献1所记载的电子部件的制造方法中，通过对引线框实施树脂成型而形成相当于树脂封装的部分之后，切断该树脂封装部分并进行分离而获得电子部件。
现有技术文献
专利文献
专利文献1：日本特开2008-153710号公报
发明内容
发明所要解决的问题
上述专利文献1所记载的电子部件中，露出于树脂封装的侧面的引线的宽度与引线框的厚度相等，比较宽。因此，在由回流焊将该电子部件安装于电路基板的时候，存在发生桥接或芯片竖立等的安装不良的担忧。关于该点，越是将电子部件小型化且引线彼此的距离变近，越是变得显著。另外，近年来，要求电子部件的高密度化，但是，上述专利文献1所记载的电子部件中，因为基板部为单层，所以难以谋求高密度化。另外，因为通过从引线框切出树脂封装部分来进行制造，所以难以效率良好地获得多个电子部件。
本发明的一个方面是鉴于上述情况而完成的，其目的在于，提供一种能够谋求高密度化以及制造效率的提高并且能够抑制安装不良的发生的电子部件的制造方法。
解决问题的技术手段
本发明的一个方面所涉及的电子部件的制造方法，是以规定的切割线来切断包含安装有电路部件的第1电路基板以及第2电路基板的层叠体而获得多个电子部件的电子部件的制造方法，具备：层叠工序，经由间隔物(spacer)将第2电路基板层叠于在电路部件的安装区域的周围设置有填孔(filled via)的第1电路基板；填充工序，将具有绝缘性的树脂填充于由间隔物而被形成于第1电路基板与第2电路基板之间的填充空间；切断工序，以填孔被分割的切割线来切断层叠体并使填孔露出于切断面而获得电子部件的端子部。
根据该电子部件的制造方法，因为能够制造安装有电路部件的第1电路基板以及第2电路基板被层叠而成的电子部件，所以能够缩小安装面积来谋求小型化以及高密度化。另外，因为通过以规定的切割线来切断层叠体从而能够从1个层叠体获得多个电子部件，所以能够谋求制造效率的提高。另外，因为通过分割填孔从而形成端子部，所以能够使露出于电子部件的侧面的端子部的宽度窄于切断引线框来进行形成的情况。因此，即使是对电子部件进行小型化的情况下，也能够抑制安装不良的发生。
被形成于第1电路基板与第2电路基板之间的填充空间也可以包含被形成于安装区域内的第1填充空间。在此情况下，由被填充于第1填充空间的树脂，能够保护被安装于第1电路基板的电路部件免受热的影响。由此，能够得到可回流焊安装的电子部件。
被形成于第1电路基板与第2电路基板之间的填充空间也可以进一步包含被形成于安装区域外并且被连通于第1填充空间的第2填充空间。在此情况下，不仅能够从第1填充空间而且还能够从第2填充空间填充树脂，所以能够容易地使树脂遍及到填充空间整体。
在层叠工序中，也可以经由间隔物将第3电路基板层叠于第2电路基板，在填充工序中，将具有绝缘性的树脂填充于由间隔物而被形成于第2电路基板与第3电路基板之间的填充空间。在此情况下，例如通过将电路部件也安装于第3电路基板从而能够进一步谋求高密度化。或者，例如能够将第3电路基板作为上盖来进行利用。
也可以是被形成于第1电路基板与第2电路基板之间的填充空间包含被形成于安装区域内的第1填充空间、被形成于安装区域外并且被连通于第1填充空间的第2填充空间，被形成于第2电路基板与第3电路基板之间的填充空间包含被形成于安装区域外的第3填充空间，第2电路基板具有连通第2填充空间和第3填充空间的连通孔。在此情况下，因为也能够从第3填充空间填充树脂，所以能够容易地使树脂遍及填充空间整体。另外，也因为第2填充空间和第3填充空间被连通，所以能够容易地使树脂遍及填充空间整体。
发明的效果
根据本发明的一个方面，能够提供一种能够谋求高密度化以及制造效率的提高并且能够抑制安装不良的发生的电子部件的制造方法。
附图说明
图1是从底面侧观察本发明的一个实施方式所涉及的电子部件的立体图。
图2是图1的II-II线截面图。
图3(a)是从表面侧观察基底(base)基板的立体图，(b)是从背面侧观察基底基板的立体图，(c)是表示安装了电路部件之后的基底基板的截面图。
图4(a)是从表面侧观察层叠基板的立体图，(b)是从背面侧观察层叠基板的立体图，(c)是表示安装了电路部件之后的基底基板的截面图。
图5(a)是从表面侧观察上盖基板的立体图，(b)是从背面侧观察上盖基板的立体图，(c)是表示上盖基板的截面图。
图6(a)是表示层叠工序的截面图，(b)是表示填充工序的截面图，(c)是表示切断工序的截面图。
图7是表示切断工序中的切割线(cut line)的图，并且是从背面侧观察层叠体的图。
具体实施方式
以下，参照附图，对本发明所涉及的实施方式进行详细的说明。还有，在以下的说明中，将相同符号标注于相同或者相当要素，省略重复的说明。
图1是从背面侧观察本发明的一个实施方式所涉及的电子部件的立体图，图2是图1的II-II线截面图。本实施方式的电子部件1例如是表面安装型的电子部件，被安装于没有图示的电路基板且例如起到作为高压电源的功能。
电子部件1例如呈大致长方体形状，电子部件1的底面例如呈一边的长度为10mm的正方形。电子部件1通过层叠安装有电路部件的基底基板20(第1电路基板)和层叠基板40(第2电路基板)、以及起到作为上盖的功能的上盖基板60(第3电路基板)来构成。这些基板从电子部件1的底面侧起按基底基板20、层叠基板40、上盖基板60的顺序被层叠，在基板之间如后面所述填充具有绝缘性的树脂71,81。基底基板20、层叠基板40以及上盖基板60的主面具有相同的平面形状。作为基底基板20、层叠基板40以及上盖基板60，能够采用任意的电路基板，例如能够采用玻璃环氧基板。
基底基板20为正方形板状的电路基板，在基底基板20的表面(层叠基板40侧的面)安装有多个电路部件5(参照后面所述的图3(c))。多个电路部件5是为了实现电子部件1的功能而必要的任意的电路元件，可以互相不同，例如是半导体元件。基底基板20如图1所示具有在背面的4条边分别露出的多个端子部21。例如，在本实施方式中，7个端子部21以规定的间隔排列成一列而被配置于各条边。端子部21为导电性金属制，例如是铜制。基底基板20的厚度为了谋求电子部件1的薄型化而优选尽可能薄。从缓和作用于基底基板20的应力的观点以及容易进行后面所述的切断工序(切割)的观点出发，优选将基底基板20变薄。
端子部21如图2所示具有从基底基板20的表面延伸到背面的主体部23、与主体部23一体地形成并沿着基底基板20的背面进行延伸的焊盘(land)部25。端子部21的宽度例如为0.1mm。主体部23的左右侧面(外面)位于与电子部件1(层叠基板40以及上盖基板60)的左右侧面(外面)相同平面上，并被作为同一面。主体部23与被设置于基底基板20的表面的电路图案27(参照后面所述的图3(a))相电连接。焊盘部25例如呈从基底基板20的边缘朝向中央进行延伸的矩形状，并且成为将电子部件1安装于电路基板的时候的端子。还有，电子部件1的底面形状、端子部21的间距间隔以及焊盘部25的形状例如可以遵照QFN标准，能够任意地变更。
层叠基板40如图2所示具有多个电路部件7(参照后面所述的图4(c))被安装于表面(上盖基板60侧的面)的正方形板状的层叠基板主体41、与层叠基板主体41一体地形成并突出于层叠基板主体41的背面侧的阶差部43(间隔物)。多个电路部件7是为了实现电子部件1的功能而必要的任意的电路元件，可以互相不同，例如是半导体元件。阶差部43例如由预浸料(prepreg)形成，如参照图4(a),(b)而后面所述的那样，被设置于电路部件7的周围。层叠基板40经由阶差部43而被层叠于基底基板20。通过层叠基板40经由阶差部43而被层叠于基底基板20，从而在基底基板20与层叠基板40之间形成下侧填充空间70。
下侧填充空间70被具有绝缘性的树脂71填充。安装于基底基板20的电路部件5由该树脂71而被覆盖。作为树脂71，优选使用物性与构成基底基板20、层叠基板40以及上盖基板60的树脂相近的树脂，例如在将这些基板作为玻璃环氧基板的情况下优选使用环氧树脂。
在层叠基板40，形成有贯通层叠基板主体41以及阶差部43的多个填孔45。填孔45是贯通孔通过导电性金属镀敷而被填充而成的孔(via)，在此，截面大致圆形状的贯通孔通过铜镀敷而被填充。填孔45与被形成于基底基板20的表面的电路图案27、被形成于层叠基板40的表面的电路图案47(参照后面所述的图4(a))相电连接。填孔45如参照图4(a),(b)而后面所述的那样被排列设置于被安装于层叠基板40的表面的电路部件7的周围。
上盖基板60如图2所示具有正方形板状的上盖基板主体61、与上盖基板主体61一体地形成并且突出于上盖基板主体61的背面侧的阶差部63(间隔物)。在上盖基板60(上盖基板主体61)的表面未形成电路图案。阶差部63例如由预浸料形成。上盖基板60经由阶差部63而被层叠于层叠基板40。通过上盖基板60经由阶差部63而被层叠于层叠基板40，从而在层叠基板40与上盖基板60之间形成上侧填充空间80。上侧填充空间80如后面所述与下侧填充空间70相连通，并且与下侧填充空间70相同被树脂81填充。安装于层叠基板40的电路部件7通过该树脂81而被覆盖。树脂81如后面所述与树脂71一体地构成，并且由与树脂71相同的树脂材料形成。
接着，参照图3～图7，对电子部件1的制造方法进行说明。本实施方式的电子部件1的制造方法中，大概来说，以规定的切割线L来切断通过层叠基底基板20、层叠基板40以及上盖基板60而获得的层叠体10，并从1个层叠体10获得多个电子部件1(本实施方式中作为一个例子是8个)。以下，说明准备基底基板20的基底基板准备工序(图3)、准备层叠基板40的层叠基板准备工序(图4)、准备上盖基板60的上盖基板准备工序(图5)。之后，说明层叠这些基板而形成下侧填充空间70以及上侧填充空间80的层叠工序(图6(a))、将树脂71,81填充于下侧填充空间70以及上侧填充空间80的填充工序(图6(b))、以切割线L切断层叠体10的切断工序(图6(c),图7)。
参照图3，对基底基板准备工序进行说明。在基底基板20，如图3(a)所示，设定8个矩形状的安装区域A。安装区域A为互相相同形状，除了相同形状的中央部分B而空开一定的间隔地以格子状被排列配置成3行3列。在各个安装区域A的表面，形成有安装有电路部件5的电路图案27。
在基底基板准备工序中，如图3(b),(c)所示，将填孔29形成于各个安装区域A的周围。填孔29是贯通孔通过导电性金属镀敷而被填充而成的孔，例如截面大致圆形状的贯通孔通过铜镀敷而被填充。填孔29为在后面所述的切断工序中被分割并成为上述的端子部21的部分。
在本实施方式中，在形成填孔29的时候，以铜镀敷填充贯通孔并且成为上述的焊盘部25的部分也同时由铜镀敷来进行形成。即，填孔29具有贯通孔通过铜镀敷而被填充而成的第1部分29A、与第1部分29A一体地形成并呈向安装区域A中央延伸的矩形状的第2部分29B。第1部分29A的直径例如为0.1mm。
在形成填孔29的时候，以排列于在后面所述的切断工序中成为切断线的切割线L(参照图7)上的方式形成截面大致圆形状的贯通孔，以铜镀敷填充该贯通孔并形成填孔29。具体来说，如上所述，分别沿着安装区域A的4条边，以按规定的间隔排列成一列的方式形成7个填孔29。被形成的填孔29与电路图案27相电连接。
另外，在基底基板准备工序中，将电路部件5安装于各个安装区域A的电路图案27。例如，也可以将焊料膏体形成于电路图案27并由回流焊来进行安装。之后，将树脂层(连结涂料树脂(junction coating resin))制膜于安装部分。树脂层例如由硅酮橡胶形成。通过设置树脂膜从而能够在后面所述的层叠工序中抑制电路部件5发生移动。另外，树脂层，在填充工序中将树脂71,81填充于下侧填充空间70以及上侧填充空间80之后，成为缓和作用于电路部件5的应力的应力缓和层。在树脂层的制膜后，以气泡不残留于树脂层内的方式例如由真空脱泡等来进行空隙排除。
参照图4，对层叠基板准备工序进行说明。层叠基板主体41具有与基底基板20相同的平面形状，在层叠基板主体41，如图4(a)所示，例如以与基底基板20相同的配置设定8个矩形状的安装区域A。在各个安装区域A的表面，形成安装有电路部件7的电路图案47。
在层叠基板准备工序中，如图4(b),(c)所示，在层叠基板主体41的背面，以包围各个安装区域A的周围的方式形成阶差部43。具体来说，例如在安装区域A的4个角落，如图4(b)所示，配置第1阶差部43A、第2阶差部43B、第3阶差部43C以及第4阶差部43D。阶差部43A～43D呈L字形、以及将L字形以上下、左右或者该两者进行翻转的形状，在与相邻的阶差部43A～43D之间形成间隙46。间隙46在后面所述的填充工序中起到作为用于注入树脂71,81的注入口或者树脂71,81进行通过的通过口的功能。
另外，在层叠基板准备工序中，如图4所示，将多个连通孔49形成于层叠基板主体41。连通孔49例如为圆形的孔，被形成于安装区域A外。连通孔49例如具有直径最小的连通孔49A、直径大于连通孔49A的连通孔49B、直径大于连通孔49B的连通孔49C，并且具有开口面积互相不同的3种孔。连通孔49A例如被配置于相邻的安装区域A的间隙46彼此之间。连通孔49B例如被配置于层叠基板主体41的4个角落的安装区域A与中央部分B之间。连通孔49C例如被配置于中央部分B内。
另外，在层叠基板准备工序中，形成贯通层叠基板主体41以及阶差部43的多个填孔45。具体来说，例如分别沿着安装区域A的4条边，以按规定的间隔物排列成一列的方式形成7个填孔45。
另外，在层叠基板准备工序中，将电路部件7安装于各个安装区域A的电路图案47。例如可以将焊料膏体形成于电路图案47并通过回流焊来进行安装。之后，将树脂层制膜于安装部分。树脂层例如由硅酮橡胶形成。通过设置树脂膜从而能够在后面所述的层叠工序中抑制电路部件7发生移动。另外，在填充工序中将树脂71,81填充于下侧填充空间70以及上侧填充空间80之后，成为缓和作用于电路部件7的应力的应力缓和层。在树脂层的制膜后，以气泡不残留于树脂层内的方式例如由真空脱泡等来进行空隙排除。
参照图5，对上盖基板准备工序进行说明。上盖基板主体61具有与基底基板20以及层叠基板40相同的平面形状，在上盖基板准备工序中，如图5(b),(c)所示，在上盖基板主体61的背面，以包围对应于安装区域A的区域的周围的方式形成阶差部63。具体来说，例如在安装区域A的4个角落，如图5(b)所示，配置第1阶差部63A、第2阶差部63B、第3阶差部63C以及第4阶差部63D。阶差部63A～63D呈L字形、以及将L字形以上下、左右或者该两者进行翻转的形状，在与相邻的阶差部63A～63D之间形成间隙66。间隙66被形成为窄于上述的间隙46。间隙66在后面所述的填充工序中起到作为用于注入树脂71,81的注入口或者树脂71,81进行通过的通过口的功能。
接着，参照图6，对层叠工序、填充工序以及切断工序进行说明。
在层叠工序中，如图6(a)所示，经由阶差部43将层叠基板40层叠于基底基板20。例如将焊料膏体形成于基底基板20的电路图案27，并且由回流焊来连接基底基板20的电路图案27和层叠基板40的填孔45。另外，经由阶差部63将上盖基板60层叠于层叠基板40。例如将焊料膏体形成于层叠基板40的电路图案47，并且由回流焊来连接层叠基板40的电路图案47和形成于上盖基板60的下面的层叠固定用图案。由此，被配置于上下的基板彼此进行叠加而形成层叠体10。此时，在基底基板20与层叠基板40之间形成下侧填充空间70，并且在层叠基板40与上盖基板60之间形成上侧填充空间80。
下侧填充空间70具有被形成于安装区域A内的第1填充空间70A、被形成于安装区域A外的第2填充空间70B。第1填充空间70A和第2填充空间70B经由上述间隙46而被连通。另外，第1填充空间70A以及第2填充空间70B经由间隙46而被连通于层叠体10的外部。
上侧填充空间80具有被形成于安装区域A外的第3填充空间80C、被形成于安装区域A内的第4填充空间80D。第3填充空间80C和第4填充空间80D经由上述的间隙66而被连通。另外，第3填充空间80C以及第4填充空间80D经由间隙66而被连通于层叠体10的外部。再有，第3填充空间80C经由连通孔49(连通孔49A～49C)而与第2填充空间70B相连通。
在填充工序中，如图6(b)所示，将树脂71,81填充于下侧填充空间70以及上侧填充空间80。该树脂填充例如使用真空填充装置等来进行。此时，树脂71,81分别从第1填充空间70A(间隙46)、第2填充空间70B、第3填充空间80C(间隙66)以及第4填充空间80D被填充到层叠体10内部。被注入到层叠体10的内部的树脂71,81通过层叠体10内部的间隙46和间隙66、以及连通孔49A～49C并遍及到下侧填充空间70以及上侧填充空间80的整体。由此，下侧填充空间70以及上侧填充空间80被一体构成的树脂71,81充满。
在本实施方式中，因为将连通孔49A设置于间隙46彼此之间，且将直径大于连通孔49A的连通孔49B设置于4个角落的安装区域A与中央部分B之间，并且将直径大于连通孔49B的连通孔49C设置于中央部分B内，所以树脂71,81容易遍及下侧填充空间70以及上侧填充空间80的整体。由此，能够抑制间隙(气泡)残存于被填充于下侧填充空间70以及上侧填充空间80并被固化的树脂71,81内，并且能够抑制在树脂71,81上由于电子部件1的回流焊所进行的安装时所产生的热而发生破损。
在切断工序中，如图6(c)以及图7所示，以规定的切割线L切断层叠体10而从1个层叠体10获得多个电子部件1(在本实施方式中为8个)。切割线L被作为基底基板20的填孔29被分割的位置。例如，在本实施方式中，切割线L被作为通过填孔29的第1部分29A的中心点的直线，填孔29以第1部分29A被分割成一半的方式被分割。由此，能够使填孔29露出于切断面并形成上述的端子部21。
层叠体10的切断例如由使用了刀片的切割来进行。通过由切断工序从层叠体10切出被单片化的产品，从而能够从1个层叠体10获得多个电子部件1。还有，在本实施方式中对从1个层叠体10获得8个电子部件1的例子进行了说明，但是，从1个层叠体10获得的电子部件1的数量并没有限定，例如也可以进一步增大层叠体10的尺寸来获得更多的电子部件1。另外，也可以在切断工序中切断层叠体10之前，实施导通状态等的检查。在此情况下，对于从层叠体10切出的多个电子部件1，能够统括起来地进行检查，所以能够提高制造效率。还有，即使在切断后也可以进行检查。
根据以上所说明的电子部件的制造方法，因为能够制造安装有电路部件5,7的基底基板20以及层叠基板40被层叠而成的电子部件1，所以能够缩小安装面积来谋求小型化以及高密度化。另外，因为通过以规定的切割线L切断层叠体10从而能够从1个层叠体10获得多个电子部件1，所以能够谋求制造效率的提高(能够成批生产)。
另外，因为通过分割填孔29从而形成端子部21，所以能够使露出于电子部件1的侧面的端子部21的宽度窄于切断引线框来进行形成的情况。例如，在切断引线框来进行形成的情况下，端子宽度通常成为0.3mm左右。相对于此，填孔29的第1部分29A能够为直径0.1mm左右的大小，在将其分割成一半来形成端子部21的情况下，端子宽度成为0.1mm左右。因此，即使是对电子部件1进行小型化的情况下，也能够抑制安装不良的发生。另外，根据上述电子部件的制造方法，能够得到具备QFN标准的底面形状以及端子配置且高密度化的电子部件1。
另外，根据上述电子部件的制造方法，由被填充于第1填充空间70A的树脂71而能够保护被安装于基底基板20的电路部件5免受热的影响。另外，由被填充于第4填充空间80D的树脂81而能够保护被安装于层叠基板40的电路部件7免受热的影响。由此，因为抑制了在相对于电子部件1的电路部件的回流焊安装时对电路部件5,7带来热的影响，所以能够得到可回流焊安装的电子部件1。另外，因为电子部件1以按照标准的端子配置进行形成并且能够进行回流焊安装，所以能够由自动化机械进行安装。
另外，根据上述电子部件的制造方法，因为不仅能够从第1填充空间70A填充树脂而且还能够从第2填充空间70B填充树脂，所以能够容易地使树脂遍及填充空间整体。另外，根据上述电子部件的制造方法，也因为能够从第3填充空间80C以及第4填充空间80D填充树脂，所以能够容易地使树脂遍及填充空间整体。另外，因为第2填充空间70B和第3填充空间80C被连通，所以能够更加容易地使树脂遍及填充空间整体。
以上，对本发明的优选的实施方式进行了说明，但是，本发明并不限定于上述实施方式，在不变更各权利要求所记载的宗旨的范围内能够变形或者也可以应用于其他方面。
例如，在上述实施方式中，将第3电路基板作为起到作为上盖的功能的上盖基板60，但是，也可以作为安装有电路部件的电路基板。通过进一步层叠安装有电路部件的电路基板从而能够谋求更高的高密度化。这样，不限定进行层叠的基板的数量，也可以进一步层叠第4电路基板、第5层叠基板、……、安装有电路部件的电路基板。在此情况下，如本实施方式那样，可以将最上层的电路基板作为上盖基板，在由填充树脂形成上盖的情况下也可以省略上盖基板。
在上述实施方式中，说明了将焊盘部25作为从基底基板20的边缘向中央进行延伸的形状的例子，但是，焊盘部25可以为任意的形状，例如也可以是将PGA(Pin Grid Array(销栅格阵列))端子突出设置于焊盘部25的中央侧的形状。在此情况下，因为能够增加端子销的数量，所以能够提高电子部件的泛用性。在此情况下，在基底基板准备工序中，可以形成对应于该端子形状的形状的填孔29。
另外，在上述实施方式中进行说明的制造工序为一个例子，也可以适当变更工序顺序。例如，进行基底基板准备工序、层叠基板准备工序以及上盖基板准备工序的顺序并没有限定，也可以同时进行。另外，在基底基板准备工序中，填孔29的形成以及电路部件5的安装的任一者可以先进行，也可以同时进行。同样，在层叠基板准备工序中，进行阶差部43的形成、连通孔49的形成、填孔45的形成以及电路部件7的安装的顺序并没有限定，也可以同时进行。
另外，也可以省略在上述实施方式中进行说明的制造工序的一部分。例如，在基底基板准备工序中，可以获得形成有填孔29并且安装有电路部件5的基底基板20，也可以使用工序中的至少一部分在其他地方被实施的加工后的基底基板20。同样，在层叠基板准备工序中，可以获得形成有阶差部43、连通孔49以及填孔45并且安装有电路部件7的层叠基板40，也可以使用工序中的至少一部分在其他地方被实施的加工后的层叠基板40。同样，在上盖基板准备工序中，可以获得形成有阶差部63的上盖基板60，也可以使用工序中的至少一部分在其他地方被实施的加工后的上盖基板60。
在上实施方式中，对将作为间隔物的阶差部43一体地形成于层叠基板主体41的例子进行了说明，但是，也可以将间隔物(阶差部43)作为与层叠基板40分开的个体。在此情况下，通过在层叠时将间隔物插入到层叠基板40与基底基板20之间从而层叠基板主体41经由间隔物而被层叠于基底基板20。关于该点，对于上盖基板60也相同。
在上述实施方式中，对作为层叠基板40的连通孔形成直径不同的连通孔49A～49C的例子进行了说明，但是，连通孔的位置以及形状并限定于上述，例如也可以将连通孔49A,49B作为相同的直径。另外，在树脂71,81的流动性充分高的情况下，也可以省略连通孔49C而在中央部分B也安装电路部件7。即，也可以将中央部分B作为安装区域A。另外，也可以通过高精度地配置连通孔49B从而作为制造时(例如基板的层叠时)的定位部来利用。
符号的说明
1…电子部件、5…电路部件、7…电路部件、10…层叠体、20…基底基板(第1电路基板)、21…端子部、23…主体部、25…焊盘部、29…填孔、40…层叠基板(第2电路基板)、43…阶差部(间隔物)、46…间隙、49…连通孔、60…上盖基板(第3电路基板)、63…阶差部(间隔物)、66…间隙、70…下侧填充空间、70A…第1填充空间、70B…第2填充空间、71…树脂、80…上侧填充空间、80C…第3填充空间、80D…第4填充空间、81…树脂、A…安装区域、B…中央部分、L…切割线。

Claims (3)

1.一种电子部件的制造方法，其特征在于：
是以规定的切割线来切断包含安装有电路部件的第1电路基板以及第2电路基板的层叠体而获得多个电子部件的电子部件的制造方法，
具备：
层叠工序，经由间隔物将所述第2电路基板层叠于在所述电路部件的安装区域的周围设置有填孔的所述第1电路基板；
填充工序，将具有绝缘性的树脂填充于由所述间隔物而形成于所述第1电路基板与所述第2电路基板之间的填充空间；
切断工序，以所述填孔被分割的切割线来切断所述层叠体并使所述填孔露出于切断面而获得所述电子部件的端子部，
在所述层叠工序中，经由间隔物将第3电路基板层叠于所述第2电路基板，
在所述填充工序中，将具有绝缘性的树脂填充于由所述间隔物而形成于所述第2电路基板与所述第3电路基板之间的填充空间，
被形成于所述第1电路基板与所述第2电路基板之间的所述填充空间包含被形成于所述安装区域内的第1填充空间、以及被形成于所述安装区域外并且被连通于所述第1填充空间的第2填充空间，
被形成于所述第2电路基板与所述第3电路基板之间的所述填充空间包含被形成于所述安装区域外的第3填充空间，
所述第2电路基板具有连通所述第2填充空间和所述第3填充空间的连通孔。
2.如权利要求1所述的电子部件的制造方法，其特征在于：
被形成于所述第1电路基板与所述第2电路基板之间的所述填充空间包含被形成于所述安装区域内的第1填充空间。
3.如权利要求2所述的电子部件的制造方法，其特征在于：
被形成于所述第1电路基板与所述第2电路基板之间的所述填充空间进一步包含被形成于所述安装区域外并且被连通于所述第1填充空间的第2填充空间。
CN201580040268.0A 2014-07-24 2015-05-13 电子部件的制造方法 Active CN106537587B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014150942A JP5869631B2 (ja) 2014-07-24 2014-07-24 電子部品の製造方法
JP2014-150942 2014-07-24
PCT/JP2015/063806 WO2016013277A1 (ja) 2014-07-24 2015-05-13 電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN106537587A CN106537587A (zh) 2017-03-22
CN106537587B true CN106537587B (zh) 2019-01-15

Family

ID=55162816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580040268.0A Active CN106537587B (zh) 2014-07-24 2015-05-13 电子部件的制造方法

Country Status (6)

Country Link
US (1) US10321567B2 (zh)
JP (1) JP5869631B2 (zh)
KR (1) KR102270440B1 (zh)
CN (1) CN106537587B (zh)
DE (1) DE112015003410T5 (zh)
WO (1) WO2016013277A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
WO2019194346A1 (ko) * 2018-04-05 2019-10-10 엘지전자 주식회사 Pcb 적층 구조체와 이를 포함하는 이동 단말기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067246A (ja) * 2005-08-31 2007-03-15 Kyocera Corp 配線基板およびその製造方法、ならびに電子装置
JP2008311267A (ja) * 2007-06-12 2008-12-25 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
WO2005071745A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2006035528A1 (ja) 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
JP4677991B2 (ja) * 2004-12-02 2011-04-27 株式会社村田製作所 電子部品及びその製造方法
JP2006261387A (ja) 2005-03-17 2006-09-28 Matsushita Electric Ind Co Ltd モジュールとその製造方法
JP4215814B2 (ja) 2008-03-17 2009-01-28 三洋電機株式会社 半導体装置の製造方法
JP2009289936A (ja) 2008-05-29 2009-12-10 Panasonic Corp 電子部品の製造方法と熱プレス装置
US7745244B2 (en) * 2008-06-23 2010-06-29 Fairchild Semiconductor Corporation Pin substrate and package
US10283492B2 (en) * 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067246A (ja) * 2005-08-31 2007-03-15 Kyocera Corp 配線基板およびその製造方法、ならびに電子装置
JP2008311267A (ja) * 2007-06-12 2008-12-25 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール

Also Published As

Publication number Publication date
US10321567B2 (en) 2019-06-11
CN106537587A (zh) 2017-03-22
KR102270440B1 (ko) 2021-06-28
JP5869631B2 (ja) 2016-02-24
US20170223829A1 (en) 2017-08-03
DE112015003410T5 (de) 2017-06-01
WO2016013277A1 (ja) 2016-01-28
JP2016025319A (ja) 2016-02-08
KR20170034787A (ko) 2017-03-29

Similar Documents

Publication Publication Date Title
CN103325779B (zh) 制造微电子封装的方法
US9257415B2 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
CN102760667B (zh) 形成双面电磁屏蔽层的半导体封装方法及构造
US9252113B2 (en) No-exposed-pad ball grid array (BGA) packaging structures and method for manufacturing the same
US8159052B2 (en) Apparatus and method for a chip assembly including a frequency extending device
TWI552286B (zh) 複合式重組晶圓結構
US20060170081A1 (en) Method and apparatus for packaging an electronic chip
US20140264945A1 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
CN108074887A (zh) 半导体装置以及其制造方法
CN103378068A (zh) 电路模块及其制造方法
CN110010587A (zh) 半导体装置的制造方法及半导体装置
TWI546927B (zh) 用於半導體封裝件的重構技術
US9305911B2 (en) Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
CN106133902A (zh) 半导体封装中具有焊球连接的正面朝上基板集成
CN106537587B (zh) 电子部件的制造方法
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
US10269725B2 (en) Semiconductor package and method of manufacturing the same
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20150092528A (ko) 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
TWI757267B (zh) 具有整合式電磁干擾屏蔽之積體電路封裝體
KR20150104466A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN116741641A (zh) 具有表面安装结构的扁平无引线封装体
EP4135028A1 (en) Electronic component with moulded package
US20080116587A1 (en) Conductor polymer composite carrier with isoproperty conductive columns
US8847370B2 (en) Exposed die package that helps protect the exposed die from damage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant