CN102760667B - 形成双面电磁屏蔽层的半导体封装方法及构造 - Google Patents

形成双面电磁屏蔽层的半导体封装方法及构造 Download PDF

Info

Publication number
CN102760667B
CN102760667B CN201110113512.5A CN201110113512A CN102760667B CN 102760667 B CN102760667 B CN 102760667B CN 201110113512 A CN201110113512 A CN 201110113512A CN 102760667 B CN102760667 B CN 102760667B
Authority
CN
China
Prior art keywords
electro
screen layer
magnetic screen
those
base board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110113512.5A
Other languages
English (en)
Other versions
CN102760667A (zh
Inventor
徐守谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN201110113512.5A priority Critical patent/CN102760667B/zh
Publication of CN102760667A publication Critical patent/CN102760667A/zh
Application granted granted Critical
Publication of CN102760667B publication Critical patent/CN102760667B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种形成双面电磁屏蔽层的半导体封装方法，特点在于基板不用设计特殊的接地结构或切割道镀通孔亦不需要加厚，并达到电磁屏蔽层接地连接的容易制造。首先，提供一基板母片，设有在基板单元角隅并为接地连接的对位标记。在粘晶与封胶步骤之后，由基板母片的下表面形成多个半切沟槽，沿着切割道而形成并贯穿基板母片。利用一第一电磁屏蔽层图案化形成在基板母片的下表面，以覆盖连接至对位标记，并且第一电磁屏蔽层更形成于半切沟槽内。在单体化切割封胶体之后，形成一第二电磁屏蔽层于封胶体的顶面与切割侧面，且第二电磁屏蔽层更连接至第一电磁屏蔽层。

Description

形成双面电磁屏蔽层的半导体封装方法及构造
技术领域
本发明有关于半导体装置的封装技术，特别有关于一种形成双面电磁屏蔽层的半导体封装方法及构造。
背景技术
半导体晶片是一种微小型电子零件，即使经过封装之后，仍有可能受到电磁干扰(EMI)而导致晶片运算异常或是电性功能失效，特别是晶片的运算频率越高时越容易受到干扰。故依已知的传统作法的其中之一，于其内密封有晶片的封胶体的外表面覆盖上一电磁屏蔽层(或可称为射频屏蔽层)。然而，电磁屏蔽层必须有效接地连接才能发挥良好的屏蔽效果。又，封胶体本身为电性绝缘材料，仅能利用基板的特殊接地结构与特殊封装制程方可达成电磁屏蔽层的接地连接，导致封装成本的提高。
美国专利US 7,342,303 B1揭示一种使电磁屏蔽层接地连接的半导体封装技术，在封装制程中需要多道半切割操作，基板于切割道尚需要预先制作可被半切的镀通孔。图1所示为依该现有方法制得的半导体封装构造，包含一具有特殊接地结构与厚度增加的基板单元113，在基板单元113的侧边(即超过图2中切割道114)设有可半切外露的镀通孔117，晶片120设置于基板单元113上，可利用焊线122电性连接该晶片120至该基板单元113，再以一封胶体130密封该晶片120。封胶体130的表面形成有一导电涂层，作为电磁屏蔽层152。该基板单元113的下方则设有多个焊球160。如图2所示，在单体化切割之前的封装过程中，多个基板单元113构成于一基板母片110内。在形成该电磁屏蔽层152之前，必须先执行一半切割步骤，其沿着切割道114由上方切穿该封胶体130直到移除该些镀通孔117的一部分，所形成的半切沟槽140的深度超过该封胶体130的厚度，约为整体厚度的三分之二以上，并且该基板母片110的一部份亦被切除，导致该基板母片110的承载能力不够。此外，该基板母片110厚度应增加，约大于该封胶体130的厚度，以提供该些镀通孔117的足够半切外露面积，否则可能造成该些镀通孔117无法顺利地被该电磁屏蔽层152覆盖连接。因此，现有的电磁屏蔽层152为单面覆盖型态，并且基板母片必须设计特殊的接地连接结构并须具有能在半切割后提供足够支撑强度的厚度。
发明内容
有鉴于此，为了解决上述技术问题，本发明的主要目的在于提供一种形成双面电磁屏蔽层的半导体封装方法及构造，不需要改变基板母片的接地连接结构与厚度，并能达到封装制程中由半切步骤至单体化切割步骤的过程中有效承载晶片的功效。
本发明的次一目的在于提供一种形成双面电磁屏蔽层的半导体封装方法及构造，能达到较佳的侧面电磁屏蔽效果。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。
本发明揭示一种形成双面电磁屏蔽层的半导体封装方法，主要步骤如下所述。首先，提供一基板母片，该基板母片具有一上表面与一下表面，该基板母片包含多个基板单元以及多个在该些基板单元之间的切割道，该下表面于每一基板单元的角隅处设有一接地连接对位标记。接着，设置多个晶片于该些基板单元上。然后，形成一封胶体于该基板母片的该上表面，以连续覆盖该些基板单元与该些切割道。然后，由该基板母片的该下表面形成多个半切沟槽，沿着该些切割道而形成并至少贯穿该基板母片。然后，图案化形成一第一电磁屏蔽层于该基板母片的该下表面，以覆盖连接至该对位标记，并且该第一电磁屏蔽层更形成于该些半切沟槽内。然后，沿着该些切割道的位置单体化切割该封胶体，以使该些基板单元分离为多个半导体封装构造。最后，形成一第二电磁屏蔽层于单离后半导体封装构造的封胶体的一顶面与多个切割侧面，并且该第二电磁屏蔽层更连接至该第一电磁屏蔽层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的半导体封装方法中，该对位标记可为三角形并且只形成于每一基板单元中多个角隅的其中之一。
在前述的半导体封装方法中，该第一电磁屏蔽层可完全覆盖该对位标记并在该下表面形成有与该对位标记相同的一致形状。
在前述的半导体封装方法中，该基板母片的该下表面可设有多个外接垫，不被该第一电磁屏蔽层所覆盖，并且在上述图案化形成该第一电磁屏蔽层的步骤之后与上述单体化切割该封胶体的步骤之前，该方法可另包含：设置多个焊球于该些外接垫。
在前述的半导体封装方法中，前述单体化切割的封胶体切除间隙可小于对应半切沟槽的宽度减去该第一电磁屏蔽层的厚度值，以保留位在该些半切沟槽之侧边的该第一电磁屏蔽层。
在前述的半导体封装方法中，该些半切沟槽的深度可不小于该基板母片的厚度但小于该封胶体的厚度。
本发明另揭示一种由上述方法制造得到形成双面电磁屏蔽层的半导体封装构造，包含：
一基板单元，具有一上表面与一下表面，该下表面的角隅处设有一接地连接的对位标记；
一晶片设置于该基板单元上；
一封胶体，形成于该基板母片的该上表面，以覆盖该基板单元，其中由该下表面的侧边形成有多个半切沟槽的侧边；
一第一电磁屏蔽层，图案化形成于该下表面，以覆盖连接至该对位标记，并且该第一电磁屏蔽层更形成于该些半切沟槽的侧边；以及
一第二电磁屏蔽层，形成于该封胶体的一顶面与多个切割侧面，并且该第二电磁屏蔽层更连接至该第一电磁屏蔽层。
上述半导体封装构造中，该对位标记为三角形并且只形成于每一基板单元中多个角隅的其中之一。
上述半导体封装构造中，该第一电磁屏蔽层完全覆盖该对位标记并在该下表面形成有与该对位标记相同的一致形状。
上述的形成双面电磁屏蔽层的半导体封装构造中，该下表面设有多个外接垫，不被该第一电磁屏蔽层所覆盖，该半导体封装构造另包含多个焊球，设置于该些外接垫。
由以上技术方案可以看出，本发明的形成双面电磁屏蔽层的半导体封装方法及构造，具有以下优点与功效：
一、可借由由基板母片的下表面切入形成的半切沟槽以及双面形成的第一与第二电磁屏蔽层在半切沟槽内连接作为其中之一技术手段，并活用基板母片所具有的对位标记，以第一电磁屏蔽层覆盖，故不需要改变基板母片的接地连接结构与厚度，并能达到封装制程中由半切步骤至单体化切割步骤的过程中有效承载晶片的功效。
二、可借由基板母片的下表面切入形成的半切沟槽以及双面形成的第一与第二电磁屏蔽层在半切沟槽内连接作为其中之一技术手段，能达到较佳的侧面电磁屏蔽效果。
附图说明
图1是现有电磁屏蔽层接地连接至基板半切割边缘的半导体封装构造的截面示意图。
图2是现有半导体封装构造在半切割之后与单离切割之前的制程中截面示意图。
图3A至图3I是依据本发明的第一具体实施例，绘示一种形成双面电磁屏蔽层的半导体封装过程中各步骤形成元件的截面示意图。
图4是依据本发明的第一具体实施例的该半导体封装方法所使用基板母片的下表面示意图。
图5是依据本发明的第一具体实施例的该半导体封装方法所制造得到的一半导体封装构造的截面示意图。
图6是第5图的半导体封装构造的立体示意图。
图7是依据本发明的第二具体实施例的另一种半导体封装构造在表面接合至一外部印刷电路板的截面示意图。
【主要元件符号说明】
110基板母片；113基板单元；114切割道；
117镀通孔；
120晶片；122焊线；
130封胶体；131顶面；132切割侧面；
140半切沟槽；141侧边；
152电磁屏蔽层；
160焊球；
210基板母片；211上表面；212下表面；
213基板单元；214切割道；215对位标记；
216外接垫；
220晶片；221焊垫；222焊线；
230封胶体；231顶面；232切割侧面；
240半切沟槽；241侧边；
251第一电磁屏蔽层；
252第二电磁屏蔽层；
260焊球；271切割刀具；272切割刀具；
280光阻层；
310外部印刷电路板；311球垫；
312接地垫；320角隅焊料；
S封胶体切除间隙；
W半切沟槽的宽度；
T第一电磁屏蔽层的厚度。
具体实施方式
以下将配合所附图示详细说明本发明的实施例，然应注意的是，该些图示均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本案有关的元件与组合关系，图中所显示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其他相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的元件布局可能更为复杂。
依据本发明的第一具体实施例，一种形成双面电磁屏蔽层的半导体封装方法与构造举例说明于图3A至图3I各步骤形成元件的截面示意图，各步骤的详细说明如下。
首先，如图3A与图4所示，提供一基板母片210，该基板母片210具有一上表面211与一下表面212。该基板母片210可为一条状印刷电路板或是条状软性电路板，内有单层或多层的线路结构。该上表面211供晶片设置，该下表面212为半导体封装构造的对外表面接合的表面。该下表面212可设有多个矩阵排列的外接垫216。该基板母片210包含多个基板单元213以及多个在该些基板单元213之间的切割道214。每一基板单元213作为一半导体封装构造的晶片载体，而该些切割道214为在单体化切割中欲定被移除的区域。该下表面212于每一基板单元213的角隅处设有一接地连接的对位标记215。通常，该对位标记215用以在表面接合时确定或修正该些外接垫216的位置。在制造上，该对位标记215是与该些外接垫216形成在同一线路层。该对位标记215的接地连接可依一般基板设计以电镀线或/与既有在基板单元内的通孔连接至基板内的接地层或接地垫，并可以在该对位标记215的表面上形成电镀层，如镍/金(图中未绘出)。较佳地，如图4所示，该对位标记215可为三角形，并且只形成于每一基板单元213中四个角隅的其中之一，即每一基板单元213只会有一个对位标记215并且位置固定，便可在测试或表面接合过程中可作为第一端点(Pin 1)的对位用途，可用以确定该些外接垫216(或对外端子)的排列顺序以及表面接合的方向。
接着，执行一晶片设置步骤。如图3B所示，设置多个晶片220于该些基板单元213上。可利用既有的粘晶材料粘着该些晶片220的背面至该基板母片210的该上表面211。本实施例中该些晶片220与该些基板单元213之间的电性连接为打线连接，在晶片设置步骤之后，可利用打线形成的多个焊线222连接该些晶片220在其主动面的焊垫221至该些基板单元213上的接指。在不同变化实施例中，晶片与基板单元之间的电性连接亦可为覆晶连接或是硅通孔的导电柱连接，在晶片设置步骤的过程中，利用该些晶片220的凸块或导电柱结合至该些基板单元213上的接垫。此外，该些晶片220为由一半导体晶圆切割出的晶粒，内有各式积体电路或光主动元件，例如特殊应用积体电路(ASIC)、记忆体、或逻辑元件。此外，每一基板单元213上不限于设置一个晶片，亦可设置更多相同或不同功能、尺寸的晶片，以达到多晶片封装或是系统封装。
然后，执行一封胶步骤。如图3C所示，形成一封胶体230于该基板母片210的该上表面211，以连续覆盖该些基板单元213与该些切割道214。当该封胶体230为模封形成，例如转移模注或是压缩模封，该封胶步骤即为模封阵列制程(Mold Array Process，MAP)。而该封胶体230的材质可为包含无机填充材与色料的电绝缘性热固性树脂，可供模封形成的封胶体一般为环氧模封化合物(Epoxy Molding Compound，EMC)。由模封形成的封胶体230相对于印刷或其它方式会具有一平坦度较高的顶面231。
然后，待该封胶体230成型之后，执行一半切割步骤，其切割深度可不超过该封胶体230与该基板母片210的厚度总合的二分之一。如图3D所示，利用一切割刀具271，由该基板母片210的该下表面212形成多个半切沟槽240，沿着该些切割道214而形成并至少贯穿该基板母片210。该些半切沟槽240的深度可不小于该基板母片210的厚度但小于该封胶体230的厚度，约为该封胶体230与该基板母片210厚度总合的二分之一或更少，故在上述半切步骤之后至单体化切割之前，该些晶片220仍以该封胶体230密封一起而不散离。此外，半切步骤中形成的该些半切沟槽240的宽度W应大于该些切割道214宽度。
然后，如图3E与图3F所示，图案化形成一第一电磁屏蔽层251于该基板母片210的该下表面212，以覆盖连接至该对位标记215，并且该第一电磁屏蔽层251更形成于该些半切沟槽240内。如图3E所示，可先利用一光阻层280形成于该下表面212并经曝光显影之后覆盖该下表面212的该些外接垫216但显露出该对位标记215，或是以一遮罩直接覆盖住该些外接垫216，使得设于该基板母片210的该下表面212的该些外接垫216不被该第一电磁屏蔽层251所覆盖。之后，如图3F所示，在该光阻层280或遮罩的界定下，该第一电磁屏蔽层251图案化形成，之后再移除该光阻层280或遮罩。该第一电磁屏蔽层251的材质可为抗射频干扰的金属，该第一电磁屏蔽层251的形成方法可利用溅镀、蒸镀、化学镀、物理气相沉积、印刷或喷涂等方式。而该第一电磁屏蔽层251可更延伸覆盖至该些半切沟槽240的侧边241，以避免该些基板单元213的核心层外露并增进侧向的电磁屏蔽效果。
较佳地，如图6所示，该第一电磁屏蔽层251可完全覆盖该对位标记215并在该下表面212形成有与该对位标记215相同的一致形状，以保留该对位标记215的对位效果。
在本实施例中，在上述图案化形成该第一电磁屏蔽层251的步骤之后与单体化切割步骤之前，该方法可另包含一植球步骤。如图3G所示，设置多个焊球260于该些外接垫216。可利用球放置加上回焊的方式或是焊料印刷与回焊的方式使该些焊球260结合在该些外接垫216上。该些焊球260作为半导体封装构造表面接合时的外接端子。
然后，执行一单体化切割步骤。如图3G与图3H所示，利用一切割刀具272，其切割宽度小于前述切割刀具271的切割宽度而约等于该些切割道214的宽度。沿着该些切割道214的位置单体化切割该封胶体230，以使该些基板单元213分离为多个半导体封装构造。较佳地，比对图3H、3E与3F图，前述单体化切割的封胶体切除间隙S可小于对应半切沟槽240的宽度W减去该第一电磁屏蔽层251的厚度T之值，以保留位在该些半切沟槽240的侧边241的该第一电磁屏蔽层251。在本步骤中，切单后的封胶体230具有多个切割侧面232。
最后，如图3I所示，形成一第二电磁屏蔽层252于单离后半导体封装构造的封胶体230的该顶面231与该些切割侧面232，并且该第二电磁屏蔽层252更连接至该第一电磁屏蔽层251于该些半切沟槽240的侧边241。该第二电磁屏蔽层252的材质与形成方法可与前述的该第一电磁屏蔽层251的材质与形成方法相同。因此，该第二电磁屏蔽层252经由该第一电磁屏蔽层251连接至该对位标记215，借以达到接地连接。该第一电磁屏蔽层251与该第二电磁屏蔽层252的组合能提供该些晶片220更好的电磁屏蔽效果。该基板母片210的接地连接结构与厚度不需要作特别的设计或改变，并且在封装制程中由图3D的半切步骤至图3H的单体化切割步骤的过程中该封胶体230仍能够有效承载晶片。
如图5与图6所示，为依上述半导体封装方法制造得到的半导体封装构造，主要包含该基板单元213、该晶片220、该封胶体230、该第一电磁屏蔽层251以及该第二电磁屏蔽层252。该晶片220设置于该基板单元213上。该封胶体230形成于该基板母片210的该上表面211，以覆盖该基板单元213，其中由该下表面212的侧边形成有该些半切沟槽的侧边241。该第一电磁屏蔽层251图案化形成于该下表面212，以覆盖连接至该对位标记215，并且该第一电磁屏蔽层251更形成于该些半切沟槽的侧边241。该第二电磁屏蔽层252形成于该封胶体230的该顶面231与该些切割侧面232，并且该第二电磁屏蔽层252更连接至该第一电磁屏蔽层251。较佳地，该第一电磁屏蔽层251完全覆盖该对位标记215并在该下表面212形成有与该对位标记215相同的一致形状。因此，该半导体封装构造具有较佳的侧面电磁屏蔽效果。
在本发明的第二具体实施例中，揭示另一种形成双面电磁屏蔽层的半导体封装构造，以第一具体实施例中相同步骤的封装方法制造而得。如图7所示，该半导体封装构造主要包含一基板单元213、一晶片220、一封胶体230、一第一电磁屏蔽层251以及一第二电磁屏蔽层252。主要元件大体与第一具体实施例相同，相同图号的元件不再详细赘述。较佳地，该第二电磁屏蔽层252亦延伸覆盖至该第一电磁屏蔽层251位在该些半切沟槽的侧边241的部位，以达到较佳连接与保护效果。借此，该第一电磁屏蔽层251可以不必考虑电磁屏蔽效果，可以选用与该第二电磁屏蔽层252不相同的更便宜金属。
在本实施例中，该第一电磁屏蔽层251在该下表面212的图案化形成区域除了覆盖该对位标记215，更可覆盖该基板单元213在该下表面212的不具有对位标记的其余角隅，即该基板单元213在该下表面212的所有角隅皆被该第一电磁屏蔽层251所覆盖，而该第一电磁屏蔽层251覆盖在无对位标记角隅的形状可不相同于覆盖在有对位标记角隅的形状，例如方形或圆形相对于在对位标记上的三角形。如此，除了会有较佳的电磁屏蔽效果；并且，在表面接合时，设于该下表面212的焊球260接合至一外部印刷电路板310的球垫311，利用角隅焊料320亦可接合该第一电磁屏蔽层251至该外部印刷电路板310的接地垫312或虚置垫，便可使该对位标记215为接地连接并且提供更多接地连接至该外部印刷电路板310的路径，并且能够分散该些焊球260承受的应力，以达到更稳固的表面接合。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种形成双面电磁屏蔽层的半导体封装方法，其特征在于，包含：
   提供一基板母片，该基板母片具有一上表面与一下表面，该基板母片包含多个基板单元以及多个在该些基板单元之间的切割道，该下表面于每一基板单元的角隅处设有一接地连接的对位标记；
  设置多个晶片于该些基板单元上；
 形成一封胶体于该基板母片的该上表面，以连续覆盖该些基板单元与该些切割道；
  由该基板母片的该下表面形成多个半切沟槽，沿着该些切割道而形成并至少贯穿该基板母片；
   图案化形成一第一电磁屏蔽层于该基板母片的该下表面，以覆盖连接至该对位标记，并且该第一电磁屏蔽层更形成于该些半切沟槽内；
其中该第一电磁屏蔽层完全覆盖该对位标记并在该下表面形成有与该对位标记相同的一致形状；
沿着该些切割道的位置单体化切割该封胶体，以使该些基板单元分离为多个半导体封装构造；以及
形成一第二电磁屏蔽层于单离后半导体封装构造的封胶体的一顶面与多个切割侧面，并且该第二电磁屏蔽层更连接至该第一电磁屏蔽层。
2.根据权利要求1所述的形成双面电磁屏蔽层的半导体封装方法，其特征在于，该对位标记为三角形并且只形成于每一基板单元中多个角隅的其中之一。
3.根据权利要求1所述的形成双面电磁屏蔽层的半导体封装方法，其特征在于，该基板母片的该下表面设有多个外接垫，不被该第一电磁屏蔽层所覆盖，并且在上述图案化形成该第一电磁屏蔽层的步骤之后与上述单体化切割该封胶体的步骤之前，该方法另包含：设置多个焊球于该些外接垫。
4.根据权利要求1、2或3所述的形成双面电磁屏蔽层的半导体封装方法，其特征在于，所述单体化切割的封胶体切除间隙小于对应半切沟槽的宽度减去该第一电磁屏蔽层的厚度值，以保留位在该些半切沟槽的侧边的该第一电磁屏蔽层。
5.根据权利要求4所述的形成双面电磁屏蔽层的半导体封装方法，其特征在于，该些半切沟槽的深度不小于该基板母片的厚度但小于该封胶体的厚度。
6.一种形成双面电磁屏蔽层的半导体封装构造，其特征在于，包含：
一基板单元，具有一上表面与一下表面，该下表面的角隅处设有一接地连接的对位标记；
一晶片设置于该基板单元上；
一封胶体，形成于该基板单元的该上表面，以覆盖该基板单元，其中由该下表面的侧边形成有多个半切沟槽的侧边；
 一第一电磁屏蔽层，图案化形成于该下表面，以覆盖连接至该对位标记，并且该第一电磁屏蔽层更形成于该些半切沟槽的侧边；其中该第一电磁屏蔽层完全覆盖该对位标记并在该下表面形成有与该对位标记相同的一致形状；以及
 一第二电磁屏蔽层，形成于该封胶体的一顶面与多个切割侧面，并且该第二电磁屏蔽层更连接至该第一电磁屏蔽层。
7.根据权利要求6所述的形成双面电磁屏蔽层的半导体封装构造，其特征在于，该对位标记为三角形并且只形成于每一基板单元中多个角隅的其中之一。
8.根据权利要求6或7所述的形成双面电磁屏蔽层的半导体封装构造，其特征在于，该下表面设有多个外接垫，不被该第一电磁屏蔽层所覆盖，该半导体封装构造另包含多个焊球，设置于该些外接垫。
9.一种形成双面电磁屏蔽层的半导体封装方法，其特征在于，包含：
   提供一基板母片，该基板母片具有一上表面与一下表面，该基板母片包含多个基板单元以及多个在该些基板单元之间的切割道，该下表面于每一基板单元的角隅处设有一接地连接的对位标记；
  设置多个晶片于该些基板单元上；
 形成一封胶体于该基板母片的该上表面，以连续覆盖该些基板单元与该些切割道；
  由该基板母片的该下表面形成多个半切沟槽，沿着该些切割道而形成并至少贯穿该基板母片；
   图案化形成一第一电磁屏蔽层于该基板母片的该下表面，以覆盖连接至该对位标记，并且该第一电磁屏蔽层更形成于该些半切沟槽内；
沿着该些切割道的位置单体化切割该封胶体，以使该些基板单元分离为多个半导体封装构造；其中所述单体化切割的封胶体切除间隙小于对应半切沟槽的宽度减去该第一电磁屏蔽层的厚度值，以保留位在该些半切沟槽的侧边的该第一电磁屏蔽层；以及
形成一第二电磁屏蔽层于单离后半导体封装构造的封胶体的一顶面与多个切割侧面，并且该第二电磁屏蔽层更连接至该第一电磁屏蔽层。
10.根据权利要求9所述的形成双面电磁屏蔽层的半导体封装方法，其特征在于，该些半切沟槽的深度不小于该基板母片的厚度但小于该封胶体的厚度。
CN201110113512.5A 2011-04-29 2011-04-29 形成双面电磁屏蔽层的半导体封装方法及构造 Expired - Fee Related CN102760667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110113512.5A CN102760667B (zh) 2011-04-29 2011-04-29 形成双面电磁屏蔽层的半导体封装方法及构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110113512.5A CN102760667B (zh) 2011-04-29 2011-04-29 形成双面电磁屏蔽层的半导体封装方法及构造

Publications (2)

Publication Number Publication Date
CN102760667A CN102760667A (zh) 2012-10-31
CN102760667B true CN102760667B (zh) 2014-10-29

Family

ID=47055071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110113512.5A Expired - Fee Related CN102760667B (zh) 2011-04-29 2011-04-29 形成双面电磁屏蔽层的半导体封装方法及构造

Country Status (1)

Country Link
CN (1) CN102760667B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000539B (zh) * 2012-11-16 2016-05-18 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US9070667B2 (en) * 2013-02-27 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Peripheral electrical connection of package on package
CN104080280B (zh) * 2013-03-26 2017-08-08 深南电路有限公司 一种封装基板单元及其制作方法和基板组件
US9711462B2 (en) 2013-05-08 2017-07-18 Infineon Technologies Ag Package arrangement including external block comprising semiconductor material and electrically conductive plastic material
CN103413785B (zh) * 2013-08-02 2015-08-26 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
TWI585937B (zh) * 2014-08-01 2017-06-01 乾坤科技股份有限公司 具有順形電磁屏蔽結構的半導體封裝件及其製作方法
CN105140217B (zh) * 2015-07-27 2018-03-02 武汉新芯集成电路制造有限公司 一种三维集成器件的制备方法
US10854556B2 (en) * 2016-10-12 2020-12-01 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US10134687B1 (en) * 2017-12-14 2018-11-20 Amkor Technology, Inc. Semiconductor device and method of manufacturing a semiconductor device
CN109727933B (zh) * 2018-12-24 2021-07-13 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
CN110099509A (zh) * 2019-04-08 2019-08-06 Oppo广东移动通信有限公司 电路板及电子设备
CN110335862A (zh) * 2019-06-17 2019-10-15 青岛歌尔微电子研究院有限公司 一种sip封装的屏蔽工艺
CN111554674B (zh) * 2020-05-15 2022-02-08 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
CN114242685B (zh) * 2021-12-01 2024-08-23 展讯通信（上海）有限公司 双面封装组件及其形成方法
CN116364700B (zh) * 2021-12-28 2024-04-05 华为技术有限公司 一种双面封装结构及其制备方法
CN115332092A (zh) * 2022-08-29 2022-11-11 江苏卓胜微电子股份有限公司 一种射频模组芯片的制作方法及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097080A (en) * 1996-04-24 2000-08-01 Susumu Okamura Semiconductor device having magnetic shield layer circumscribing the device
US6479886B1 (en) * 2000-06-19 2002-11-12 Intel Corporation Integrated circuit package with EMI shield
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
CN101635281A (zh) * 2008-07-21 2010-01-27 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097080A (en) * 1996-04-24 2000-08-01 Susumu Okamura Semiconductor device having magnetic shield layer circumscribing the device
US6479886B1 (en) * 2000-06-19 2002-11-12 Intel Corporation Integrated circuit package with EMI shield
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
CN101635281A (zh) * 2008-07-21 2010-01-27 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法

Also Published As

Publication number Publication date
CN102760667A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
CN102760667B (zh) 形成双面电磁屏蔽层的半导体封装方法及构造
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
KR101075241B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
TWI538151B (zh) 半導體裝置及使用其之行動通信機器
CN105140207B (zh) 半导体装置
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US10818637B2 (en) Thin bonded interposer package
CN104716053A (zh) 半导体装置的制造方法及半导体装置
WO2015194435A1 (ja) 回路モジュール及びその製造方法
US20150303172A1 (en) Reconstitution techniques for semiconductor packages
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
CN105489565A (zh) 嵌埋元件的封装结构及其制法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
JP2009277954A (ja) 回路モジュールの製造方法及び回路モジュール
CN104760920A (zh) 具有mems ic的紧凑电子封装体和相关方法
CN106537587B (zh) 电子部件的制造方法
CN108461456A (zh) 电子封装构件及其制作方法
CN102931165B (zh) 封装基板的制造方法
JP2006196734A (ja) 半導体装置及びその製造方法
KR101678969B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP2012019022A (ja) 電子部品モジュールの製造方法
KR20140147501A (ko) 랜드 그리드 어레이 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20200429