KR20140147501A - 랜드 그리드 어레이 반도체 패키지 - Google Patents

Abstract

본 발명은 랜드 그리드 어레이 반도체 패키지에 관한 것으로서, 더욱 상세하게는 솔더링 부분의 외부 관찰이 가능하도록 랜드 구조를 새롭개 개선시킨 랜드 그리드 어레이 타입의 반도체 패키지에 관한 것이다.
즉, 본 발명은 랜드 그리드 어레이 타입의 반도체 패키지를 제조하기 위한 기판의 구조를 개선하되, 마더보드와의 솔더링이 이루어지는 랜드의 외측면을 기판의 테두리 끝단부에 형성하여, 랜드와 마더보드 간의 솔더링 부분이 외부로 노출되도록 함으로써, 랜드와 마더보드 간의 솔더링 상태를 용이하게 관찰하여 검사할 수 있도록 한 랜드 그리드 어레이 반도체 패키지를 제공하고자 한 것이다.

Description

랜드 그리드 어레이 반도체 패키지{Land Grid Array semiconductor package}

본 발명은 랜드 그리드 어레이 반도체 패키지에 관한 것으로서, 더욱 상세하게는 솔더링 부분의 외부 관찰이 가능하도록 랜드 구조를 새롭개 개선시킨 랜드 그리드 어레이 타입의 반도체 패키지에 관한 것이다.

반도체 패키지가 탑재되는 각종 전자기기의 소형화에 따라, 반도체 패키지의 구조 및 형태도 더욱 작고 얇아지는 즉, 경박단소화의 추세에 있다.

이렇게 경박단소화된 반도체 패키지 중에서, 랜드 그리드 어레이(LGA, Land Grid Array) 패키지는 볼 그리드 어레이(Ball Grid Array) 패키지에서 솔더볼이 부착되지 않은 구조와 유사한 구조를 갖고 있다.

이로 인하여 랜드 그리드 어레이 패키지는, 솔더볼을 포함하는 볼 그리드 어레이 패키지보다 솔더볼을 제외한 만끔 그 두께를 더욱 얇게 제조할 수 있고, 인체에 유해한 납을 포함하는 솔더볼을 사용하지 않고, 무연(lead free) 페이스트(paste)를 솔더링하여 마더보드 등에 탑재하는 것이 가능하며, 친환경적인 장점도 있다.

첨부한 도 7 및 도 8을 참조로 종래의 랜드 그리드 어레이 패키지 구조 및 그 제조 과정을 살펴보면 다음과 같다.

먼저, 스트립 형태(개개단위의 반도체 패키지 제조영역이 가로 및 세로방향을 따라 매트릭스 배열을 이루는 형태)로 구비된 인쇄회로기판(10)의 상면 중앙 위치에 반도체 칩(20)이 부착된다.

다음으로, 상기 반도체 칩(20)과 기판(10) 간을 전기적 신호 교환 가능하게 도전성 와이어(22)로 연결하는 와이어 본딩 공정이 진행된다.

즉, 반도체 칩(20)의 본딩패드에 도전성 와이어(22)의 1차 본딩(볼 본딩)이 이루어진 후, 와이어 루프를 형성하면서 기판(10)의 와이어 본딩용 전도성패턴(14)에 2차 본딩(스티치 본딩)이 이루어진다.

이어서, 상기 반도체 칩(20) 및 도전성 와이어(22) 등을 보호하기 위하여 기판(10)의 상면에 걸쳐 몰딩 컴파운드 수지(24)에 의한 몰딩 공정이 진행되어, 반도체 칩(20)과 도전성 와이어(22) 등이 몰딩 컴파운드 수지(24)내에 봉지되는 상태가 된다.

이렇게 몰딩 공정이 진행된 후, 개개의 단위로 소잉하는 소잉 공정을 거침으로써, 첨부한 도 8에 도시된 바와 같은 랜드 그리드 어레이 타입의 반도체 패키지(100)로 완성된다.

한편, 상기 기판(10)은 수지층(12)을 중심으로 그 위에 와이어 본딩용 전도성패턴(14)을 포함하는 전도성회로패턴(16)이 소정의 회로 배열을 이루며 형성되고, 저면에는 다수의 랜드(18)가 일정한 간격으로 배열되며, 전도성회로패턴(16)과 랜드(18)는 비아홀(17)에 의하여 도전 가능하게 연결된 구조를 이루고 있다.

또한, 상기 기판(10)의 수지층(12) 상면에는 전도성회로패턴(16)의 산화 방지 및 쇼트 방지 등을 위하여 절연 재질의 솔더마스크(15)가 코팅되는 바, 물론 도전성 와이어가 본딩되는 와이어 본딩용 전도성패턴(14)에는 솔더마스크가 코팅되지 않는다.

또한, 상기 기판(10)의 수지층(12) 저면에도 랜드(18)간의 쇼트 방지를 위하여 솔더마스크(15)가 코팅된다.

첨부한 도 7에서 잘 볼 수 있듯이, 상기 랜드(18)는 기판(10)의 저면에서 사방 테두리 위치에 일정 간격으로 배열된다.

이때, 각 랜드(18)의 외측면과 기판(10)의 사방 변 사이영역에도 솔더마스크(15)가 코팅된 상태이므로, 각 랜드(18)의 외측면이 기판(10)의 측면을 통하여 노출되지 않는 구조를 이루고 있다.

따라서, 상기와 같이 완성된 반도체 패키지(100)를 전자기기의 마더보드(200)에 전기적 신호 교환 가능하게 탑재된다.

즉, 기판(10)의 저면에 형성된 랜드(18)에 솔더 페이스트(26)를 도포한 후, 이를 마더보드(200)의 도전성 패드 위에 부착하는 솔더링(soldering)을 통하여 반도체 패키지(100)가 전자기기의 마더보드(200)에 전기적 신호 교환 가능하게 탑재된다.

그러나, 상기한 종래의 랜드 그리드 어레이 타입의 반도체 패키지를 마더보드에 솔더링시킬 때, 솔더링 부분이 외부로 노출되지 않아, 솔더링이 제대로 이루어졌는지를 판정하는 양부 판정을 정확하게 결정하는데 어려움이 있다.

다시 말해서, 도 7에서 보듯이 각 랜드(18)의 외측면과 기판(10)의 사방 변 사이영역에 솔더마스크(15)가 코팅됨에 따라 각 랜드(18)가 기판(10)의 테두리 끝단에서 안쪽으로 들어간 위치에 형성되어 있고, 그에 따라 각 랜드(18)의 외측면이 기판(10)의 측면을 통하여 외부로 노출되지 않는 구조를 이루고 있기 때문에, 각 랜드(18)와 마더보드 간의 솔더링 부분도 외부로 노출되지 않아, 결국 솔더링이 제대로 이루어졌는지를 판정하는 양부 판정을 정확하게 결정하는데 어려움이 있다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 랜드 그리드 어레이 타입의 반도체 패키지를 제조하기 위한 기판의 구조를 개선하되, 마더보드와의 솔더링이 이루어지는 랜드의 외측면을 기판의 테두리 끝단부에 형성하여, 랜드와 마더보드 간의 솔더링 부분이 외부로 노출되도록 함으로써, 랜드와 마더보드 간의 솔더링 상태를 용이하게 관찰하여 검사할 수 있도록 한 랜드 그리드 어레이 반도체 패키지를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은: 기판의 상면 중앙 위치에 부착되는 반도체 칩과, 반도체 칩과 기판 간을 연결하는 도전성 와이어와, 반도체 칩과 도전성 와이어를 봉지시키며 기판 위에 몰딩된 몰딩 컴파운드 수지를 포함하는 랜드 그리드 어레이 반도체 패키지에 있어서, 상기 기판의 저면 테두리를 따라 마더보드와의 솔더링을 위한 랜드를 등간격으로 형성하되, 각 랜드의 외측면을 기판의 테두리 끝단과 일직선으로 일치시켜서 각 랜드의 외측면이 기판의 측면을 통하여 외부로 노출되도록 한 것을 특징으로 하는 랜드 그리드 어레이 반도체 패키지를 제공한다.

바람직하게는, 상기 랜드의 외측면에서 일부 면적은 솔더마스크로 코팅된 것을 특징으로 한다.

더욱 바람직하게는, 상기 랜드의 외측면에서 중앙부위를 제외한 양측단부가 솔더마스크로 코팅된 것을 특징으로 한다.

특히, 상기 랜드와 마더보드 간의 솔더링 연결시, 각 랜드의 외측면에는 외부 관찰이 가능하도록 솔더링을 위한 솔더 페이스트가 경사진 상태로 도포되는 것을 특징으로 한다.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.

본 발명에 따르면, 랜드 그리드 어레이 반도체 패키지의 랜드 구조를 개선하되, 마더보드와의 솔더링이 이루어지는 랜드의 외측면을 기판의 테두리 끝단부에 형성하여 외부로 노출시킴으로써, 랜드와 마더보드 간을 연결하는 솔더링 부분을 외부에서 관찰할 수 있고, 그에 따라 랜드와 마더보드 간의 솔더링 상태를 육안으로도 손쉽게 검사할 수 있다.

도 1은 본 발명에 따른 랜드 그리드 어레이 반도체 패키지의 일 실시예를 나타내는 저면도,
도 2는 본 발명에 따른 랜드 그리드 어레이 반도체 패키지의 일 실시예를 나타내는 단면도,
도 3은 도 2의 A방향에서 바라본 도면,
도 4는 본 발명에 따른 랜드 그리드 어레이 반도체 패키지의 다른 실시예를 나타내는 저면도,
도 5는 본 발명에 따른 랜드 그리드 어레이 반도체 패키지의 다른 실시예를 나타내는 단면도,
도 6은 도 5의 B방향에서 바라본 도면,
도 7 및 도 8은 종래의 랜드 그리드 어레이 반도체 패키지를 나타낸 도면.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.

첨부한 도 2 및 도 4를 참조하면, 랜드 그리드 어레이 반도체 패키지는 기판(10)의 상면 중앙 위치에 부착되는 반도체 칩(20)과, 반도체 칩(20)의 본딩패드와 기판(10)의 와이어 본딩용 전도성패턴 간에 연결되는 도전성 와이어(22)와, 반도체 칩(20)과 도전성 와이어(22)를 봉지시키면서 기판(10) 위에 일정 두께로 몰딩된 몰딩 컴파운드 수지(24) 등을 포함하여 구성된다.

상기 기판(10)은 인쇄회로기판으로서, 수지층(12)을 중심으로 그 위에 와이어 본딩용 전도성패턴(14)을 포함하는 전도성회로패턴(16)이 소정의 회로 배열을 이루며 형성되고, 저면에는 마더보드(200)와의 솔더링에 의한 전기적 연결을 위한 다수의 랜드(18)가 일정한 간격으로 배열되며, 전도성회로패턴(16)과 랜드(18)는 비아홀(17)에 의하여 도전 가능하게 연결된 구조를 이루고 있다.

또한, 상기 기판(10)의 수지층(12) 상면에는 전도성회로패턴(16)의 산화 방지 및 쇼트 방지 등을 위하여 절연 재질의 솔더마스크(15)가 코팅되는 바, 물론 도전성 와이어가 본딩되는 와이어 본딩용 전도성패턴(14)에는 솔더마스크가 코팅되지 않는다.

또한, 상기 기판(10)의 수지층(12) 저면에도 랜드(18)간의 쇼트 방지를 위하여 솔더마스크(15)가 코팅된다.

본 발명에 따르면, 상기 랜드(18)는 기판(10)의 저면에서 사방 테두리 위치에 일정 간격으로 배열되는 동시에 랜드(18)의 외측면이 기판(10)의 측면을 통하여 외부로 노출되는 구조를 갖는다.

보다 상세하게는, 첨부한 도 1 및 도 4에서 보듯이 상기 기판(10)의 저면에서 사방 테두리를 따라 마더보드(200)와의 전기적 연결을 위한 솔더링용 랜드(18)를 등간격으로 형성하되, 각 랜드(18)의 외측면을 기판(10)의 테두리 끝단과 일직선으로 일치시켜 줌으로써, 각 랜드(18)의 외측면이 기판(10)의 측면을 통하여 외부로 노출되는 상태가 된다.

본 발명의 일 실시예에 따르면, 도 1에서 보듯이 상기 랜드(18)의 외측면 전체 면적을 외부로 노출시켜, 외부로 노출되는 랜드(18)의 외측면 노출 면적을 최대화시킨 경우, 랜드(18)의 외측면에 대한 솔더 페이스트 도포 면적 즉, 솔더링 면적이 증가되어 마더보드와의 솔더링 접합 효율을 증가시킬 수 있다.

즉, 랜드 그리드 어레이 반도체 패키지(100)를 전자기기의 마더보드(200)에 전기적 신호 교환 가능하게 탑재하고자, 기판(10)의 저면에 형성된 랜드(18)에 솔더 페이스트(26)를 도포한 후, 이를 마더보드(200)의 도전성 패드 위에 부착하는 솔더링(soldering)을 진행할 때, 솔더 페이스트가 랜드(18)의 외측면을 타고 도포되어 경사진 상태를 이루게 된다.

따라서, 각 랜드(18)의 외측면까지 솔더 페이스트가 도포됨에 따라, 마더보드에 대한 랜드(18)의 솔더링 접합 면적이 증가되면서 마더보드와의 솔더링 접합 효율을 증가시킬 수 있다.

반면, 솔더링 공정 전, 랜드 그리드 어레이 반도체 패키지를 개개의 단위로 소잉하는 공정시, 소잉용 블레이드가 금속 재질로 된 각 랜드(18)의 외측면을 따라 지나가게 되어, 각 랜드의 소잉면에서 마찰로 인한 버어(burr)가 발생될 우려가 있다.

이를 위해, 상기 각 랜드(18)의 외측면의 일부 면적에는 솔더마스크(15)가 코팅된다.

본 발명의 다른 실시예에 따르면, 도 4에서 보듯이 상기 각 랜드(18)의 외측면에서 중앙부위를 제외한 양측단부에 솔더마스크(15)를 코팅하여, 각 랜드(18)의 외측면에 대한 외부 노출면적을 최소화시킴으로써, 소잉용 블레이드가 각 랜드(18)의 외측면을 따라 지나가는 소잉 공정시 각 랜드(18)와 소잉용 블레이드 간의 마찰을 최소화시킬 수 있고, 그에 따라 버어(burr) 발생을 방지할 수 있다.

따라서, 상기와 같이 각 랜드(18)의 외측면이 외부로 노출된 랜드 그리드 어레이 반도체 패키지(100)를 마더보드(200)에 탑재하고자, 기판(10)의 저면에 형성된 각 랜드(18)에 솔더 페이스트(26)를 도포한 후, 이를 마더보드(200)의 도전성 패드 위에 부착하는 솔더링(soldering)을 진행하게 되면, 첨부한 도 2 및 도 3, 그리고 도 5 및 도 6에 도시된 바와 같이 솔더 페이스트(26)가 랜드(18)의 외측면을 타고 도포되어 경사진 상태를 이루게 된다.

이와 같이, 상기 각 랜드(18)와 마더보드(200) 간의 전기적 연결을 위한 솔더링시, 외부로 노출된 각 랜드(18)의 외측면에 솔더링을 위한 솔더페이스트가 도포되는 등의 상태를 직접 육안으로 관찰할 수 있고, 결국 각 랜드와 마더보드 간의 솔더링 부위에 대한 외부 관찰 및 검사가 가능하므로, 솔더링 상태에 대한 양부 판정을 정확하게 결정할 수 있다.

10 : 기판
12 : 수지층
14 : 와이어 본딩용 전도성패턴
15 : 솔더마스크
16 : 전도성회로패턴
17 : 비아홀
18 : 랜드
20 : 반도체 칩
22 : 도전성 와이어
24 : 몰딩 컴파운드 수지
26 : 솔더 페이스트
100 : 반도체 패키지
200 : 마더보드

Claims (4)

1. 기판(10)의 상면 중앙 위치에 부착되는 반도체 칩(20)과, 반도체 칩(20)과 기판(10) 간을 연결하는 도전성 와이어(22)와, 반도체 칩(20)과 도전성 와이어(22)를 봉지시키며 기판(10) 위에 몰딩된 몰딩 컴파운드 수지(24)를 포함하는 랜드 그리드 어레이 반도체 패키지에 있어서,
   상기 기판(10)의 저면 테두리를 따라 마더보드(200)와의 전기적 연결을 위한 솔더링용 랜드(18)를 등간격으로 형성하되, 각 랜드(18)의 외측면을 기판(10)의 테두리 끝단과 일직선으로 일치시켜서 각 랜드(18)의 외측면이 기판(10)의 측면을 통하여 외부로 노출되도록 한 것을 특징으로 하는 랜드 그리드 어레이 반도체 패키지.
   
2. 청구항 1에 있어서,
   상기 랜드(18)의 외측면에서 일부 면적은 솔더마스크(15)로 코팅된 것을 특징으로 하는 랜드 그리드 어레이 반도체 패키지.
   
3. 청구항 2에 있어서,
   상기 랜드(18)의 외측면에서 중앙부위를 제외한 양측단부가 솔더마스크(15)로 코팅된 것을 특징으로 하는 랜드 그리드 어레이 반도체 패키지.
   
4. 청구항 1에 있어서,
   상기 랜드(18)와 마더보드(200) 간의 전기적 연결을 위한 솔더링시, 각 랜드(18)의 외측면에는 외부 관찰이 가능하도록 솔더링을 위한 솔더 페이스트(26)가 경사진 상태로 도포되는 것을 특징으로 하는 랜드 그리드 어레이 반도체 패키지.

Images