CN105140217B - 一种三维集成器件的制备方法 - Google Patents
一种三维集成器件的制备方法 Download PDFInfo
- Publication number
- CN105140217B CN105140217B CN201510447890.5A CN201510447890A CN105140217B CN 105140217 B CN105140217 B CN 105140217B CN 201510447890 A CN201510447890 A CN 201510447890A CN 105140217 B CN105140217 B CN 105140217B
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- cushion
- functional chip
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 55
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域，尤其涉及一种三维集成器件的制备方法，在晶圆上表面金属连线层平坦化和保护层制备完成之后，先在保护层上沉积缓冲层，再微影及蚀刻一个屏蔽标记，然后再进行金属屏蔽材质的沉积，接着做第二次微影及蚀刻形成屏蔽层；所述屏蔽层可以将三维集成晶圆之间的串扰屏蔽到最小，并将剩下的部分分散均匀化，工艺简单。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成器件的制备方法。
背景技术
目前，随着科技的进步及技术的发展，三维集成技术在半导体器件制造领域得到快速的发展，这主要是归因于三维集成能在保持现有技术节点的同时，能够有效的提高芯片的性能，如可通过硅穿孔(Through Silicon Via，简称TSV)工艺将两个或多个功能相同或不同的芯片进行三维集成，以在保持芯片体积的同时，能够大规模提高芯片的功能，且不受单个芯片制造工艺的限制；同时，三维集成工艺还能大幅度缩短功能芯片之间的金属互联，以有效地减小发热、功耗、延迟等性能；另外，三维集成工艺还能大幅度提高功能模块之间的带宽，例如将处理器芯片和内存芯片三维集成，可使处理器具有超高速缓冲存储器；总之，三维集成工艺能够大大地提高芯片的性能。
不足的是，如图1所示，现有的三维集成电路对于两片或者多片晶圆之间的局部发热(hot spot)和电子散射导致的功能串扰没有很好地解决。
发明内容
鉴于上述问题，本发明提供一种三维集成器件的制备方法，通过在晶圆上增加一层屏蔽层，用以消除不同晶圆之间的串扰。所述屏蔽层可以将三维集成晶圆之间的串扰屏蔽到最小，并将剩下的部分分散均匀化，工艺简单。
本发明解决上述技术问题所采用的技术方案为：
提供一种三维集成器件的制备方法，其特征在于，所述方法包括：
提供待集成的晶圆，且所述晶圆中制备有功能芯片；
于所述晶圆的上表面按照从下至上顺序依次沉积保护层和缓冲层；
于所述缓冲层以及所述保护层中制备屏蔽标记后，于所述缓冲层之上沉积屏蔽薄膜；
根据所述屏蔽标记去除多余的所述屏蔽薄膜后，于所述缓冲层之上形成屏蔽层；
将至少两片所述待集成的晶圆进行三维集成，以利用所述屏蔽层屏蔽相邻的晶圆中设置的所述功能芯片之间的串扰。
优选的，上述的方法，其中，沉积所述保护层和缓冲层之前，还包括以下步骤：
于所述晶圆的上表面设置有所述功能芯片的区域制备金属连线层，以将所述功能芯片利用金属连线引出，并对所述金属连线层进行平坦化工艺；
继续于所述平坦化的晶圆表面沉积所述保护层和缓冲层。
优选的，上述的方法，其中，制备所述屏蔽标记的具体工艺为：
利用微影技术刻蚀所述缓冲层和所述保护层至所述晶圆表面，以形成所述屏蔽标记。
优选的，上述的方法，其中，所述晶圆还包括：
切割道，分布于所述晶圆的边缘区域且包围所述功能芯片，所述屏蔽标记制备位于所述切割道中。
优选的，上述的方法，其中，所述屏蔽层为金属材质。
优选的，上述的方法，其中，所述缓冲层的材质为氧化硅。
优选的，上述的方法，其中，所述方法还包括：
于所述缓冲层之上沉积屏蔽薄膜后，根据所述屏蔽标记采用微影技术刻蚀去除多余的所述屏蔽薄膜后，对应所述功能芯片的位置形成覆盖在所述缓冲层上的屏蔽层。
优选的，上述的方法，其中，三维集成的相邻两片晶圆之间至少制备有一层所述屏蔽层，以利用所述屏蔽层屏蔽相邻的晶圆中设置的所述功能芯片之间的串扰。
上述技术方案具有如下优点或有益效果：
本发明提供的一种三维集成器件的其制备方法，利用金属屏蔽电磁信号和传热更快更均匀原理，通过在晶圆上增加一层屏蔽层，用以消除不同晶圆之间的串扰。所述屏蔽层可以将三维集成晶圆之间的串扰屏蔽到最小，并将剩下的部分分散均匀化，工艺简单。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是现有技术中三维集成器件结构存在的不足之处；
图2～5为本申请实施例中三维集成器件的制备方法的流程结构示意图。
具体实施方式
本发明提供的一种三维集成器件结构，主要包括：
上下叠置的多片晶圆，每片晶圆上设置有若干功能芯片，在每片晶圆的上表面(晶圆具有上表面和下表面，其中设置有若干功能芯片的一面为晶圆的上表面)还依次覆盖有：金属连线层，覆盖位于晶圆上设置有功能芯片的上表面；保护层，覆盖金属连线层以及晶圆暴露的上表面；缓冲层，覆盖保护层的上表面；屏蔽层，均匀覆盖在缓冲层的上表面，以屏蔽不同晶圆的功能芯片之间的串扰。其中，屏蔽层的材质为金属。
需要说明的是，本发明中三维集成的相邻两片晶圆之间至少制备有一层屏蔽层，以利用屏蔽层屏蔽相邻的晶圆中设置的功能芯片之间的串扰。
具体的，本发明制备上述的三维集成器件的方法包括以下步骤：
首先，如图2所示，提供一片晶圆1(需要注意的是本实施例中是以一片晶圆为例进行说明，本领域技术人员应该理解的是，本实施例后续是采用多片晶圆进行键合工艺，但由于每片晶圆结构均比较类似，故在此不予累述，但其不应理解为对本申请实施例的限制)，晶圆1上设置有若干功能芯片(图中未示出)，利用金属连线将晶圆1上的若干功能芯片引出，以完成金属连线层2的制备，并对该金属连线层2进行平坦化工艺。
作为一个优选的实施例，本实施例中金属连线层2覆盖位于晶圆1上设置有功能芯片的上表面，晶圆1上还有部分暴露的上表面未被金属连线层2覆盖。
接着，继续参照图2，在晶圆1的上表面制备保护层3，以均匀覆盖金属连线层2以及晶圆1暴露的上表面，也即该保护层3将晶圆1的上表面(包括覆盖有金属连线层2的地方)完全覆盖；制备完保护层3后，再在保护层3的上表面沉积缓冲层4，使得缓冲层4完全覆盖保护层3的上表面；
作为一个优选的实施例，本实施例中缓冲层4的材质为氧化硅。
进一步的，参照图3，利用微影技术部分刻蚀缓冲层4和保护层3至晶圆1的上表面，形成一个屏蔽标记(shielding mark)5，该屏蔽标记5部分暴露晶圆1的上表面；
作为一个优选的实施例，本实施例中晶圆1上还设置有切割道(图中未标示)，分布于晶圆1的边缘区域且包围功能芯片(也即位于金属连线层2的周围)，屏蔽标记(shieldingmark)5制备位于该切割道中；
作为一个优选的实施例，本实施例中屏蔽标记(shielding mark)5为一个贯穿缓冲层4和保护层3至晶圆1的上表面的凹槽结构，在其它可选实施例中，该屏蔽标记也可只贯穿一层缓冲层，只要其设置在切割道中，不影响金属连线层的功能并且又可作为标记即可。
进一步的，参照图4，在缓冲层4的上表面以及因屏蔽标记5而暴露的晶圆1的上表面沉积屏蔽材料6，以均匀覆盖缓冲层4以及晶圆1暴露的上表面；
作为一个优选的实施例，本实施例中屏蔽材料(shielding)6的材质为金属。
再进一步的，参照图5，再次利用微影技术刻蚀去除缓冲层4上不需要屏蔽材料6的地方(一般位于晶圆1的边缘部分)，以于缓冲层4的上表面以及所述晶圆1暴露的上表面形成最终的屏蔽层(shielding layer)7，该屏蔽层(shielding layer)7覆盖位于缓冲层4上对应晶圆1中设置有功能芯片的区域。
最后，将多片制备有屏蔽层7的晶圆上下叠置，并对该多片晶圆进行键合操作，以形成三维集成器件。
作为一个优选的实施例，本发明中三维集成的相邻两片晶圆之间至少制备有一层屏蔽层7，以利用屏蔽层7屏蔽相邻的晶圆中设置的功能芯片之间的串扰。
综上所述，本发明提供的一种三维集成器件的制备方法，在晶圆所有金属连线层平坦化和保护层做完之后，先在保护层上沉积缓冲层(氧化硅)，再微影及蚀刻一个屏蔽标记(shielding mark)，然后再进行金属屏蔽材质的沉积，接着做第二次微影及蚀刻形成屏蔽层(shielding layer)；利用金属屏蔽电磁信号和传热更快更均匀原理，通过在晶圆上增加一层屏蔽层，用以消除不同晶圆之间的串扰，屏蔽层可以将三维集成晶圆之间的串扰屏蔽到最小，并将剩下的部分分散均匀化，工艺简单。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种三维集成器件的制备方法，其特征在于，所述方法包括：
提供待集成的晶圆，且所述晶圆中制备有功能芯片；
于所述晶圆的上表面按照从下至上顺序依次沉积保护层和缓冲层；
于所述缓冲层以及所述保护层中制备屏蔽标记后，于所述缓冲层之上沉积屏蔽薄膜；
根据所述屏蔽标记去除多余的所述屏蔽薄膜后，于所述缓冲层之上形成屏蔽层；
将至少两片所述待集成的晶圆进行三维集成，以利用所述屏蔽层屏蔽相邻的晶圆中设置的所述功能芯片之间的串扰。
2.如权利要求1所述的方法，其特征在于，沉积所述保护层和缓冲层之前，还包括以下步骤：
于所述晶圆的上表面设置有所述功能芯片的区域制备金属连线层，以将所述功能芯片利用金属连线引出，并对所述金属连线层进行平坦化工艺；
继续于所述平坦化的晶圆表面沉积所述保护层和缓冲层。
3.如权利要求1所述的方法，其特征在于，制备所述屏蔽标记的具体工艺为：
利用微影技术刻蚀所述缓冲层和所述保护层至所述晶圆表面，以形成所述屏蔽标记。
4.如权利要求3所述的方法，其特征在于，所述晶圆还包括：
切割道，分布于所述晶圆的边缘区域且包围所述功能芯片，所述屏蔽标记制备位于所述切割道中。
5.如权利要求1所述的方法，其特征在于，所述屏蔽层为金属材质。
6.如权利要求1所述的方法，其特征在于，所述缓冲层的材质为氧化硅。
7.如权利要求1所述的方法，其特征在于，所述方法还包括：
于所述缓冲层之上沉积屏蔽薄膜后，根据所述屏蔽标记采用微影技术刻蚀去除多余的所述屏蔽薄膜后，对应所述功能芯片的位置形成覆盖在所述缓冲层上的屏蔽层。
8.如权利要求1所述的方法，其特征在于，三维集成的相邻两片晶圆之间至少制备有一层所述屏蔽层，以利用所述屏蔽层屏蔽相邻的晶圆中设置的所述功能芯片之间的串扰。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510447890.5A CN105140217B (zh) | 2015-07-27 | 2015-07-27 | 一种三维集成器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510447890.5A CN105140217B (zh) | 2015-07-27 | 2015-07-27 | 一种三维集成器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140217A CN105140217A (zh) | 2015-12-09 |
| CN105140217B true CN105140217B (zh) | 2018-03-02 |
Family
ID=54725510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510447890.5A Active CN105140217B (zh) | 2015-07-27 | 2015-07-27 | 一种三维集成器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140217B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428708A (zh) * | 2018-03-26 | 2018-08-21 | 武汉新芯集成电路制造有限公司 | 图像传感器及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7897431B2 (en) * | 2008-02-01 | 2011-03-01 | Promos Technologies, Inc. | Stacked semiconductor device and method |
| CN102760667B (zh) * | 2011-04-29 | 2014-10-29 | 力成科技股份有限公司 | 形成双面电磁屏蔽层的半导体封装方法及构造 |
| TWI445225B (zh) * | 2011-11-07 | 2014-07-11 | Voltafield Technology Corp | 磁阻元件結構形成方法 |
| US8933544B2 (en) * | 2012-07-12 | 2015-01-13 | Omnivision Technologies, Inc. | Integrated circuit stack with integrated electromagnetic interference shielding |
-
2015
- 2015-07-27 CN CN201510447890.5A patent/CN105140217B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140217A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jung et al. | TSV stress-aware full-chip mechanical reliability analysis and optimization for 3D IC | |
| CN103050480A (zh) | 硅片的背面图形化的工艺方法 | |
| WO2014126800A1 (en) | Three-dimensional (3d) integrated circuits (3dics) with graphene shield and related fabrication method | |
| CN104112704B (zh) | 用于半导体器件的布线层的通孔 | |
| CN103886150A (zh) | 一种冗余图形的填充方法 | |
| CN105140217B (zh) | 一种三维集成器件的制备方法 | |
| CN102637590A (zh) | 一种双应力薄膜的制备方法 | |
| CN104332455B (zh) | 一种基于硅通孔的片上半导体器件结构及其制备方法 | |
| CN106815380A (zh) | 一种提取寄生电阻的方法及系统 | |
| CN106815379A (zh) | 一种提取寄生电容的方法及系统 | |
| CN112782803A (zh) | 改善硅基光波导工艺鲁棒性的方法 | |
| KR20080065119A (ko) | 반도체 소자 및 그 형성방법 | |
| TWI521676B (zh) | 積體電感結構以及積體電感結構製造方法 | |
| CN109461717A (zh) | 一种晶圆及其形成方法、等离子体裂片方法 | |
| TWI509771B (zh) | 積體電感結構以及積體電感結構製造方法 | |
| JPH09153550A (ja) | パターン発生方法 | |
| CN104465489B (zh) | 半导体器件及其形成方法 | |
| US10593631B2 (en) | Warping reduction in silicon wafers | |
| CN105047649A (zh) | 一种三维集成芯片结构及其制备方法 | |
| US9087880B2 (en) | Removing metal fills in a wiring layer | |
| Vanna-Iampikul et al. | Glass Interposer Integration of Logic and Memory Chiplets: PPA and Power/Signal Integrity Benefits | |
| TWI816336B (zh) | 半導體元件及其形成方法 | |
| TW201438036A (zh) | 積體電感結構以及積體電感結構製造方法 | |
| TW548735B (en) | Dummy pattern for application on CMP process | |
| TW201248309A (en) | Dummy patterns and method for generating dummy patterns |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |