CN108428708A - 图像传感器及其形成方法 - Google Patents
图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN108428708A CN108428708A CN201810253798.9A CN201810253798A CN108428708A CN 108428708 A CN108428708 A CN 108428708A CN 201810253798 A CN201810253798 A CN 201810253798A CN 108428708 A CN108428708 A CN 108428708A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- interlayer dielectric
- dielectric layer
- communication port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 275
- 239000011229 interlayer Substances 0.000 claims description 72
- 238000004891 communication Methods 0.000 claims description 52
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 239000004411 aluminium Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000005622 photoelectricity Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 5
- 230000000630 rising effect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种图像传感器及其形成方法，提供一逻辑基底，在所述逻辑基底中形成暴露金属互连层中顶层金属层的第一开口，并形成防串扰层填充所述第一开口，并与所述顶层金属层相连接。本发明所提供的图像传感器及其形成方法，将所述逻辑基底中器件产生的热量通过金属互连层中的顶层金属层高效地传导至面积较大，且在逻辑基底之上的防串扰层，从而获得了更好的传热及散热效率，避免了因逻辑基底因散热较差、温度过高而导致其逻辑电路的时延及功耗的上升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种图像传感器及其形成方法
背景技术
传统的CMOS图像传感器为前照式。即，光线从入射面射入之后，通常先要经过片上透镜和彩色滤光片，接着再通过金属互连层，最后才可被光电二极管接收，从而导致部分光线被金属互连层阻挡和反射掉。而随着技术的发展，背照式(Back-illuminated)CMOS图像传感器应运而生，其将金属互连层置于光电二极管的下方，从而提高了光线利用率。在此基础上更产生了堆叠式(Stacked)传感器，堆叠式传感器将包括金属互连层在内的逻辑区域形成在一逻辑基底中，而像素区域形成在另一个基底，即像素基底中，从而使包括金属互连层在内的逻辑区域与像素区域能够分开进行加工，进一步节省了空间，增加了单位面积中能够植入的像素数量。
虽然图像传感器在分辨率和像素方面都有较大的改进，但是在其散热性能方面仍存在不足，例如现有技术中背照式堆叠式图像传感器的逻辑电路所产生的热量，主要是通过金属互连层进行导热，但是由于金属互连层掩埋在逻辑基底中，其导热效率较低仍会导致逻辑电路温度较高，进而引发电路的功耗及延迟的增加。
发明内容
本发明的目的在于解决现有技术中图像传感器的导热效率较低的问题，基于此，本发明提供了一种图像传感器及其形成方法。
本发明提供了一种图像传感器，包括：
逻辑基底，所述逻辑基底上形成有一层间介质层，以及在所述层间介质层中形成有至少一层金属互连层，所述层间介质层中形成有第一开口，用于构成一第一连通口，并且部分所述金属互连层暴露在所述第一开口中；以及在所述层间介质层上形成有一防串扰层，所述防串扰层填充所述第一连通口并与所述金属互连层连接；以及，
像素基底，通过一键合层键合在所述逻辑基底上，在所述像素基底上形成有光电二极管。
优选的，所述防串扰层覆盖所述第一连通口的底部和侧壁，而未完全填充所述第一连通口，进而利用所述防串扰层在所述第一连通口的位置处界定出一第二连通口；以及，所述键合层形成在所述逻辑基底的所述防串扰层上并填充所述第二连通口。
优选的，在所述层间介质层上还形成有一缓冲层，所述缓冲层在对应所述层间介质层的所述第一开口的位置上还形成有第二开口，所述第二开口和所述第一开口共同用于构成所述第一连通口。
优选的，在所述层间介质层上还形成有一保护层，以及所述缓冲层形成在所述保护层上；并且，所述保护层在对应所述层间介质层的所述第一开口的位置上还形成有第三开口，所述第三开口、所述第二开口和所述第一开口共同用于构成所述第一连通口。
优选的，所述金属互连层的材料包括铜。
优选的，所述防串扰层的材料包括铝。
优选的，所述像素基底和逻辑基底为硅晶圆。
本发明还提供了一种图像传感器的形成方法，包括：
提供一逻辑基底，所述逻辑基底上形成有一层间介质层，以及在所述层间介质层中形成有至少一层金属互连层；
在所述层间介质层中形成第一开口，用于构成一第一连通口，并且所述第一开口暴露出部分所述金属互连层；
在所述层间介质层上形成一防串扰层，所述防串扰层填充所述第一连通口，并与所述金属互连层连接；
利用一键合层，使所述逻辑基底与一像素基底键合连接，所述像素基底上形成有光电二极管。
优选的，在形成所述第一开口之前，还包括在所述层间介质层上形成一缓冲层；以及，
在形成所述缓冲层之后，在同一工艺步骤中对所述层间介质层和所述缓冲层执行光刻工艺和刻蚀工艺，以在所述层间介质层中形成所述第一开口，并在所述缓冲层中形成第二开口，所述第一开口和所述第二开口共同用于构成所述第一连通口。
优选的，在形成缓冲层之前还包括在所述层间介质层上形成一保护层；以及，
所述缓冲层形成在所述保护层上，并在同一工艺步骤中对所述缓冲层、所述保护层和所述层间介质层执行光刻工艺和刻蚀工艺，以同时在所述层间介质层中形成所述第一开口、在所述缓冲层中形成第二开口以及在所述保护层中形成第三开口，所述第一开口、所述第二开口和所述第三开口构成所述第一连通口。
本发明提供的图像传感器及其形成方法，提供一逻辑基底和一像素基底，以及形成在所述逻辑基底上的部分金属互连层部分暴露在一连通口中，从而使防串扰层能够通过所述连通口与所述金属互连层连接。如此一来，逻辑基底中器件所产生的热量在传导至金属互连层上之后，金属互连层上的热量能够进一步通过防串扰层传导出，从而实现高效地热量传导。并且，所述防串扰层通常具备较大的面积，在此基础上，能够更进一步提高散热效率，有效避免了因逻辑基底因散热较差、温度过高而导致其逻辑电路的时延及功耗的上升。
附图说明
图1为现有的一种图像传感器的结构示意图；
图2是本发明一实施例中的图像传感器的结构示意图
图3是本发明一实施例中的图像传感器的形成方法的流程示意图。
图4～图8是本发明一实施例中的图像传感器的形成方法在其制备过程中的结构示意图；
具体实施方式
承如背景技术所述，现有的图像传感器存在导热效率较低，从而导致逻辑电路温度较高，进而容易引发电路的功耗及延迟的增加的问题。
图1为现有的一种图像传感器的结构示意图，如图1所示，其示出了一种背照式及堆叠式的图像传感器。所述图像传感器包括：逻辑基底1和像素基底2；所述像素基底2通过键合层4键合在所述逻辑基底1上。其中，所述逻辑基底1上具有层间介质层101以及形成在层间介质层101中的金属互连层102。通常而言，金属互连层102例如为多层结构，其中，特别的将位于顶层的金属互连层称作顶层金属层103；以及，为了防止逻辑基底1和像素基底2中的布线出现串扰现象，在所述逻辑基底1的层间介质层101上还具有一防串扰层3。
应当说明的是，逻辑基底1中还具有诸多晶体管(图中未示出)，所述晶体管通过所述金属互连层102实现了电性连接及引出，对于逻辑电路，晶体管工作时所产生的热量大多会通过金属互连层进行传导。例如，晶体管所产生的热量可以传导至顶层金属层，再通过顶层金属层将热量发散至基底外。然而，在所述图像传感器中，金属互连层102均零散地分布并掩埋在层间介质层中，与外界没有直接接触，导致金属互连层102无法快速发散来自晶体管的热量，因此容易导致逻辑基底1中的晶体管温度上升，进而导致整个逻辑电路的时延和功耗的进一步增加。故，为了解决上述技术问题，本发明提供了一种图像传感器，以通过防串扰层实现金属互连层及逻辑基底的散热效果的提升。
以下结合附图和具体实施例对本发明提出的一种图像传感器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本发明一实施例中的图像传感器的结构示意图，参考图2所示，本实施例中的图像传感器包括：
逻辑基底1和像素基底2，所述逻辑基底1上形成有一层间介质层101，以及在所述层间介质层101中形成有至少一层金属互连层102，所述层间介质层101中形成有第一开口，用于构成一第一连通口，并且部分所述金属互连层102暴露在所述第一开口中；以及在所述层间介质层101上形成有一防串扰层301，所述防串扰层301填充所述第一连通口并与所述金属互连层102连接；以及，
所述像素基底2通过一键合层401键合在所述逻辑基底1上，在所述像素基底2上形成有光电二极管(未示出)。
具体的，本实施例中的所述逻辑基底1和像素基底2例如为硅晶圆，通过将逻辑基底1上的防串扰层301与所述金属互连层102中的顶层金属层103相连接，从而使得逻辑基底1中晶体管所产生的热量通过金属互连层102中的顶层金属层103传导至防串扰层301中。
应当说明的是，由于防串扰层301是为了防止逻辑基底1和像素基底2中布线出现串扰现象，故防串扰层301应当覆盖整个像素基底中的像素形成部分。因此，通常而言，所述防串扰层的面积例如为像素基底面积的3/4，可见防串扰层301的面积较大，以所述防串扰层301作为散热端相比现有技术具有更高的导热效率及散热效率。
作为优选的方案，所述防串扰层301覆盖所述第一连通口的底部和侧壁，而未完全填充所述第一连通口，进而利用所述防串扰层301在所述第一连通口的位置处界定出一第二连通口；以及，所述键合层401形成在所述逻辑基底1的所述防串扰层301上并填充所述第二连通口。所述防串扰层的材料包括铝。
具体的，图2中仅示意性地示出了所述第一开口、第一连通口及第二连通口，实际形成过程中一方面是由于第一连通口的大小可能更大，以实现与顶层金属更大面积的连接，故如果采用金属材料完全填充第一开口以形成防串扰层，会需要更高的成本及时间，并且，本实施例中仅需要所述顶层金属103与所述防串扰层301形成连接即可；另一方面，所述防串扰层301例如为铝时，采用例如溅射工艺形成时，要实现第一连通口的完全填充具有较大的工艺难度，通常而言不会采用完全填充第一连通口的方式。故本实施例中，在形成所述防串扰层301时，仅形成了覆盖所述第一连通口的底部和侧壁的金属，进而，形成的防串扰层301在所述第一连通口的对应位置处会有部分未完全填充，进而形成了所述的第二连通口。进一步的，由于，在所述防串扰层301形成后，还要形成所述键合层401，且所述键合层401例如为氧化硅层，故由于键合层401的形成工艺较金属形成工艺更为适合填充开口，可以用于填充所述第二连通口。
作为优选的方案，在所述层间介质层101上还形成有一缓冲层601，所述缓冲层601在对应所述层间介质层101的所述第一开口的位置上还形成有第二开口，所述第二开口和所述第一开口共同用于构成所述第一连通口。
具体的，所述缓冲层601位于所述防串扰层301和所述层间介质层101之间，由于所述层间介质层的材料例如为硅玻璃以及低k材料等，而所述防串扰层301优选为铝材料，故如果直接形成在所述层间介质层上，可能会产生应力差，严重的会导致层间介质层101和防串扰层301产生变形及翘曲。以及，还考虑到会形成一保护层501，也会导致应力不匹配的问题。故本实施例中，采用所述缓冲层601以释放防串扰层301和层间介质层101之间的应力。
作为优选的方案，在所述层间介质层101上还形成有一保护层501，以及所述缓冲层601形成在所述保护层501上；并且，所述保护层501在对应所述层间介质层101的所述第一开口的位置上还形成有第三开口，所述第三开口、所述第二开口和所述第一开口共同用于构成所述第一连通口。以及，所述金属互连层102的材料包括铜。
具体的，金属互连层102的材料通常而言例如为铜，然而铜在硅等材料中具有极高的扩散速率，例如扩散进入器件中，会成为深能级受主杂质，导致器件性能降低甚至失效，故应当说明的是，本实施例中金属互连层102外也均形成有阻挡层(图中未示出)；以及，所述保护层501的形成是为了保护所述缓冲层601，以防止铜扩散进入缓冲层601中，导致缓冲层601的缺陷，同时也能保护所述顶层金属层103防止其暴露在外而导致氧化。
以及，图3是本发明一实施例中的图像传感器的形成方法的流程示意图；图4～图8是本发明一实施例中的图像传感器的形成方法在其制备过程中的结构示意图；以下参考图3～图8所示，本实施例中还相应的提供了一种所述图像传感器的形成方法。
在步骤S1中，参考图4所示，提供一逻辑基底1，所述逻辑基底1上形成有一层间介质层101，以及在所述层间介质层101中形成有至少一层金属互连层102。
具体的，所述层间介质层101和所述金属互连层102的形成方法包括了多次的刻蚀和沉积工艺，以及所述金属互连层102表面还形成有阻挡层，以防止金属互连层102中的金属材料扩散进入层间介质层101或器件中导致器件失效，本发明并不限定层间介质层101和所述金属互连层102的形成工艺，本领域技术人员也容易知晓及确定形成工艺，故在此不再详细赘述。
在步骤S2中，参考图5和图6所示，在所述层间介质层101中形成第一开口，用于构成一第一连通口7，并且所述第一开口暴露出部分所述金属互连层102。
具体的，参考图2～图4所示，所述层间介质层101例如为硅玻璃或低k材料等，可采用例如等离子体刻蚀的方法以形成第一开口，所述第一开口暴露出部分所述顶层金属层103，进而便于在后续工艺中形成与顶层金属层103的连接。
作为优选的方案，在形成所述第一开口之前，还包括在所述层间介质层101上形成一缓冲层601；以及，在形成所述缓冲层601之后，在同一工艺步骤中对所述层间介质层101和所述缓冲层601执行光刻工艺和刻蚀工艺，以在所述层间介质层101中形成所述第一开口，并在所述缓冲层中形成第二开口，所述第一开口和所述第二开口共同用于构成所述第一连通口7。
具体的，需要先在所述层间介质层101上形成一缓冲材料层6，执行刻蚀工艺后形成所述缓冲层601。所述缓冲层601用于消除在所述层间介质层101与所述防串扰层301之间的应力差，所述缓冲层601例如为氧化硅等。应当说明的是，本领域技术人员可以根据层间介质层101以及防串扰层301所采用的材料确定其产生的应力类型，从而确定所述缓冲层601的材料及形成方法。
作为优选的方案，在形成缓冲层601之前还包括在所述层间介质层101上形成一保护层501；以及，所述缓冲层601形成在所述保护层501上，并在同一工艺步骤中对所述缓冲层601、所述保护层501和所述层间介质层101执行光刻工艺和刻蚀工艺，以同时在所述层间介质层101中形成所述第一开口、在所述缓冲层601中形成第二开口以及在所述保护层501中形成第三开口，所述第一开口、所述第二开口和所述第三开口构成所述第一连通口7。
具体的，需要在形成所述缓冲材料层6之前，先在层间介质层101之上形成一保护材料层5，执行刻蚀工艺后形成所述保护层501。对于铜材料的金属互连层102，采用的保护层501例如可以为氮化钽或氮化钛等材料，可以采用例如溅射工艺形成所述保护层501。
在步骤S3中，结合图6和图7所示，在所述层间介质层101上形成一防串扰层301，所述防串扰层301填充所述第一连通口7，并与所述金属互连层102连接。
具体的，本实施例中由于所述层间介质层101上还依次形成有保护层501和缓冲层601，故所述防串扰层301形成在所述缓冲层601上，而通过所述第一连通口7与所述顶层金属层103连接。所述防串扰层301例如为铝，可以采用溅射工艺形成。应当说明的是，铜比铝具有更高的热传导率，因此铜材料的金属互连层102可以更快的将所述逻辑基底中器件所产生的热量吸收传导走，然而，铜的比热和密度较铝更大，导致其热容量较大，故吸收相同热量时，铝的温度变化更大，进而由于铝与外界的温差较大，能够比铜更快的散发掉热量，因此采用铜材料的金属互连层以及铝材料的防串扰层是本发明中优选的方案。
在步骤S4中，参考图8所示，利用一键合层401，使所述逻辑基底1与一像素基底2键合连接，所述像素基底2上形成有光电二极管(未示出)。
具体的，所述键合层401例如为氧化硅层，可以采用例如热氧化法或化学气相沉积的方法形成，所述像素基底2为所述图像传感器中的像素部分，通过所述键合层401与所述逻辑基底1键合连接形成背照式堆叠式的图像传感器。
综上所述，本发明提供的图像传感器及其形成方法，提供一逻辑基底和一像素基底，以及形成在所述逻辑基底上的部分金属互连层部分暴露在一连通口中，从而使防串扰层能够通过所述连通口与所述金属互连层连接。如此一来，逻辑基底中器件所产生的热量在传导至金属互连层上之后，金属互连层上的热量能够进一步通过防串扰层传导出，从而实现高效地热量传导。并且，所述防串扰层通常具备较大的面积，在此基础上，能够更进一步提高散热效率，有效避免了因逻辑基底因散热较差、温度过高而导致其逻辑电路的时延及功耗的上升。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些改动和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变动在内。
Claims (10)
1.一种图像传感器，其特征在于，包括：
逻辑基底，所述逻辑基底上形成有一层间介质层，以及在所述层间介质层中形成有至少一层金属互连层，所述层间介质层中形成有第一开口，用于构成一第一连通口，并且部分所述金属互连层暴露在所述第一开口中；以及在所述层间介质层上形成有一防串扰层，所述防串扰层填充所述第一连通口并与所述金属互连层连接；以及，
像素基底，通过一键合层键合在所述逻辑基底上，在所述像素基底上形成有光电二极管。
2.如权利要求1所述的图像传感器，其特征在于，所述防串扰层覆盖所述第一连通口的底部和侧壁，而未完全填充所述第一连通口，进而利用所述防串扰层在所述第一连通口的位置处界定出一第二连通口；以及，所述键合层形成在所述逻辑基底的所述防串扰层上并填充所述第二连通口。
3.如权利要求1所述的图像传感器，其特征在于，在所述层间介质层上还形成有一缓冲层，所述缓冲层在对应所述层间介质层的所述第一开口的位置上还形成有第二开口，所述第二开口和所述第一开口共同用于构成所述第一连通口。
4.如权利要求2所述的图像传感器，其特征在于，在所述层间介质层上还形成有一保护层，以及所述缓冲层形成在所述保护层上；并且，所述保护层在对应所述层间介质层的所述第一开口的位置上还形成有第三开口，所述第三开口、所述第二开口和所述第一开口共同用于构成所述第一连通口。
5.如权利要求1所述的图像传感器，其特征在于，所述金属互连层的材料包括铜。
6.如权利要求1所述的图像传感器，其特征在于，所述防串扰层的材料包括铝。
7.如权利要求1所述的图像传感器，其特征在于，所述像素基底和逻辑基底为硅晶圆。
8.一种图像传感器的形成方法，其特征在于，包括：
提供一逻辑基底，所述逻辑基底上形成有一层间介质层，以及在所述层间介质层中形成有至少一层金属互连层；
在所述层间介质层中形成第一开口，用于构成一第一连通口，并且所述第一开口暴露出部分所述金属互连层；
在所述层间介质层上形成一防串扰层，所述防串扰层填充所述第一连通口，并与所述金属互连层连接；
利用一键合层，使所述逻辑基底与一像素基底键合连接，所述像素基底上形成有光电二极管。
9.如权利要求8所述的图像传感器的形成方法，其特征在于，在形成所述第一开口之前，还包括在所述层间介质层上形成一缓冲层；以及，
在形成所述缓冲层之后，在同一工艺步骤中对所述层间介质层和所述缓冲层执行光刻工艺和刻蚀工艺，以在所述层间介质层中形成所述第一开口，并在所述缓冲层中形成第二开口，所述第一开口和所述第二开口共同用于构成所述第一连通口。
10.如权利要求9所述的图像传感器的形成方法，其特征在于，在形成缓冲层之前还包括在所述层间介质层上形成一保护层；以及，
所述缓冲层形成在所述保护层上，并在同一工艺步骤中对所述缓冲层、所述保护层和所述层间介质层执行光刻工艺和刻蚀工艺，以同时在所述层间介质层中形成所述第一开口、在所述缓冲层中形成第二开口以及在所述保护层中形成第三开口，所述第一开口、所述第二开口和所述第三开口构成所述第一连通口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810253798.9A CN108428708A (zh) | 2018-03-26 | 2018-03-26 | 图像传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810253798.9A CN108428708A (zh) | 2018-03-26 | 2018-03-26 | 图像传感器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108428708A true CN108428708A (zh) | 2018-08-21 |
Family
ID=63159752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810253798.9A Pending CN108428708A (zh) | 2018-03-26 | 2018-03-26 | 图像传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108428708A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110156197A1 (en) * | 2009-12-31 | 2011-06-30 | Tivarus Cristian A | Interwafer interconnects for stacked CMOS image sensors |
| CN105047649A (zh) * | 2015-07-27 | 2015-11-11 | 武汉新芯集成电路制造有限公司 | 一种三维集成芯片结构及其制备方法 |
| CN105140217A (zh) * | 2015-07-27 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 一种三维集成器件的制备方法 |
| CN107026184A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 集成晶片结构及其形成方法 |
-
2018
- 2018-03-26 CN CN201810253798.9A patent/CN108428708A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110156197A1 (en) * | 2009-12-31 | 2011-06-30 | Tivarus Cristian A | Interwafer interconnects for stacked CMOS image sensors |
| CN105047649A (zh) * | 2015-07-27 | 2015-11-11 | 武汉新芯集成电路制造有限公司 | 一种三维集成芯片结构及其制备方法 |
| CN105140217A (zh) * | 2015-07-27 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 一种三维集成器件的制备方法 |
| CN107026184A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 集成晶片结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11121166B2 (en) | Image sensor device | |
| TWI752159B (zh) | 影像感測裝置與其形成方法 | |
| US20170358553A1 (en) | Wafer-to-wafer bonding structure | |
| TWI380404B (zh) | ||
| TWI525803B (zh) | 背照式影像感測元件與其形成方法 | |
| US8361898B2 (en) | Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof | |
| US7696066B2 (en) | Method of fabricating intergrated circuit chip | |
| TW201913988A (zh) | 影像感測器裝置 | |
| CN108269814A (zh) | 具有堆叠结构的cmos图像传感器芯片及其形成方法 | |
| KR20070120255A (ko) | 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법 | |
| CN1893020A (zh) | 半导体器件及其制造方法 | |
| US9627426B2 (en) | Image sensor device and method for forming the same | |
| CN103489885A (zh) | 图像传感器芯片的晶圆级封装方法 | |
| CN110164893A (zh) | 3d堆叠式cmos图像传感器及其制备方法 | |
| CN205789973U (zh) | 影像传感芯片的封装结构 | |
| CN104733381A (zh) | 一种晶圆硅穿孔互连工艺 | |
| CN100536131C (zh) | 半导体装置及其制造方法 | |
| CN101740473B (zh) | 层间介电层、互连结构及其制造方法 | |
| CN108428708A (zh) | 图像传感器及其形成方法 | |
| TW202207440A (zh) | 低折射率柵格結構及其形成方法 | |
| TWI833176B (zh) | 具有實現晶粒內連接之積體通孔的光學半導體元件 | |
| TWI817390B (zh) | 具有複合中介結構的光學半導體元件 | |
| US11942505B2 (en) | Pixel structure of stacked image sensor and preparation method thereof | |
| CN103000647B (zh) | 一种cmos影像传感器光学增强结构及制备方法 | |
| CN107887401A (zh) | 背照式图像传感器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180821 |