TWI525803B - 背照式影像感測元件與其形成方法 - Google Patents

Description

背照式影像感測元件與其形成方法

本發明係關於半導體元件，更特別關於背照式影像感測器與其形成方法。

互補式金氧半(CMOS)影像感測器已取代習知的電荷耦合元件(CCD)。CMOS影像感測器通常具有畫素陣列，係以感光CMOS電路將光子轉為電子。畫素之感光CMOS電路通常包含光二極體，係形成於矽基板中。當光線照射光二極體時，將誘導電荷於光二極體中。當影像光線照射畫素上時，每一畫素所產生的電子與畫素的照光量成正比。電子將轉換為電壓訊號，並進一步轉換為數位訊號。

CMOS影像感測器可包含多個介電層與內連線層形成於基板上，使基板中的光二極體連接至外圍電路。具有介電層與內連線層的一側通常稱作正面，而具有基板的一側稱作背面。基於光徑的不同方向，CMOS影像感測器可分為正照式(FSI)影像感測器與背照式(BSI)影像感測器。

在FSI影像感測器中，影像光線入射至CMOS影像感測器的正面上，在穿過介電層與內連線層後到達光二極體。另一方面在BSI影像感測器中，光線入射CMOS影像感測器的背面，而不受介電層與內連線層阻擋。如此一來，光線可由直接 路徑撞擊光二極體。上述直接路徑可增加光子轉換至電子的數量，因此BSI CMOS影像感測器對光源更敏感。

由於CMOS感測器的構件(如電晶體、二極體、電阻、電容、或類似物)持續縮減，其尺寸越來越小且需更小的封裝。較小的封裝包含四方扁平封裝(QFP)、針格陣列(PGA)、球格陣列(BGA)、覆晶(FC)、三維積體電路(3DIC)、晶圓級封裝(WLP)、晶圓級晶片尺寸封裝(WLCSP)、以及層疊封裝(PoP)等元件。上述封裝技術可用於形成高密度需求的影像感測器，或其他感測器應用。

在一般的封裝技術中，內連線結構形成於感測器的金屬化層上。接著形成接觸墊或接合墊，作為感測元件與封裝之基板(或導線架)之間的電性連接。經由影像感測器之背面，形成習知接合墊與接觸墊於層間介電層與金屬層上，可稍微支撐封裝。由於接合墊的強度不足，可能會在接合製程之中或之後剝離。目前亟需新的方法與系統，以強化接合墊支撐並改善接合。

本發明一實施例提供一種元件，包括：基板，具有正面與背面；第一金屬層，位於基板之正面上；第一開口，具有側壁與底部，且開口自基板之背面延伸穿過基板，直到基板之正面的第一金屬層；緩衝層，位於基板之背面上與第一開口之側壁上；墊金屬層，位於緩衝層上、位於第一開口之側壁與底部上、並接觸第一金屬層；以及接合墊，接觸墊金屬層。

本發明一實施例提供一種元件的形成方法，包 括：提供基板，且基板具有正面與背面；形成第一金屬層於基板的正面上；形成第一開口自基板之背面延伸穿過基板直到第一金屬層，且第一開口具有側壁與底部；形成緩衝層於基板之背面上與第一開口之側壁與底部上；形成第二開口於第一開口之底部的緩衝層中，以露出第一金屬層；形成墊金屬層於緩衝層與第一開口之側壁與底部上，且墊金屬層接觸第一金屬層；以及形成接合墊以接觸墊金屬層。

本發明一實施例提供一種元件，包括：基板，具有正面與背面；第一金屬層，位於基板之正面上；第一開口，具有側壁與底部，且開口自基板之背面延伸穿過基板，直到基板之正面的第一金屬層；緩衝層，位於基板之背面上與第一開口之側壁上；墊金屬層，位於緩衝層上、位於第一開口之側壁與底部上、並接觸第一金屬層；鈍化層，位於墊金屬層上，且鈍化層具有第二開口以露出墊金屬層；以及接合墊，位於鈍化層之第二開口中，以接觸墊金屬層。

100‧‧‧感測元件

101‧‧‧畫素區

103‧‧‧周邊區

105‧‧‧接合墊區

202‧‧‧載板

210‧‧‧基板

230‧‧‧ILD層

231‧‧‧接點

240‧‧‧IMD層

241、243、403‧‧‧金屬層

250、405‧‧‧鈍化層

281‧‧‧n型掺雜區

283‧‧‧p型掺雜區

284‧‧‧源極/汲極區

285‧‧‧閘極介電層

287‧‧‧閘極

288‧‧‧間隔物

291‧‧‧正面

293‧‧‧背面

294‧‧‧隔離區

296‧‧‧氧化物襯墊

297‧‧‧感光二極體

299‧‧‧電晶體

301、4031、4033、4051‧‧‧開口

401‧‧‧緩衝層

407‧‧‧接合墊

第1(a)至1(c)圖係本發明實施例中，背照式(BSI)影像感測元件之正面與背面；以及第2(a)至2(h)圖係本發明一實施例中，BSI影像感測元件接觸墊之裝置與其形成方法。

下述內容為本發明實施例製作與使用的方法。然而可以理解的是，本發明提供許多可行的發明概念，以多種特 定方式實施。這些內容僅用以舉例如何製作與使用本發明之特定實施例，並非用以侷限本發明範疇。

本發明揭露用於半導體元件(如BSI影像感測元件)其焊墊的形成方法與裝置。在實施例中，元件基板可具有開口於背面，且開口穿過基板直到正面的第一金屬層。緩衝層可形成於基板背面上，並覆蓋基板開口的側壁。墊金屬層可形成於緩衝層上，且墊金屬層接觸第一金屬層。接合墊可接觸墊金屬層。接合墊連接至墊金屬層(垂直位於基板上)，且更連接至基板之開恐中的元件其第一金屬層。上述形成之接合墊垂直位於基板上，其支撐優於垂直位於第一金屬層上的接合墊。接合墊亦具有較佳的接合性，以避免接合墊剝離。此外，不需額外製程步驟或光罩以形成上述接合墊。

可以理解的是，當單元或層狀物被指作「在...之上」、「連接」、或「耦接」至另一單元或層時，單元或層可直接在另一單元或層上、連接或耦接另一單元或層，或在單元或層與另一單元或層之間夾置一中間單元或層。另一方面，當單元或層被指作「直接在...之上」、「直接連接」、或「直接耦接」時，單元或層與另一單元或層之間不具有中間單元或層夾設其中。

可以理解的是，儘管說明書使用第一、第二、第三等用語來形容各種單元、構件、區、層、及/或部件，但是這些單元、構件、區、層、及/或部件並不受限於這些用語。這些用語僅僅用來區隔某一單元、構件、區、層、及/或部件與另一單元、構件、區、層、及/或部件。因此，在不違背本 發明概念之教示的情況下，第一單元、構件、區、層、及/或部件可稱作第二單元、構件、區、層、及/或部件。

空間相關用語如「下方」、「之下」、「較下」、「之上」、「較上」等是用來簡化描述某一單元(或結構)與另一單元(或結構)在圖中的相對關係。可以理解的是，空間相關用語除了圖中配置的方向也包含使用或運作時不同的方向。舉例來說，若圖中的元件反轉時，則描述在另一組件之下或下方的組件，會變成在另一組件之上。如此一來，用語「之下」或之「之上」同時包含「之下」與「之上」兩種狀況。此元件以其他方位(旋轉90度或其他方向)操作時，同樣適用上述解釋。

在此所使用的術語僅用來描述特定實施例並不限制本發明。除非特別說明，否則用語「一」亦包含複數的意思。必須瞭解的是，「包括」用語除了具體存在的結構、整體、步驟、操作、單元、及/或構件外，並未排除其他的結構、整體、步驟、操作、單元、構件、及/或上述之組合。

第1(a)圖係個別的畫素區101之簡化剖視圖。影像感測元件可具有格狀或陣列的畫素區，以搭配其他區如周邊區與接合墊區，如第1(c)圖所示。周邊區包含邏輯電路以用於周邊功能。畫素區101可形成於基板210上，而基板210包含正面291與背面293。基板210可為半導體材料如矽、鍺、鑽石、或類似物。基板210可掺雜p型掺質如硼、鋁、鎵、或類似物，或掺雜n型掺質如本技術領域中具有通常知識者所知。

基板210可包含多個隔離區294，以分開或隔離形成於基板210上的多種元件，並分開畫素區101與影像感測元件 的其他邏輯部份(比如第1(c)圖中的周邊區與接合墊區)。隔離區294可為淺溝槽隔離(STI)，其形成方法一般為蝕刻基板210以形成溝槽，再將介電材料填入溝槽中，如本技術領域中具有通常知識者所知。氧化物襯墊296可視情況(非必要)沿著隔離區294之側壁形成。

基板210在畫素區101中包含感光二極體297(又稱作光二極體)，可對應照射至感光二極體297之光的強度或亮度產生訊號。在一實施例中，感光二極體297可為釘扎層狀的光二極體，包含n型掺雜區281形成於p型的基板210中。上述結構可包含重掺雜的p型區283(又稱作釘扎層)形成於n型掺雜區281之表面上，以形成p-n-p接面。如本技術領域中具有通常知識者所知，釘扎層狀的光二極體僅為感光二極體297於多種實施例中的一種可行型態。舉例來說，其他實施例可採用非釘扎層狀的光二極體。本發明實施例可採用任何合適的光二極體，而這些光二極體均屬本發明實施例之範疇。

畫素區101可包含電晶體299，比如轉移電晶體、重置電晶體、源極隨耦電晶體、或選擇電晶體。電晶體299可包含與基板210相鄰的閘極介電層285、位於閘極介電層285上的閘極287、與沿著閘極介電層285與閘極287之側壁形成的間隔物288。閘極介電層285與閘極287可由本技術領域中具有通常知識者所知的任何合適製程，形成並圖案化於基板210上。

電晶體299之源極/汲極區284可形成於基板210中，並與感光二極體297分別位於閘極介電層285的相反兩側上。在一實施例中，基板210為p型基板，而源極/汲極區284之 形成方法可為佈植適當的n型掺質如磷、砷、銻、或類似物。必需注意的是，本技術領域中具有通常知識者可採用許多其他製程、步驟、或類似方法以形成源極/汲極區284與感光二極體297。

ILD層(層間介電層)230可形成於畫素區101上。ILD層230之材料可為硼磷矽酸鹽玻璃(BPSG)，但亦可為任何其他合適的介電材料。接點231可穿過ILD層230，其形成方法為為合適的微影與蝕刻技術。接點231可包含阻障層/黏著層(未圖示)，以避免擴散並增加接點231之黏著性。

為了使多種元件彼此相連，多種導電層與介電層可形成於ILD層230上，如第1(a)圖中所示之IMD層(金屬間介電層)240。IMD層240中具有多層金屬層如金屬層241與金屬層243。除了第1(a)圖所示的兩層外，金屬層可具有更多層。金屬層241可為ILD層230與電晶體299上的第一金屬層。金屬層241可連接至感測元件100的元件與構件。這些內連線其形成方法可為任何合適製程如微影、蝕刻、鑲嵌、雙鑲嵌、或類似製程，且其材料可為任何合適導電材料如鋁合金、銅合金、或類似物。

此外，當內連線形成於ILD層230與IMD層240上時，可形成鈍化層250以保護下方的層狀物免於物理與化學損傷。鈍化層250可由一或多種合適的介電材料所組成，比如氧化矽、氮化矽、低介電常數之介電材料如掺雜碳之氧化物、超低介電常數之介電材料如孔洞狀掺雜碳之氧化矽、上述之組合、或類似物。鈍化層250之形成方法可為化學氣相沉積法(CVD)，但亦可為任何其他合適製程。

第1(a)圖中的詳細敘述在第1(b)圖中會更精簡。畫素區101可包含矽的基板210，其具有感光二極體297與隔離區294(如STI)形成其中。畫素區101亦包含ILD層230、分隔多層金屬化層如金屬層241與243的IMD層240、與鈍化層250。基板210、ILD層230、與IMD層240已詳述於第1(a)圖的相關說明中。在另一實施例中，ILD層與IMD層可合併視為單一的介電層。多種影像感測結構如內連線、閘極、或其他電路單元可由習知技術形成於上述之介電層中。在此實施例中，畫素區101可稱作BSI感測單元。這是因為BSI感測單元可形成於畫素區，且BSI感測器或BSI感測元件包含多個BSI感測單元或畫素。

畫素區101只是感測元件的一部份。如第1(c)圖的剖視圖所示，感測元件100包含三個不同區：畫素區101、周邊區103、與接合墊區105。畫素區101已詳述於第1(a)圖的相關內容。周邊區103係用於周邊功能之電路所在的區。周邊功能可為數位-類比轉換器、時序產生器、雜訊消除器、或其他類似功能。接合墊區105係接合至封裝架的接合墊所在的區。

如第1(c)圖所示，載板202可接合至感測元件100，而感測元件100包含矽的基板210、ILD層230、分隔多層金屬化層的IMD層240、與鈍化層250，如第1(b)圖所示。將載板202接合至感測元件100的鈍化層250上之方式，可為一般接合製程。在某些實施例中，載板202可直接接合至IMD層240(而非鈍化層250)上。載板202之種類一般稱作處理基板。在某些實施例中，載板202可進一步包括由感測元件100移至載板202上的電路，可縮小感測元件100之尺寸以降低成本。

如第1(c)圖所示，載板202係與翻轉的感測元件100結合，因此載板202位於底部以支撐結構。接著蝕刻或薄化結構，由背面薄化基板210。如此一來，穿過背面的光可更有效率地到達形成於基板中的感測單元。

第2(a)至2(h)圖係一實施例形成BSI感測元件接合墊，於感測元件100上基板210背面的接合墊區105中的方法。

如第2(a)圖的剖視圖所示，感測元件100係接合至載板202上。感測元件100具有畫素區101與接合墊區105。感測元件100可具有周邊區103。感測元件100可包含矽的基板210與感光二極體297與隔離區(如STI)294形成其中、ILD層230、分開多層金屬化層如金屬層241與243的IMD層240、及接合至載板202的鈍化層250。

開口301可形成於基板210的背面之接合墊區105，如第2(a)圖所示。開口301形成於接合墊區105的原因在於沒有元件位於接合墊區105中。開口301之形成方法可為微影技術與蝕刻方法，如本技術領域中具有通常知識者所熟知而不贅述於此。開口301可穿過基板210。開口301亦可穿過隔離區(如STI)294與ILD層230，直到露出金屬層241。開口301可穿過隔離區294，由於元件不會形成於隔離區294中，因此開口301不會干擾任何基板中的元件。開口301的形狀可為杯狀，其上視形狀可為實質上圓形。在另一實施例中，開口301的形狀可為矩形、方形、菱形、或用於本技術領域中任何其他形狀。開口301之半徑寬度可介於約80μm至約100μm之間，而半徑深度可介於約3μm至約5μm之間。上述結構可具有多個開口。至於上 述開口301的數目、位置、尺寸、寬度、與形狀等等僅用以舉例而非侷限本發明。

如第2(b)圖所示，緩衝層401可沉積於基板210的背面上，以覆蓋開口301的側壁與底部。緩衝層401的形成方法可為習知方法如低壓CVD(LPCVD)、電漿增強式CVD(PECVD)、或原子層CVD(ALCVD)。緩衝層401之材料可為SiO₂、SiN、SiON、SiC、其他合適材料、或上述之組合。緩衝層401可形成於所有區如畫素區101、周邊區103、及接合墊區105上。緩衝衝層401之沉積厚度可介於約0.2μm至約0.5μm之間，比如0.4μm。在某些實施例中，緩衝層401之形成方法可為氧化基板210。在另一實施例中，緩衝層401亦可作為背面鈍化層，比如矽基板與後續形成的墊金屬的電性絕緣、機械支撐、阻擋濕氣的保護層、及/或後續製程的蝕刻停止層。在一實施例中，緩衝層401可保護基板中元件的內部結構，並降低此內部結構的應力。

如第2(c)圖所示，可蝕刻移除位於開口301底部上的緩衝層401，以露出金屬層241。位於開口301底部上的緩衝層401之開口，其形成方法可為微影技術與蝕刻方法，如本技術領域中具有通常知識者所熟知而不贅述於此。位於開口301底部上的緩衝層401之開口，不會影響覆蓋開口301之側壁的其他部份緩衝層401。

如第2(d)圖所示，金屬層403可形成於緩衝層401上，除了覆蓋開口301的底部外還接觸金屬層241。金屬層403係用以形成接觸墊與金屬層241之間的電性連結，因此金屬層 403又稱作墊金屬層。金屬層403之形成方法可為任何合適製程如濺鍍、蒸鍍、或PECVD，端視其材料為何。金屬層403之厚度可介於約0.2μm至約2μm之間，比如約1.2μm。金屬層403可為合適的導電材料如鋁、銅、鎳、金、或上述之合金。金屬層403可形成於所有區如畫素區101、周邊區103、與接合墊區105上。

如第2(e)圖所示，開口4031與4033可形成於基板210上的金屬層403上，以露出緩衝層401。開口4031與4033之形成方法可為微影技術與蝕刻方法，如本技術領域中具有通常知識者所熟知而不贅述於此。開口4031之尺寸介於約80μm至約120μm之間，比如100μm。開口4033之尺寸介於約100μm至約1000μm之間，比如500μm。開口4031可垂直位於接合墊區105上，將金屬層403分為垂直位於接合墊區105上的兩個部份。同樣地，開口4033可垂直位於畫素區101上，將金屬層403分為垂直位於畫素區101上的部份。開口4031與4033將金屬層分為垂直位於不同區(畫素區101與接合墊區105)上的不同部份，因此金屬層403不會導致短路。開口4031與4033的實際位置取決於感測元件100之功能。

如第2(f)圖所示，鈍化層405可形成於金屬層403上，沿著開口4031與4033的側壁與底部填入並覆蓋開口4031與4033。鈍化層405可作為結構支撐與物理隔離。鈍化層405之組成可為一或多種合適的介電材料，比如氧化矽、氮化矽、低介電常數之介電材料如掺雜碳的氧化物、上述之組合、或類似物。鈍化層405之形成製程可為化學氣相沉積法(CVD)，亦可為 任何其他合適製程。鈍化層405之厚度可介於約0.1μm至1μm之間，比如0.2μm。

如第2(g)圖所示，可採用光罩定義的光阻進行蝕刻製程，移除部份鈍化層405並形成鈍化層405的開口4051，以露出金屬層403。開口4051係垂直位於接合墊區105上。開口4051亦可位於隔離區(如STI)294上，亦可只垂直位於接合墊區105中的基板210上。開口4051之半徑尺寸可為約100μm。開口4051係用以置入後續形成的接合墊。開口4051之形成方法可為微影技術與蝕刻方法，如本技術領域中具有通常知識者所熟知而不贅述於此。

如第2(h)圖所示，接合墊407可形成於第2(g)圖所示之開口4051中。接合墊407可垂直位於基板的接合墊區105上。接合墊407可用於打線接合、金柱凸塊、或任何其他連接。舉例來說，安裝柱、導電柱、焊料球、微凸塊、或控制崩潰晶片接合(C4)凸塊可置於接合墊407上，以進一步連接至封裝的其他部份。此外，接合墊407可用於封裝如堆疊IC、3DIC、及層疊封裝(PoP)元件中。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

此外，本申請案的範疇並不限於特定實施例中的製程、機器、製造、材料組成、裝置、方法、與步驟。本技術領域中具有通常知識者自可依據本發明，採用現有或未來發展 中與上述實施例具有實質上相同功能或達到實質上相同結果的製程、機器、製造、材料組成、裝置、方法、與步驟。綜上所述，所附申請專利範圍意在將這樣的製程、機器、製造、材料組成、裝置、方法、與步驟包括在內。

100‧‧‧感測元件

101‧‧‧畫素區

103‧‧‧周邊區

105‧‧‧接合墊區

202‧‧‧載板

210‧‧‧基板

230‧‧‧ILD層

240‧‧‧IMD層

241、243、403‧‧‧金屬層

250、405‧‧‧鈍化層

294‧‧‧隔離區

297‧‧‧感光二極體

401‧‧‧緩衝層

407‧‧‧接合墊

Claims (11)

1. 一種背照式影像感測元件，包括：一基板，具有正面與背面；一第一金屬層，位於該基板之正面上；一第一開口，具有側壁與底部，且該開口自該基板之背面延伸穿過該基板，直到該基板之正面的該第一金屬層；一緩衝層，位於該基板之背面上與該第一開口之側壁上；一墊金屬層，位於該緩衝層上、位於該第一開口之側壁與底部上、並接觸該第一金屬層；以及一接合墊，接觸該墊金屬層，其中該接合墊垂直地位於該基板之一第一區上，該第一區與該基板之一第二區水平分隔，該第二區包括一感光二極體於其中，且該感光二極體接收穿過該基板背面的光以產生訊號。
2. 如申請專利範圍第1項所述之背照式影像感測元件，更包括一鈍化層位於該墊金屬層上，其中該接合墊位於該鈍化層的一開口中。
3. 如申請專利範圍第1項所述之背照式影像感測元件，其中該接合墊垂直位於該基板的一第一區上，該第一區與該基板的一第二區垂直分隔，且該第二區包括一感光二極體於其中。
4. 如申請專利範圍第1項所述之背照式影像感測元件，更包括一層間介電層位於該基板之正面，且該層間介電層位於該基板與該第一金屬層之間，其中該第一開口穿過該層間介 電層，以及一隔離區於該基板中，其中該第一開口穿過該隔離區。
5. 一種背照式影像感測元件的形成方法，包括：提供一基板，且該基板具有正面與背面；形成一第一金屬層於該基板的正面上；形成一第一開口自該基板之背面延伸穿過該基板直到該第一金屬層，且該第一開口具有側壁與底部；形成一緩衝層於該基板之背面上與該第一開口之側壁與底部上；形成一第二開口於該第一開口之底部的該緩衝層中，以露出該第一金屬層；形成一墊金屬層於該緩衝層與該第一開口之側壁與底部上，且該墊金屬層接觸該第一金屬層；以及形成一接合墊以接觸該墊金屬層，其中形成該接合墊的步驟包括：形成該接合墊，使其垂直位於該基板之一第一區上，該第一區與該基板之一第二區水平分隔，該第二區包括一感光二極體於其中，且該感光二極體接收穿過該基板背面的光以產生訊號。
6. 如申請專利範圍第5項所述之背照式影像感測元件的形成方法，其中形成該接合墊的步驟包括：形成一鈍化層於該墊金屬層上；形成一開口於該鈍化層中，以露出該墊金屬層；以及形成一接合墊於該鈍化層之開口中，且該接合墊接觸該墊 金屬層。
7. 如申請專利範圍第5項所述之背照式影像感測元件的形成方法，其中形成該墊金屬層之步驟包括：形成該墊金屬層於該緩衝層與該第一開口之側壁與底部上，且該墊金屬層接觸該第一金屬層；以及形成該墊金屬層之一開口，使其垂直位於該基板之該第一區上，其中該墊金屬層包括一第一部份垂直位於該基板之該第一區上，且該接合墊連接至該墊金屬層之該第一部份。
8. 如申請專利範圍第5項所述之背照式影像感測元件的形成方法，其中形成該第一開口之步驟包括：形成該第一開口穿過該基板之正面的一層間介電層，且該層間介電層位於該基板與該第一金屬層之間。
9. 一種背照式影像感測元件，包括：一基板，具有正面與背面；一第一金屬層，位於該基板之正面上；一第一開口，具有側壁與底部，且該開口自該基板之背面延伸穿過該基板，直到該基板之正面的該第一金屬層；一緩衝層，位於該基板之背面上與該第一開口之側壁上；一墊金屬層，位於該緩衝層上、位於該第一開口之側壁與底部上、並接觸該第一金屬層；一鈍化層，位於該墊金屬層上，且該鈍化層具有一第二開口以露出該墊金屬層；以及一接合墊，位於該鈍化層之該第二開口中，以接觸該墊金屬層， 其中該接合墊垂直地位於該基板之一第一區上，該第一區與該基板之一第二區水平分隔，該第二區包括一感光二極體於其中，且該感光二極體接收穿過該基板背面的光以產生訊號。
10. 如申請專利範圍第9項所述之背照式影像感測元件，其中該接合墊垂直位於該基板之一第一區上，該第一區與該基板之一第二區垂直分隔，且該第二區包括一感光二極體於其中。
11. 如申請專利範圍第9項所述之背照式影像感測元件，更包括一層間介電層於該基板之正面，且該層間介電層位於該基板與該第一金屬層之間，其中該第一開口延伸穿過該層間介電層，以及一隔離區於該基板中，其中該第一開口穿過該隔離區。