JP5618348B2 - 半導体イメージセンサ装置及びその製造方法 - Google Patents

半導体イメージセンサ装置及びその製造方法 Download PDF

Info

Publication number
JP5618348B2
JP5618348B2 JP2010038812A JP2010038812A JP5618348B2 JP 5618348 B2 JP5618348 B2 JP 5618348B2 JP 2010038812 A JP2010038812 A JP 2010038812A JP 2010038812 A JP2010038812 A JP 2010038812A JP 5618348 B2 JP5618348 B2 JP 5618348B2
Authority
JP
Japan
Prior art keywords
layer
image sensor
sensor device
substrate
pixel array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010038812A
Other languages
English (en)
Other versions
JP2010199589A (ja
Inventor
文 徳 王
文 徳 王
敦 年 楊
敦 年 楊
人 誠 劉
人 誠 劉
俊 傑 莊
俊 傑 莊
政 賢 林
政 賢 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2010199589A publication Critical patent/JP2010199589A/ja
Application granted granted Critical
Publication of JP5618348B2 publication Critical patent/JP5618348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Description

本開示は一般的に、半導体装置に関し、特に、背面照射イメージセンサーのためのパッド構造とその製造方法とに関する。
イメージセンサーは、光の強度や輝度を記録するために、感光性ダイオードまたはフォトダイオード、リセットトランジスタ、ソースフォロワートランジスタ、ピン止め層フォトダイオード、及び/又はトランスファトランジスタといった画素の格子を提供する。画素は、光がシリコン層に進入/通過する時に生成される電荷担体（電子、及び/又は正孔）を蓄積することにより、光に応答する。光が多ければ多いほど、更に多くの電荷担体が生成される。電荷担体はセンサーにより取得され、他の回路が利用可能な電子信号に転換されて、デジタルカメラ等の好適なアプリケーションに色および輝度情報を提供する。一般的なタイプの画素格子は、シリコン半導体ダイ上に形成される電荷結合素子（charge-coupled device、CCD)、又は相補型MOS （complementary metal oxide semiconductor、CMOS)イメージセンサー（image sensor) （CIS)を含む。半導体チップは、電子回路に組み込まれると、信号パッドのような様々な入力/出力（I/O）パッドおよび電源/接地（P/G）パッドにより、外界と通信する。
図１は、ガラス層１０８と１１２との間に挟まれた基板１０２を含むイメージセンサー装置１００の断面図である。ガラス層１０８は、半導体装置基板１５０上に形成される画素アレイ１０４、光学およびフィルター要素１６０、ならびに特定用途向け集積回路（ASIC）１０６を保護するように被覆する。ギャップ１５１は、画素アレイ基板１５０と光学およびフィルター要素１６０とからガラス層１０８を分離する。金属多層相互接続（multilayer interconnect、MLI）層M１〜M３を含む複合層１１０が基板１５０上に形成される。各MLIは、MLIの一部を他のMLIに電気的に接続する金属トレースを含む層を備える。金属トレースは、誘電層１１７により分離される。誘電層１１７は、金属トレースを含む層同士の間にビア層を形成するのに用いられる。ビア層は、異なる層中の金属トレースを電気的に接続する複数の金属ビア１１６を有する。導電体または金属層１１９は、側面に接続されるT接続パッド（図示しない）を通じてオフチップ回路にI/O界面を提供する。T接続パッドは、イメージセンサー装置１００の縁部に形成された金属層１１９中に形成されるパッド部分１２０に接続される。パッド部分１２０は、誘電材料１１７により、他のパッド部分１２０から分離される。更に、上述の接続はイメージセンサー装置側にてなされるので、パッド部分１２０は集積回路（ASIC）１０６の下において金属層１１９の縁部に形成されるが、画素アレイ１０４の下には形成されない。
図１のイメージセンサー装置１００は、装置の大きさを減少させるようチップスケールパッケージ（Chip Scale Packaging、CSP）を用いて製造される。製造プロセスは、基板１０２全体の上に、導電体を蒸着するステップを含む。余分な導電体は、例えば、パッド部分１２０を形成するよう、化学機械研磨（CMP）プロセスにより基板１０２を平坦化することにより除去される。しかし、CMPは、例えば、誘電腐蝕と、大きい線幅を有する金属表面内で生じ得る金属ディッシング効果とを含む製造上の問題によりCu層１１９の厚さを減少させ、したがって外部回路との相互接続部の電気抵抗を増加させることによって、金属層１１９、たとえば銅（Cu）の層、の製造において歩留まりが低くなる周知の原因となる。
図２は、ディッシングを防止、すなわち、CMP中にCMPの結果生じる金属層の陥没や凹部の形成を防止するよう誘電材料１１７のスリットまたは領域１２２が金属層におけるスルーホール中に形成される金属層１１９の上面図を示す。しかし、罫書き線１０９で示されるように、切り口は、サイドマウントコネクタに不適当なランディング表面を与え得るスリット１２２の部分を含み、これによりI/O特性が悪化する。これは、罫書き線１０９により形成される縁部には、金属層１２０の僅かな金属しか露出しないからである。よって、Cuなどの軟質金属で金属層１２０を形成する場合、CSPパッケージは通常、傾斜する罫書き線１１４に沿って基板１０２において切断される切欠部を形成し、十分な金属接触領域を有するT接続パッドを提供して金属層と良好な電気的接続を確保することを必要とする。
しかし、切欠部のあるスロットが設けられた金属層１２０は、ディッシングに関連する問題を防ぐのには有用であるが、貴重なウェハ空間を無駄にする、すなわち、当該金属層１２０が設けられなければ利用可能であったウェハ空間を減少させる。
本発明は、一つ以上の実施例に従って、利用可能なウェハ面積を最大化すると共にセンサー装置のI/O特性を改善するよう、頂部導電層または頂部金属層としても公知の（以下「TME」層（top metal layer)と称する）導電層中の一体導体とスルーシリコンビア（TSV）とを用いることにより、利用可能なウェハ面積を最大化及び/又はセンサー装置のI/O特性を改善する、背面照射画素センサー装置のためのウェハレベル加工（wafer level processing、WLP）技術を提供する。
ICチップに組み込まれるTSVの各種例は、例えば、米国特許出願公開番号第2009/0224405号、第2009/0051039号、及び第2009/0278251号において開示されており、これらの全体の主題は、ここに全文、参照により援用される。
いくつかの特定の実施例を例示として説明するが、これらに限定されない。添付図面において、同じ符号を有する要素は同様の要素を示す。
関連するプロセスに従ったイメージセンサー装置の断面図である。 図１のイメージセンサー装置におけるスロットが設けられた金属相互接続層の上面図である。 ある実施例に従ったイメージセンサー装置の断面図である。
図３は、少なくとも一つの実施例に従った、背面照射CIS（CMOSイメージセンサー）を含むイメージセンサー装置２００を示す。他の実施例では、イメージセンサー装置２００は、CCDセンサーアレイ、またはその他の既知もしくは未来のイメージセンサー装置を含んでもよい。イメージセンサー装置２００は、対向する第一/上表面２０２ａおよび第二/下表面２０２ｂを有する半導体担体基板２０２を含む。イメージセンサー装置２００は更に、半導体装置基板２５０を含む。装置基板２５０は、第一側２５０ａ（前側）と第二側２５０ｂ（後側）とを有する。イメージセンサー装置２００の第一領域２０５は、装置基板２５０の第一側２５０ａ上に形成される画素アレイ２０４を含み、CISの第二領域２０７は、装置基板２５０の第一側２５０ａ上に形成される制御回路２０６、例えば、特定用途向け集積回路（ASIC）を含む。この開示は、画素アレイ２０４と制御回路２０６とを第一側２５０ａ上に形成することに限定されない。他の実施例では、画素アレイ２０４および制御回路２０６の一つもしくは両方、又は画素アレイ２０４および制御回路２０６の一部が第二側２５０ｂ上に形成されてもよい。光学およびフィルター要素２６０が装置基板２５０の第二側２５０ｂ上に形成され、画素アレイ２０４に対応して位置する。第二領域２０７は、第一領域２０５から、罫書き線２０９で示されるイメージセンサー装置２００の縁部に延伸する。いくつかの実施例では、半導体担体基板２０２は、シリコン（Si）ウェハ、ゲルマニウム（Ge）ウェハ、及び/又は、シリコン−ゲルマニウム（SiGe）ウェハ等から形成される。画素アレイ２０４と制御回路２０６とは、装置基板２５０の下表面２５０ａに形成される。
少なくとも一つの実施例では、多層相互接続（MLI）層２１８が、画素アレイ２０４および制御回路２０６を覆うように装置基板２５０の第一側２５０ａ上に形成され、少なくとも一つの実施例では、MLI層２１８は、互いに分離されるとともにIMD層２３４ａ〜２３４ｄによってTME層２１９と分離される少なくとも二つ、例えば示されるように３個の相互接続層M１〜M３を含む。各相互接続層M１〜M３は金属トレースを含み、これらの金属トレースは各金属層M１〜M３の部分同士を電気的に接続する。誘電体２１７により各相互接続層M１〜M３の金属トレースは分離される。誘電体２１７は、IMD層２３４ａ〜２３４ｄを形成するよう用いられる材料と同様の材料を含む。IMD層２３４ａ〜２３４ｄはさらにビア２１６を含み、ビア２１６は、異なる相互接続層M１〜M３の金属トレース間を電気的に接続する。少なくとも一つの実施例では、IMD層２３４ａ〜２３４ｄは、二酸化ケイ素（silicon dioxide）、窒化ケイ素（silicon nitride）、酸窒化ケイ素（silicon oxynitride）、ポリイミド（polyimide）、スピンオンガラス（spin-on glass、SOG)、フッ化物がドープされたケイ酸塩ガラス（fluoride-doped silicate glass、FSG)、カーボンがドープされた酸化ケイ素（carbon doped silicon oxide）、BLACK DIAMOND（商標）(カリフォルニアのサンタクララ（Santa Clara）のアプライドマテリアルズ社（Applied Materials)から入手可能)、XEROGEL（商標）、AEROGEL（商標）、アモルファスフッ化物カーボン（amorphous fluorinated carbon）、パリレン（Parylene）、ビスベンゾシクロブテン(bis-benzocyclobutenes、BCB)、SILK（商標）(ミシガンのミッドランドのダウケミカル社（Dow Chemical）から入手可能)、ポリイミド（polyimide）、及び/又はその他の好適な材料を含む。少なくとも一つの実施例では、スピンオン、化学気相蒸着（CVD）、スパッタリング、またはその他の好適なプロセスを含む技術により、IMD層が形成される。
いくつかの実施例では、相互接続層M１〜M３およびビア２１６は、金属または金属合金（Al、Cu、またはAg）、金属シリサイド等を含み、画素アレイ２０４と制御回路２０６との間に電気的接続を提供し、制御回路２０６とTME２１９との間にも電気的接続を提供する。画素アレイ２０４および制御回路２０６の内部および外部相互接続の要件に基づき、IMD層２３４ａ〜２３４ｃを貫通するビアホールを形成して各ビアホール中に貫通電極を配置することにより形成されるビア２１６により相互接続層M１〜M３を電気的に相互接続する。
TME層２１９は、IMD層２３４ｄの上に、導電体、例えば、金属または金属合金（Al、Cu、またはAg）、金属シリサイド等を蒸着することにより形成される。形成後、例えば、化学機械研磨（CMP）プロセスによりTME層２１９を平坦化することによって、TME層２１９の余分な導体を除去する。図１に示されるようなイメージセンサー装置１００における、スロットが設けられた金属パッド部分１２０と異なり、TME層２１９は、スルーホールが存在しない一体のパッド部分２２０を有する。パッド部分２２０は、第二領域２０７から第一領域２０５中に延伸する導電体の一体層により形成され、第一領域２０５中のパッド部分２２０の延伸部分は、一体のパッド２２０ｐとして機能する。TME層２１９のパッド部分２２０同士は、IMD層２３４ａ〜２３４ｄと同様の材料の誘電体により、分離される。TME層２１９に形成されるパッド部分２２０はいずれもサイドマウントコネクタのために用いられないので、TME２１９におけるパッド部分２２０は大きい必要がない。これらの金属領域は、（ｉ）以下に記載される任意のスルーシリコンビアと、（ｉｉ）例えば、IMD層２３４ｄを貫通するビア２３２を通り相互接続層M３への接続部との間を接続するのに十分な大きさである必要があるだけである。よって、関連技術におけるサイドマウントコネクタに関連するCMPおよび歩留まりの問題が回避または少なくとも最小化される。
いくつかの実施例では、TME層２１９は、第一領域２０５中の担体基板２０２中に形成されるそれぞれのTSV２２２により、電気信号、すなわちI/O信号、電源、及び接地を制御回路２０６からそれぞれの端子２２８へルーティングする。簡潔さのため、図３中では、一つの端子２２８とこれに相関するTSV２２２だけが示されている。サイドマウントコネクタを使用しないので、端子２２８は、イメージセンサー装置２００の縁部の近くに配置される必要がなく、表面２０２ｂ上の任意の位置に配置され得る。よって、端子２２８は、第一垂直領域２０５または第二領域２０７の下に形成することができる。いくつかの実施例では、TSV２２２は第一領域２０５中に形成される。第一領域２０５中にTSV２２２を形成することにより、第二領域２０７中に多くの空間が端子２２８のために残るので、パッケージされた際のイメージセンサー装置２００は、パッケージ前のイメージセンサー装置２００よりもあまり大きくならない。
TME層２１９の形成が完了した後、担体基板２０２をTME層２１９にウェハ接合する。いくつかの実施例では、担体基板２０２をTME層２１９に接合する前、TME層２１９の表面上に、酸化ケイ素または窒化ケイ素から絶縁層を形成する。この絶縁層は、TME層２１９と担体基板２０２との間の電気的接続を防止する。その他の実施例では、接合前にこの絶縁層が担体基板２０２上に形成されるか、または担体基板２０２をTME層２１９に接合する前に絶縁層がTME層２１９および担体基板２０２の両方の上に形成される。
スルーシリコンビア２２２は、ウェハ接合後、第一領域２０５中に形成され、ビアホール２３６を貫通する電極２２４を含み、ビアホール２３６は担体基板２０２を貫通する。イメージセンサー装置２００は導電リルート層２２６を含み、導電リルート層２２６は、端子２２８に電気接続を与えるために担体基板２０２の下表面２０２ｂ上に形成される。いくつかの実施例では、導電リルート層２２６はオプションである。
図３で示されるように、いくつかの実施例では、領域２０５中において、（ｉ）領域２０５中の構成要素と（ｉｉ）領域２０５中に形成されるTME層２１９との間には直接的な電気経路がない。これは、いくつかの実施例では、信号および電力の全てが、第一領域２０５内においてTME層２１９を使用することなしに、第二垂直領域にルーティングされるからである。つまり、TME層２１９による画素アレイ２０４からの電気的接続、又は画素アレイ２０４への電気的接続は、第二領域２０７中で完成する。少なくともいくつかの実施例では、画素アレイ２０４およびTME２１９への電気的接続／画素アレイ２０４およびTME２１９からの電気的接続は、まったく第二領域２０７中のみで/完全に第二領域２０７中で完成する。つまり、少なくともいくつかの実施例では、領域２０５において、（ｉ）領域２０５中の構成要素と（ｉｉ）領域２０５中に形成されたTME２１９との間にはまったく直接的な電気経路がない。
図３は、ビアホール２３６が半導体担体基板２０２とTME２１９の少なくとも部分２３０とを貫通する実施例を示す。さらに、少なくとも一つの実施例では、ビアホール２３６はテーパ形状を有するよう形成される（すなわち、垂直方向に延伸するにつれて、断面が徐々に減少する）。代替的には、さらなる実施例では、ビアホール２３６は、実質的に一定の断面を有するように形成される。
いくつかの実施例では、レーザードリルによりビアホール２３６を形成する。しかし、少なくとも一つの代替的な実施例では、ドライエッチングプロセスによりビアホール２３６を形成する。ドライエッチングプロセスでは、まず、エッチングマスクを担体基板２０２の下表面２０２ｂ上に形成して、ビアホール２３６の開口を規定する。その後、開口の周囲の半導体担体基板２０２を保護するようエッチングマスクを使用してドライエッチングを実行する。さらに、もう一つの代替的な実施例では、ウェットエッチングプロセスによりビアホール２３６を形成する。
ビアホール２３６の形成後、担体基板２０２の下表面２０２ｂの上とともに、ビアホール２３６の側壁と底部との上に、スペーサ絶縁層２３８を形成する。いくつかの実施例では、絶縁層２３８は酸化ケイ素または窒化ケイ素から形成され得る。いくつかの実施例では、化学気相蒸着（CVD）またはスピンコートにより、絶縁層２３８を形成する。
スペーサ絶縁層２３８は、その後、ビアホール２３６の底部２３１でエッチングされて、TME層２１９においてパッド部分２２０を露出する。この目的のために、公知または将来開発されるパターニングおよびエッチング技術が使用され得る。
代替的な実施例では、担体基板２０２をTME２１９に接合する前、絶縁層２３８と一緒に、ビアホール２３６を形成する。本実施例では、担体基板２０２を部分的に貫通するビアホール２３６を形成し、続いて、絶縁層２３８を形成する。その後、表面２０２ａから担体基板２０２を薄化して、ビアホール２３６を開けると共に、ビアホール２３６の底部にて絶縁層２３８を除去する。その後、担体基板２０２をTME２１９に接合する。
一実施例では、アルミニウム（Al）の物理的気相蒸着（physical vapor deposition、PVD）法により電極２２４を形成する。他の実施例では、電極２２４は、まずビアホール２３６中の絶縁層２３８の露出した内表面に銅のシード層をめっきし、その後、一つ以上の導体材料をビアホール２３６に充填（または部分的に充填）することによって形成される。電極２２４の形成に用いる導体材料は、アルミニウム（Al）もしくは銅（Cu）、及び/又は金属シリサイド等といった金属（もしくは金属合金）を含んでもよい。
いくつかの実施例では、電極２２４は、ビアホール２３６を完全に充填するとともにTME層２１９と接続する。他の実施例では、電極２２４は絶縁層２３８の表面を覆うとともに、TME２１９と接続する。さらに、いくつかの実施例では、電極２２４は、特定の導体材料と関連する一つ以上のバリア層を含む。バリア層及び/又は導電層を追加的にパターニングして、半導体担体基板２０２の下表面２０２ｂ上に形成された絶縁層２３８上に、リルート層２２６を形成する。リルート層２２６は、電極２２４の横方向再配線部分（lateral re-distribution portion)として機能し、導体の端子２２８がビアホール２３６から何らかの距離を置いて設置されることを可能にする。
いくつかの実施例では、分離絶縁層２４０が、スペーサ絶縁層２３８（存在する場合）および電極２２４の露出部分（例えば、リルート層２２６）の上において、担体基板２０２の下表面２０２ｂ上に形成される。いくつかの実施例では、化学気相蒸着（chemical vapor deposition、CVD）またはスピンコートを使用して絶縁層２４０を形成する。通常、絶縁層２４０には、電極２２４を端子２２８と電気的に接続することを可能にするよう一つ以上の開口が形成されることになる。図３の実施例では、端子２２８は、はんだバンプまたははんだボールとして示される。しかし、端子２２８は、好適な形状を有してもよく、多くの技術の任意のものにより製造されてもよい。
少なくとも一つの実施例では、絶縁層２４０における、リルート層２２６を端子２２８に接続することを可能にする開口（図示せず）が、電極２２４のリルート層２２６に沿って横方向に設置される。しかし、他の実施例では、この開口は、端子２２８が電極２２４の真下に配置される（すなわち、電極２２４と垂直方向に整列する）ように配置される。このような実施例では、リルート層２２６は省略することができる。
いくつかの実施例では、画素アレイ２０４への照射光の透過を促進するよう、被覆層２０８が、半導体装置基板２５０上に、ガラスなどの透明材料から形成される。いくつかの実施例では、ギャップ２５１が、被覆層２０８と半導体装置基板２５０との間に形成される。他の実施例では、クロストーク、すなわち、画素アレイ２０４の隣接する画素間の光または電荷担体の散乱を低減するよう、保護リング構造（図示せず）が、画素アレイ２０４の真上において半導体装置基板２５０中に埋め込まれる。
システムまたは半導体パッケージで実施されても、一つ以上の実施例において開示されたイメージセンサー装置２００は、I/O端子特性を改善し、及び/又は、公知のCSPプロセスによって無駄にされ得るウェハ領域を最小化するのを助ける。
100 イメージセンサー装置、 102 基板、 104 画素アレイ、 106 特定用途向け集積回路、 108 ガラス層、 109 罫書き線、 110 複合層、 112 ガラス層、 114 罫書き線、 116 金属ビア、 117 誘電材料、 119 導電体または金属層、 120 パッド部分(金属層)(スリットが設けられた金属層)、 122 スリットまたは領域、 150 半導体装置基板、 151 ギャップ、 160 光学およびフィルタ要素、 200 イメージセンサー装置、 202 半導体担体基板、 202a 第一/上表面、 202b 第二/下表面、 204 画素アレイ、 205 第一領域、 205a 第一面(下表面)、 205b 第二面、 206 制御回路、 207 第二領域、 208 被覆層、 209 罫書き線、 216 ビア、 217 誘電体、 218 多層相互接続（MLI）層

Claims (6)

  1. 半導体イメージセンサー装置であって、
    画素領域と回路領域とを有する装置基板と、
    前記装置基板上かつ前記画素領域中に形成される画素アレイと、
    前記装置基板上かつ前記回路領域中に形成される制御回路と、
    前記画素アレイおよび前記制御回路の上に形成され、前記制御回路を前記画素アレイに電気的に接続する相互接続構造と、
    前記回路領域から前記画素領域中に延伸し前記相互接続構造上に形成される導電層とを含み、
    前記導電層の前記画素領域に形成される部分は、一体であるパッドとして機能し、
    前記導電層の上に存在する担体基板と、
    前記担体基板を貫通し、前記導電層に電気的に接続される導電ビアとをさらに含み、
    前記装置基板は、前側と後側とを有し、前記前側は前記相互接続構造が形成される側であり、前記半導体イメージセンサー装置は、前記後側から照射され、前記画素アレイは、前記装置基板の前記前側上に形成される、半導体イメージセンサー装置。
  2. 前記導電ビアは、前記画素領域に対応して設置される、請求項１に記載の半導体イメージセンサー装置。
  3. 前記導電ビアは、前記導電層中に延伸する、請求項１に記載の半導体イメージセンサー装置。
  4. 前記導電ビアの側壁を取り囲む絶縁層をさらに含む、請求項１に記載の半導体イメージセンサー装置。
  5. 半導体イメージセンサー装置の製造方法であって、
    装置基板上に画素アレイを形成するステップを含み、前記画素アレイは前記装置基板の画素領域を規定し、前記方法はさらに、
    前記装置基板上に制御回路を形成するステップを含み、前記制御回路は前記装置基板の回路領域を規定し、前記方法はさらに、
    前記画素アレイおよび前記制御回路の上に、前記制御回路を前記画素アレイに電気的に接続する相互接続構造を形成するステップと、
    前記相互接続構造上に、前記回路領域から前記画素領域中に延伸する導電層を形成するステップとを含み、
    前記導電層の前記画素領域に形成される部分は、一体であるパッドとして機能し、
    前記導電層に担体基板を接合するステップと、
    前記担体基板を貫通し、前記導電層に電気的に接続される導電ビアを形成するステップとをさらに含み、
    前記装置基板は、前側と後側とを有し、前記前側は前記相互接続構造が形成される側であり、前記半導体イメージセンサー装置は、前記後側から照射され、前記画素アレイは、前記装置基板の前記前側上に形成される、半導体イメージセンサー装置の製造方法。
  6. 前記導電ビアは前記パッドの上に形成され、絶縁層が前記導電ビアの側壁上に形成される、請求項５に記載の半導体イメージセンサー装置の製造方法。
JP2010038812A 2009-02-24 2010-02-24 半導体イメージセンサ装置及びその製造方法 Active JP5618348B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15494009P 2009-02-24 2009-02-24
US61/154,940 2009-02-24
US12/708,167 US9142586B2 (en) 2009-02-24 2010-02-18 Pad design for backside illuminated image sensor
US12/708,167 2010-02-18

Publications (2)

Publication Number Publication Date
JP2010199589A JP2010199589A (ja) 2010-09-09
JP5618348B2 true JP5618348B2 (ja) 2014-11-05

Family

ID=42630227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010038812A Active JP5618348B2 (ja) 2009-02-24 2010-02-24 半導体イメージセンサ装置及びその製造方法

Country Status (4)

Country Link
US (4) US9142586B2 (ja)
JP (1) JP5618348B2 (ja)
KR (1) KR101128124B1 (ja)
TW (1) TWI493697B (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP2011522415A (ja) * 2008-05-30 2011-07-28 サーノフ コーポレーション Ｕｔｓｏｉウェーハ上に製作された背面照射型撮像装置の背面を電子的にピン止めする方法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8624342B2 (en) * 2010-11-05 2014-01-07 Invensas Corporation Rear-face illuminated solid state image sensors
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
DE102011102007B4 (de) 2011-05-19 2012-12-27 Austriamicrosystems Ag Fotodiode und Herstellungsverfahren
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR101932662B1 (ko) 2012-03-16 2018-12-26 삼성전자 주식회사 이미지 센서
JP5696081B2 (ja) 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8890274B2 (en) * 2012-07-11 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for CIS flip-chip bonding and methods for forming the same
US8710607B2 (en) * 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
CN107359139B (zh) * 2012-07-19 2019-11-12 瑞萨电子株式会社 半导体装置
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
CN103151368A (zh) * 2013-02-05 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US20150097259A1 (en) * 2013-04-01 2015-04-09 Industrial Technology Research Institute Conductive via structure, package structure, and package of photosensitive device
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR101542881B1 (ko) * 2013-11-13 2015-08-11 (주)실리콘화일 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
CN104766847A (zh) * 2014-01-07 2015-07-08 财团法人工业技术研究院 导通孔结构、封装结构以及光感测元件封装
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP2016092061A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体装置および固体撮像装置
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101786895B1 (ko) 2015-01-15 2017-10-19 최어진 메신저를 이용한 광고 방법 및 이를 실행하는 광고 서버
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
US10178363B2 (en) * 2015-10-02 2019-01-08 Invensas Corporation HD color imaging using monochromatic CMOS image sensors integrated in 3D package
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI800487B (zh) * 2016-09-09 2023-05-01 日商索尼半導體解決方案公司 固體攝像元件及製造方法、以及電子機器
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP2018129412A (ja) 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
CN108172589B (zh) * 2017-12-27 2020-07-31 豪威科技(上海)有限公司 逻辑晶圆、cmos图像传感器及其制造方法
KR102275336B1 (ko) 2019-08-28 2021-07-09 주식회사 와이엘랜드 단말의 메신저를 이용한 광고 방법 및 그 장치
KR20210025944A (ko) 2019-08-28 2021-03-10 주식회사 와이엘랜드 메신저 기반 광고 방법 및 그 장치
KR20220042634A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지
US11509844B2 (en) * 2021-02-24 2022-11-22 Semiconductor Components Industries, Llc Image sensor with active capacitance cancellation circuitry to reduce pixel output settling time

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4798958A (en) 1984-08-20 1989-01-17 California Institute Of Technology CCD imaging sensors
US4760031A (en) 1986-03-03 1988-07-26 California Institute Of Technology Producing CCD imaging sensor with flashed backside metal film
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
US5332469A (en) * 1992-11-12 1994-07-26 Ford Motor Company Capacitive surface micromachined differential pressure sensor
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US5476819A (en) * 1993-07-26 1995-12-19 Litton Systems, Inc. Substrate anchor for undercut silicon on insulator microstructures
US5536680A (en) * 1995-05-08 1996-07-16 Texas Instruments Incorporated Self-aligned bump bond infrared focal plane array architecture
US5644327A (en) * 1995-06-07 1997-07-01 David Sarnoff Research Center, Inc. Tessellated electroluminescent display having a multilayer ceramic substrate
US5880777A (en) 1996-04-15 1999-03-09 Massachusetts Institute Of Technology Low-light-level imaging and image processing
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
KR100377033B1 (ko) 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
US6057586A (en) * 1997-09-26 2000-05-02 Intel Corporation Method and apparatus for employing a light shield to modulate pixel color responsivity
US6037822A (en) * 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW374197B (en) * 1997-12-11 1999-11-11 Ind Tech Res Inst Manufacturing process of integrated micro-flow control module
JP2000021945A (ja) 1998-06-30 2000-01-21 Nec Corp 半導体集積回路のコンタクト抵抗測定方法及び回路
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6252218B1 (en) * 1999-02-02 2001-06-26 Agilent Technologies, Inc Amorphous silicon active pixel sensor with rectangular readout layer in a hexagonal grid layout
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
TW479213B (en) * 1999-07-22 2002-03-11 Seiko Epson Corp Liquid crystal apparatus, its manufacturing method, and electronic machine
US6215164B1 (en) * 1999-07-26 2001-04-10 Agilent Technologies, Inc. Elevated image sensor array which includes isolation between uniquely shaped image sensors
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP2002064138A (ja) * 2000-08-18 2002-02-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6621168B2 (en) * 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
CN100487898C (zh) * 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
JP2003209134A (ja) 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US7411233B2 (en) * 2002-08-27 2008-08-12 E-Phocus, Inc Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US20060006482A1 (en) * 2002-07-16 2006-01-12 Stmicroelectronics N.V. Tfa image sensor with stability-optimized photodiode
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US20040169248A1 (en) 2003-01-31 2004-09-02 Intevac, Inc. Backside thinning of image array devices
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
JP2004363486A (ja) 2003-06-06 2004-12-24 Renesas Technology Corp トレンチ分離を有する半導体装置およびその製造方法
US7089522B2 (en) 2003-06-11 2006-08-08 Chartered Semiconductor Manufacturing, Ltd. Device, design and method for a slot in a conductive area
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
KR100549324B1 (ko) * 2003-07-22 2006-02-02 매그나칩 반도체 유한회사 패드 오픈용 포토레지스트를 이용한 이미지센서의 제조방법
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
US6927432B2 (en) * 2003-08-13 2005-08-09 Motorola, Inc. Vertically integrated photosensor for CMOS imagers
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
KR100549589B1 (ko) * 2003-09-29 2006-02-08 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4198072B2 (ja) 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
TWI234186B (en) * 2004-06-08 2005-06-11 Powerchip Semiconductor Corp Color image sensor device and fabrication method thereof
JP4720120B2 (ja) * 2004-07-14 2011-07-13 ソニー株式会社 半導体イメージセンサ・モジュール
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
KR100635535B1 (ko) * 2004-07-22 2006-10-17 전자부품연구원 Ｉｅｅｅ 802.15.4 무선통신을 지원하는 다중대역 지그비송수신기
JP4139803B2 (ja) * 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
JP4381274B2 (ja) * 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
JP4270105B2 (ja) * 2004-10-29 2009-05-27 ソニー株式会社 固体撮像素子
JP4803993B2 (ja) * 2004-11-09 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7193289B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Damascene copper wiring image sensor
US7342268B2 (en) * 2004-12-23 2008-03-11 International Business Machines Corporation CMOS imager with Cu wiring and method of eliminating high reflectivity interfaces therefrom
KR100698067B1 (ko) * 2004-12-30 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그의 제조방법
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
US7268410B1 (en) * 2005-01-24 2007-09-11 National Semiconductor Corporation Integrated switching voltage regulator using copper process technology
US7964926B2 (en) * 2005-02-02 2011-06-21 Samsung Electronics Co., Ltd. Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
KR100672995B1 (ko) * 2005-02-02 2007-01-24 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
US7638852B2 (en) 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
US7791170B2 (en) 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
US7622859B2 (en) * 2006-07-31 2009-11-24 Motorola, Inc. Electroluminescent display having a pixel array
KR100733706B1 (ko) * 2006-08-01 2007-06-28 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그 제조방법
US7547573B2 (en) * 2006-08-01 2009-06-16 United Microelectronics Corp. Image sensor and method of manufacturing the same
KR100791336B1 (ko) * 2006-08-10 2008-01-07 삼성전자주식회사 이미지 센서 제조 방법
KR100840658B1 (ko) * 2006-08-23 2008-06-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
JP2008066679A (ja) * 2006-09-11 2008-03-21 Manabu Bonshihara 固体撮像装置及びその製造方法
US20080079108A1 (en) 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
US8436443B2 (en) * 2006-09-29 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside depletion for backside illuminated image sensors
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
US7875840B2 (en) * 2006-11-16 2011-01-25 Aptina Imaging Corporation Imager device with anti-fuse pixels and recessed color filter array
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
CN101246893A (zh) * 2007-02-13 2008-08-20 精材科技股份有限公司 具有高传导面积的集成电路封装体及其制作方法
KR100825805B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 이미지 센서 소자 및 그 센서 소자의 제조방법
JP4346655B2 (ja) * 2007-05-15 2009-10-21 株式会社東芝 半導体装置
KR100866255B1 (ko) * 2007-05-17 2008-10-30 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4341700B2 (ja) * 2007-06-06 2009-10-07 ソニー株式会社 固体撮像装置、カラーフィルタ、カメラ、および、カラーフィルタの製造方法
JP4659783B2 (ja) * 2007-06-14 2011-03-30 富士フイルム株式会社 裏面照射型撮像素子の製造方法
JP5245135B2 (ja) 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
JP5159192B2 (ja) 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
JP2009032953A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 固体撮像装置
KR100922066B1 (ko) * 2007-08-01 2009-10-16 삼성모바일디스플레이주식회사 광 감지센서 및 이를 이용한 발광표시장치
US9231012B2 (en) * 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US7999342B2 (en) 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
KR20090035262A (ko) * 2007-10-05 2009-04-09 삼성전자주식회사 이미지 센서 및 그의 제조 방법
US7829966B2 (en) * 2007-11-23 2010-11-09 Visera Technologies Company Limited Electronic assembly for image sensor device
KR100935771B1 (ko) * 2007-11-28 2010-01-06 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
US20090174018A1 (en) * 2008-01-09 2009-07-09 Micron Technology, Inc. Construction methods for backside illuminated image sensors
US8486823B2 (en) 2008-03-07 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming through via
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US7705411B2 (en) * 2008-04-09 2010-04-27 National Semiconductor Corporation MEMS-topped integrated circuit with a stress relief layer
US8816486B2 (en) * 2008-05-12 2014-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for 3D integrated circuit
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
US7955887B2 (en) * 2008-06-03 2011-06-07 International Business Machines Corporation Techniques for three-dimensional circuit integration
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
US20100068847A1 (en) * 2008-09-12 2010-03-18 Waldman Jaime I Method for manufacturing an image sensor
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
US8293122B2 (en) * 2009-01-21 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dual metal for a backside package of backside illuminated image sensor
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US8062975B2 (en) * 2009-04-16 2011-11-22 Freescale Semiconductor, Inc. Through substrate vias
JP5306123B2 (ja) * 2009-09-11 2013-10-02 株式会社東芝 裏面照射型固体撮像装置
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
KR101107627B1 (ko) * 2010-02-22 2012-01-25 (주)실리콘화일 3차원 구조를 갖는 웨이퍼의 패드 형성 방법

Also Published As

Publication number Publication date
TWI493697B (zh) 2015-07-21
US9142586B2 (en) 2015-09-22
US20100213560A1 (en) 2010-08-26
US20180026069A1 (en) 2018-01-25
JP2010199589A (ja) 2010-09-09
US20160005780A1 (en) 2016-01-07
US9773828B2 (en) 2017-09-26
US10879297B2 (en) 2020-12-29
TW201042757A (en) 2010-12-01
US20190244999A1 (en) 2019-08-08
KR101128124B1 (ko) 2012-03-26
KR20100097073A (ko) 2010-09-02
US10290671B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
JP5618348B2 (ja) 半導体イメージセンサ装置及びその製造方法
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
US10134794B2 (en) Image sensor chip sidewall interconnection
US11296252B2 (en) Method and apparatus for CMOS sensor packaging
TWI401793B (zh) Semiconductor device
US9748304B2 (en) Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods
US9082820B2 (en) Manufacturing method of semiconductor apparatus
JP6019099B2 (ja) 半導体装置の製造方法
US9293630B2 (en) Semiconductor package and method of forming semiconductor package
US9324744B2 (en) Solid-state image sensor having a trench and method of manufacturing the same
CN111092090B (zh) 集成芯片及其形成方法
TWI798198B (zh) 半導體裝置及半導體裝置之製造方法
US20110024864A1 (en) Semiconductor device and method for manufacturing the same
JP6701149B2 (ja) 撮像装置およびカメラ
KR100695518B1 (ko) 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서
JP2020129688A (ja) 撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131218

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140911

R150 Certificate of patent or registration of utility model

Ref document number: 5618348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250