CN104766847A - 导通孔结构、封装结构以及光感测元件封装 - Google Patents
导通孔结构、封装结构以及光感测元件封装 Download PDFInfo
- Publication number
- CN104766847A CN104766847A CN201410668168.XA CN201410668168A CN104766847A CN 104766847 A CN104766847 A CN 104766847A CN 201410668168 A CN201410668168 A CN 201410668168A CN 104766847 A CN104766847 A CN 104766847A
- Authority
- CN
- China
- Prior art keywords
- connection pad
- conductive pole
- hole structure
- bearing part
- photosensing units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005538 encapsulation Methods 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 abstract description 31
- 239000004065 semiconductor Substances 0.000 abstract description 25
- 238000013461 design Methods 0.000 abstract description 9
- 238000004806 packaging method and process Methods 0.000 abstract description 9
- 230000008054 signal transmission Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000012858 packaging process Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000012552 review Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N Acrylic acid Chemical compound OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000193 polymethacrylate Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Abstract
本发明公开了一种导通孔结构、封装结构以及光感测元件封装。该导通孔结构为适用于堆叠式半导体元件封装的多种导通孔结构，其与元件的接垫之间可具有较大的接触区域，有助于大幅降低信号传输的电性阻抗，使得采用此导通孔结构的封装结构，例如光感测元件封装，可具有良好的电性表现与可靠度。此外，本发明所提出的导通孔结构可相容于现有的半导体元件封装制作工艺，步骤简单。相较于其他导通孔结构的设计，本发明的导通孔结构具有高制作工艺效率以及低成本的优势。
Description
技术领域
本发明涉及一种导通孔结构及应用此导通孔结构的堆叠式半导体元件封装。
背景技术
堆叠式半导体元件封装是利用垂直堆叠(Z方向)的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以及减少封装体于X/Y方向的尺寸，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。
为符合微型化的发展趋势，众多已知的电子元件已采用了堆叠式半导体元件封装。例如，光感测元件可通过堆叠式半导体元件封装，与控制芯片或其他具有不同功能的芯片整合在单一封装结构内，以缩小元件体积，提高提升元件速度，并减少信号延迟和功率消耗。
此外，在堆叠式半导体元件封装技术中，导通孔结构作为连接各半导体元件的主要桥梁，是实现堆叠式半导体元件封装的优势的关键。如何提升导通孔结构在封装中的电性表现、可靠度，以及其应用于各类元件封装的相容性，是现行相关技术开发的重点。
发明内容
为解决上述问题，本发明提出一种导通孔结构，用于连接相互堆叠的第一元件以及第二元件。第一元件具有第一表面以及位于第一元件内部的第一接垫，且第一接垫具有开孔。第二元件与第一表面分别位于第一元件的相对两侧，且第二元件具有第二接垫以及背对第一元件的第二表面。第一接垫对该第二表面的投影与第二接垫对该第二表面的投影至少部分重叠。所述导通孔结构贯穿第一元件以及至少部分的第二元件，以连接第一接垫以及第二接垫。所述导通孔结构包括第一导电柱以及第二导电柱。第一导电柱位于第一元件的第一表面与第一接垫之间，其中第一导电柱的第一端暴露于第一元件的第一表面，第一导电柱的第二端接触第一接垫并覆盖该开孔，且第一导电柱的第二端的外径大于开孔的直径。第二导电柱位于第一接垫与第二接垫之间，其中第二导电柱的第一端穿过第一接垫的开孔而连接第一导电柱的第二端，且第二导电柱的第二端连接第二接垫。
本发明提出一种导通孔结构，用于连接相互堆叠的第一元件以及第二元件。第一元件具有第一表面以及位于第一元件内部的第一接垫。第二元件与第一表面分别位于第一元件的相对两侧，且第二元件具有背对第一元件的第二表面以及位于第二元件内部的第二接垫。所述导通孔结构包括第一导电柱、第二导电柱、第三导电柱、第一导电线路以及第二导电线路。第一导电柱贯穿第一元件以及第二元件，且第一导电柱的第一端以及第二端分别暴露于第一元件的第一表面以及第二元件的第二表面。第二导电柱贯穿部分的第一元件，且位于第一元件的第一表面与第一接垫之间。第二导电柱的第一端暴露于第一元件的第一表面，且第二导电柱的第二端连接第一接垫。第三导电柱贯穿部分的第二元件，且位于第二元件的第二表面与第二接垫之间。第三导电柱的第一端暴露于第二元件的第二表面，且第三导电柱的第二端连接第二接垫。第一导电线路位于第一元件的第一表面，并且连接第一导电柱的第一端以及第二导电柱的第一端。第二导电线路位于第二元件的第二表面，并且连接第一导电柱的第二端以及第三导电柱的第一端。
本发明提出一种导通孔结构，用于连接相互堆叠的第一元件以及第二元件。第一元件具有第一表面以及位于第一元件内部的第一接垫。第二元件与第一表面分别位于第一元件的相对两侧，且第二元件具有第二接垫以及背对第一元件的第二表面。所述导通孔结构包括第一导电柱、第二导电柱以及导电线路。第一导电柱贯穿部分的第一元件，且位于第一元件的第一表面与第一接垫之间。第一导电柱的第一端暴露于第一元件的第一表面，且第一导电柱的第二端连接第一接垫。第二导电柱贯穿第一元件以及至少部分的第二元件，且位于第一元件的第一表面与第二接垫之间。第二导电柱的第一端暴露于第一元件的第一表面，且第二导电柱的第二端连接第二接垫。导电线路位于第一元件的第一表面，并且连接第一导电柱的第一端以及第二导电柱的第一端。
本发明提出一种应用前述多种导通孔结构的封装结构。所述封装结构包括第一元件、第二元件以及所述导通孔结构。第一元件具有第一接垫。第二元件堆叠于第一元件上，且具有第二接垫。所述导通孔结构连接第一接垫与第二接垫。
本发明提出一种光感测元件封装，包括承载件(Carrier)、光感测元件以及导通孔结构。承载件具有承载面、相对于承载面的第一表面以及位于承载件内部的第一接垫，且第一接垫具有一开孔。光感测元件堆叠于承载件的承载面之上，并且电连接至承载件，且光感测元件具有背对承载件的第二表面。所述光感测元件包括感测单元阵列、线路层以及第二接垫。线路层位于感测单元阵列与承载件之间。第一接垫对该第一表面的投影与第二接垫对该第一表面的投影至少部分重叠。导通孔结构贯穿承载件以及至少部分的光感测元件，以连接第一接垫以及第二接垫。所述导通孔结构包括第一导电柱以及第二导电柱。第一导电柱位于承载件的第一表面与第一接垫之间，其中第一导电柱的第一端暴露于承载件的第一表面，第一导电柱的第二端接触第一接垫并覆盖该开孔，且第一导电柱的第二端的外径大于开孔的直径。第二导电柱位于第一接垫与第二接垫之间，其中第二导电柱的第一端穿过第一接垫的开孔而连接第一导电柱的第二端，且第二导电柱的第二端连接第二接垫。
本发明提出一种光感测元件封装，包括承载件、光感测元件以及导通孔结构。承载件具有承载面、相对于承载面的第一表面以及位于承载件内部的第一接垫，且第一接垫具有开孔。光感测元件堆叠于承载件的承载面之上，并且电连接至承载件，且光感测元件具有背对承载件的第二表面。所述光感测元件包括感测单元阵列、线路层以及第二接垫。线路层位于感测单元阵列与承载件之间。导通孔结构包括第一导电柱、第二导电柱以及导电线路。第一导电柱贯穿部分的承载件，且位于承载件的第一表面与第一接垫之间。第一导电柱的第一端暴露于承载件的第一表面，且第一导电柱的第二端连接第一接垫。第二导电柱贯穿承载件以及至少部分的光感测元件，且位于承载件的第一表面与第二接垫之间。第二导电柱的第一端暴露于承载件的第一表面，且第二导电柱的第二端连接第二接垫。导电线路位于承载件的第一表面，并且连接第一导电柱的第一端以及第二导电柱的第一端。
本发明提出的多种导通孔结构与连接的接垫之间可具有较大的接触区域，有助于大幅降低导通孔结构与接垫之间的电性阻抗，使得采用本发明的导通孔结构的封装结构，例如光感测元件封装，可具有良好的电性表现与可靠度。此外，本发明所提出的导通孔结构可相容于现有的导通孔制作工艺，制作工艺步骤简单。相较于其他导通孔结构的设计，本发明的导通孔结构具有高制作工艺效率以及低成本的优势。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明的一实施例的一种封装结构的示意图；
图2为图1的封装结构中，导通孔结构的立体图；
图3A～图3C为图1的导通孔结构的制作流程的示意图；
图4A为本发明的一实施例的另一种封装结构的剖视图；
图4B为图4A的封装结构的变化例的示意图；
图5A与5B分别为图4A与图4B的封装结构对外连接的示意图；
图6A～图6G为本实施例的导通孔结构200的制作流程的示意图；
图7为本发明的一实施例的又一种封装结构的剖视图；
图8为本发明的一实施例的光感测元件封装的示意图；
图9为将图1的导通孔结构应用于光感测元件封装的实施例的示意图；
图10为将图1的导通孔结构应用于光感测元件封装的另一实施例的示意图；
图11为将图7的导通孔结构应用于光感测元件封装的实施例的示意图；
图12为将图7的导通孔结构应用于光感测元件封装的另一实施例的示意图。
符号说明
10：第一元件
12：第一表面
14：第一接垫
14a：开孔
20：第二元件
22：第二表面
24：第二接垫
30：图案化光致抗蚀剂
32：光致抗蚀剂开孔
42：第一开孔
44：第二开孔
100：导通孔结构
110：第一导电柱
112：第一导电柱的第一端
114：第一导电柱的第二端
120：第二导电柱
122：第二导电柱的第一端
124：第二导电柱的第二端
192：第一绝缘层
194：第二绝缘层
D1：第一导电柱的第二端的外径
D2：开孔的直径
200：导通孔结构
210：第一导电柱
210a：第一导电柱的第一部分
210b：第一导电柱的第二部分
212：第一导电柱的第一端
214：第一导电柱的第二端
220：第二导电柱
222：第二导电柱的第一端
224：第二导电柱的第二端
230：第三导电柱
232：第三导电柱的第一端
234：第三导电柱的第二端
240：第一导电线路
250：第二导电线路
282：凸块(或焊球)
284：焊线
292：第一绝缘层
292a：第一绝缘层的第一部分
292b：第一绝缘层的第二部分
294：第二绝缘层
296：第三绝缘层
52：第一开孔
54：第二开孔
56：第三开孔
58：第四开孔
60：承载基板
62：黏着层
L1：第一开孔的深度
L2：第二开孔的深度
300：导通孔结构
310：第一导电柱
312：第一导电柱的第一端
314：第一导电柱的第二端
320：第二导电柱
322：第二导电柱的第一端
324：第二导电柱的第二端
330：导电线路
392：第一绝缘层
394：第二绝缘层
400：光感测元件封装
410：承载件
411：承载面
412：第一表面
414：第一接垫
414a：开孔
420：光感测元件
421：透光盖板
422：第二表面
423：黏着层
424：第二接垫
426：感测单元阵列
427：微光学结构层
429：彩色滤光层
具体实施方式
图1为依照本发明的一实施例的一种封装结构的剖视图。图2为此封装结构中，导通孔结构的立体图。
本实施例的导通孔结构100适用于堆叠式半导体元件封装，以连接相互堆叠的第一元件10以及第二元件20。所述第一元件10以及第二元件20可以是各种适于进行堆叠式封装的半导体元件，例如光感测芯片、控制芯片等等。在形态上，第一元件10以及第二元件20可为晶片经单体化后形成的半导体芯片，或是尚未单体化的晶片。意即，本实施例的导通孔结构100可于晶片级封装制作工艺中形成，或是于芯片级封装制作工艺中形成。
在本实施例中，第一元件10与第二元件20沿垂直方向相互堆叠，其中第一元件10具有背对第二元件20的第一表面12以及位于第一元件10内部的第一接垫14，第二元件20具有背对第一元件10的第二表面22以及位于第二元件20内部的第二接垫24。第一接垫14对第二表面22的投影与第二接垫24对第二表面22的投影至少部分重叠，且第一接垫14具有开孔14a。
导通孔结构100沿垂直方向贯穿第一元件10以及部分的第二元件20，以连接第一接垫14以及第二接垫24。具体而言，导通孔结构100包括第一导电柱110以及第二导电柱120。第一导电柱110位于第一元件10的第一表面12与第一接垫14之间，其中第一导电柱110的第一端112暴露于第一元件10的第一表面12，第一导电柱110的第二端114接触第一接垫14，且第一导电柱110的第二端114的外径D1大于开孔14a的直径D2。换言之，第一导电柱110的第二端114与第一接垫14的上表面接合。第二导电柱120位于第一接垫14与第二接垫24之间，其中第二导电柱120的第一端122穿过第一接垫14的开孔14a而连接第一导电柱110的第二端114，且第二导电柱120的第二端124连接第二接垫24。
在可能的情况下，为了避免第一导电柱110与第一元件10的半导体材料之间的电性导通，第一导电柱110的侧壁与第一元件10之间可能具有第一绝缘层192。同理，第二导电柱120与第一元件10以及第二元件20之间可能具有第二绝缘层194。
基于上述，第一元件10的第一接垫14可通过导通孔结构100而电连接第二元件20的第二接垫24。并且，由于第一导电柱110的第二端114的外径D1大于开孔14a的直径D2，使得第一导电柱110的第二端114可与第一接垫14的上表面接合，因此导通孔结构100与第一接垫14的接触区域包含了第一接垫14的局部上表面以及开孔14a的内壁，具有充分的接触区域。
反观其他导通孔结构设计(未绘示)，通常会使导电柱直接贯穿第一接垫14，亦即导通孔结构仅通过开孔14a的内壁来连接第一接垫14。相较于其他的导通孔结构，本实施例的导通孔结构100与第一接垫14之间具有较大的接触区域，因此有助于大幅降低导通孔结构100与第一接垫14之间的电性阻抗，提高导通孔结构100在封装结构中的电性表现与可靠度。
图3A～图3C绘示本实施例的导通孔结构100的制作流程。
首先，如图3A所示，提供相互堆叠的第一元件10以及第二元件20，其例如是晶片经单体化后形成的半导体芯片，或是尚未单体化的晶片。第一元件10内部的第一接垫14具有开孔14a，而第二元件20内部具有第二接垫24。第一接垫14与第二接垫24在垂直方向上部分重叠。
接着，如图3B所示，进行光致抗蚀剂制作工艺，在第一元件10的第一表面12上形成图案化光致抗蚀剂30，此图案化光致抗蚀剂30具有光致抗蚀剂开孔32，其暴露出开孔14a，且面积大于开孔14a。然后，以此图案化光致抗蚀剂30为掩模，进行蚀刻制作工艺，以移除被光致抗蚀剂开孔32与开孔14a暴露的部分的第一元件10与第二元件20。由于第一接垫14以及第二接垫24的材料相较于第一元件10以及第二元件20的半导体材料具有高蚀刻选择比，因此第一接垫14以及第二接垫24在蚀刻制作工艺中可作为蚀刻终止层(etching stopper)，使得第一接垫14上方形成对应于光致抗蚀剂开孔32的第一开孔42，而第一接垫14与第二接垫24之间会形成对应于开孔14a的第二开孔44。之后，移除图案化光致抗蚀剂30。
然后，如图3C所示，在第一开孔42以及第二开孔44的内壁分别形成第一绝缘层192以及第二绝缘层194，并且电镀形成第一导电柱110以及第二导电柱120。由此，可形成导通孔结构100。当然，在完成导通孔结构100的制作之后，还可以对第一元件10或第二元件20进行化学机械平坦化(chemical mechanical planarization,CMP)等后续制作工艺，此处不再赘述。
本实施例所提出的导通孔结构100的制作方法，只需要进行一道蚀刻步骤便可形成不同孔径的第一开孔42以及第二开孔44，并据以形成具有不同外径的第一导电柱110以及第二导电柱120。换言之，本实施例的制作方法可相容于现有的导通孔制作工艺，步骤简单，可在不造成成本负担的情况下形成具有良好的电性表现与可靠度的导通孔结构100。相较于其他导通孔结构的设计，本实施例所提出的导通孔结构100具有高制作工艺效率以及低成本的优势。
虽然本实施例绘示了两元件堆叠的结构作为范例，但本技术领域中具有通常知识者在参酌本发明的说明之后应能理解，本发明所提出的导通孔结构100或是下文的其他导通孔结构，还可应用于三个以上元件堆叠形成的封装结构中，用以连接其中任两接垫。
此外，在可能的情况下，本发明并不限定接垫的位置。例如，本实施例的第二接垫24还可能位于第二元件20的第二表面22，以作为封装结构对外的接点，而通过凸块、焊球、焊线或导电材料等方式连接到外部电路。同理，第一导电柱110的第一端112也可作为对外接点。
图4A为依照本发明的一实施例的另一种封装结构的剖视图。
本实施例的导通孔结构200适用于堆叠式半导体元件封装，以连接相互堆叠的第一元件10以及第二元件20。所述第一元件10以及第二元件20可以是各种适于进行堆叠式封装的半导体元件，例如光感测芯片、控制芯片等等。在形态上，第一元件10以及第二元件20可为晶片经单体化后形成的半导体芯片，或是尚未单体化的晶片。意即，本实施例的导通孔结构200可于晶片级封装制作工艺中形成，或是于芯片级封装制作工艺中形成。
在本实施例中，第一元件10与第二元件20沿垂直方向相互堆叠，其中第一元件10具有背对第二元件20的第一表面12以及位于第一元件10内部的第一接垫14，第二元件20具有背对第一元件10的第二表面22以及位于第二元件20内部的第二接垫24。
导通孔结构200包括第一导电柱210、第二导电柱220、第三导电柱230、第一导电线路240以及第二导电线路250。第一导电柱210贯穿第一元件10以及第二元件20，且第一导电柱210的第一端212以及第二端214分别暴露于第一元件10的第一表面12以及第二元件20的第二表面22。第二导电柱220贯穿部分的第一元件10，且位于第一元件10的第一表面12与第一接垫14之间。第二导电柱220的第一端222暴露于第一元件10的第一表面12，且第二导电柱220的第二端224连接第一接垫14。第三导电柱230贯穿部分的第二元件20，且位于第二元件20的第二表面22与第二接垫24之间。第三导电柱230的第一端232暴露于第二元件20的第二表面22，且第三导电柱230的第二端234连接第二接垫24。第一导电线路240，例如是元件表面的重布线路，其位于第一元件10的第一表面12，并且连接第一导电柱210的第一端212以及第二导电柱220的第一端222。第二导电线路250，例如是元件表面的重布线路，其位于第二元件20的第二表面22，并且连接第一导电柱210的第二端214以及第三导电柱230的第一端232。由此，第一元件10的第一接垫14可通过导通孔结构200而电连接第二元件20的第二接垫24。
在可能的情况下，为了避免第一导电柱210与第一元件10的半导体材料之间的电性导通，第一导电柱210的侧壁与第一元件10以及第二元件20之间可能具有第一绝缘层292。同理，第二导电柱220与第一元件10之间可能具有第二绝缘层294，第三导电柱230与第二元件20之间可能具有第三绝缘层296。
在本实施例中，第二导电柱220的第二端224可与第一接垫14的上表面接合，因此导通孔结构200与第一接垫14之间具有充分的接触区域。此外，第三导电柱230的第二端234可与第二接垫24的下表面接合，因此导通孔结构200与第二接垫24之间具有充分的接触区域。
反观其他的导通孔结构设计(未绘示)，通常会使导电柱直接贯穿第一接垫14，亦即导通孔结构仅通过开孔14a的内壁来连接第一接垫14。相较于其他的导通孔结构，本实施例的导通孔结构200分别与第一接垫14以及第二接垫24之间具有较大的接触区域，因此有助于大幅降低导通孔结构200与第一接垫14以及第二接垫24之间的电性阻抗，提高导通孔结构200在封装结构中的电性表现与可靠度。
此外，本实施例的导通孔结构200对于第一接垫14以及第二接垫24的相对位置可以提供更大的弹性。例如，在图4A所绘示的封装结构中，第一接垫14与第二接垫24在垂直方向上的位置大约是对齐的。然而，如图4B所绘示的另一种变化例，第一接垫14与第二接垫24在垂直方向上的位置可以是不对齐(misalighed)的，导通孔结构200仍然可以连接第一接垫14与第二接垫24。
虽然本实施例绘示了两元件堆叠的结构作为范例，但本技术领域中具有通常知识者在参酌本发明的说明之后应能理解，本发明所提出的导通孔结构200或是下文的其他导通孔结构，还可应用于三个以上元件堆叠形成的封装结构中，用以连接其中任两接垫。在制作上，可以在完成导通孔结构200的制作之后，再堆叠其他的半导体元件于图4A或图4B所示的封装结构的上下两侧。
另一方面，如图5A与图5B所示，第一导电线路240以及第二导电线路250还可分别作为对外接点，以通过凸块(或焊球)282、焊线284或其他方式(如导电材料)等连接到外部电路。
图6A～图6E绘示本实施例的导通孔结构200的制作流程。
首先，如图6A所示，提供第一元件10，其例如是晶片经单体化后形成的半导体芯片，或是尚未单体化的晶片。并且，通过蚀刻制作工艺在第一元件10的第一表面12形成第一开孔52以及暴露第一接垫14的第二开孔54。在此蚀刻制作工艺之前，例如可以参考前述实施例所示，进行光致抗蚀剂制作工艺，以形成图案化光致抗蚀剂作为蚀刻掩模。由于第一接垫14的材料相较于第一元件10的半导体材料具有高蚀刻选择比，因此第一接垫14在蚀刻制作工艺中可作为蚀刻终止层(etching stopper)，第一开孔52的深度L1会大于第二开孔54的深度L2。
接着，如图6B所示，在第一开孔52以及第二开孔54的内壁分别形成第一绝缘层292的第一部分292a以及第二绝缘层294。通过电镀，分别在第一开孔52以及第二开孔54内形成第一导电柱210的第一部分210a以及第二导电柱220，并且在第一元件10的第一表面12上形成第一导电线路240。所述第一导电线路240例如是第一元件10的重布线路，可连接第一导电柱210的第一部分210a以及第二导电柱220。
之后，如图6C所示，将第一元件10倒置，以第一表面12接合至承载基板60。第一元件10与承载基板60之间具有黏着层62，以将第一元件10固定在承载基板60上。并且，由背对该第一表面12的一侧来薄化第一元件10，以暴露出第一导电柱210的第一部分210a的末端。
接着，如图6D所示，将第二元件20堆叠于第一元件10上。并且，如图6E所示，通过类似图6A与图6B的步骤，在第二元件20的第二表面22形成第三开孔56以及暴露第二接垫24的第四开孔58。并且，在第二元件20的第三开孔56以及第四开孔58内分别形成第一绝缘层292的第二部分292b、第三绝缘层296。此外，分别在第三开孔56以及第四开孔58内电镀形成第一导电柱210的第二部分210b以及第三导电柱230，并且在第二元件20的第二表面22上形成第二导电线路250。所述第二导电线路250例如是第二元件20表面的重布线路，可连接第一导电柱210的第二部分210b以及第三导电柱230。此外，第一导电柱210的第二部分210b会与第一部分210a连接，以形成完整的第一导电柱210。至此，导通孔结构200的制作已大致完成。之后，可将承载基板60移除。
此外，如前文所述，第一导电线路240以及第二导电线路250还可分别作为对外接点。因此，本实施例可选择如图6F所示，先在第二导电线路250上形成凸块(或焊球)282之后，再如图6G所示将承载基板60移除。
本实施例所提出的导通孔结构200的制作方法可相容于现有的导通孔制作工艺，步骤简单，可在不造成成本负担的情况下形成具有良好的电性表现与可靠度的导通孔结构200。相较于其他导通孔结构的设计，本实施例所提出的导通孔结构200具有高制作工艺效率以及低成本的优势。
图7为依照本发明的一实施例的又一种封装结构的剖视图。
本实施例的导通孔结构300适用于堆叠式半导体元件封装，以连接相互堆叠的第一元件10以及第二元件20。所述第一元件10以及第二元件20可以是各种适于进行堆叠式封装的半导体元件，例如光感测芯片、控制芯片等等。在形态上，第一元件10以及第二元件20可为晶片经单体化后形成的半导体芯片，或是尚未单体化的晶片。意即，本实施例的导通孔结构300可于晶片级封装制作工艺中形成，或是于芯片级封装制作工艺中形成。
在本实施例中，第一元件10与第二元件20沿垂直方向相互堆叠，其中第一元件10具有背对第二元件20的第一表面12以及位于第一元件10内部的第一接垫14，第二元件20具有背对第一元件10的第二表面22以及位于第二元件20内部的第二接垫24。
导通孔结构300包括第一导电柱310、第二导电柱320以及导电线路330。第一导电柱310贯穿部分的第一元件10，且位于第一元件10的第一表面12与第一接垫14之间。第一导电柱310的第一端312暴露于第一元件10的第一表面12，且第一导电柱310的第二端314连接第一接垫14。第二导电柱320贯穿第一元件10以及至少部分的第二元件20，且位于第一元件10的第一表面12与第二接垫24之间。第二导电柱320的第一端322暴露于第一元件10的第一表面12，且第二导电柱320的第二端324连接第二接垫24。导电线路330例如是元件表面的重布线路，其位于第一元件10的第一表面12，并且连接第一导电柱310的第一端312以及第二导电柱320的第一端322。由此，第一元件10的第一接垫14可通过导通孔结构300而电连接第二元件20的第二接垫24。
在可能的情况下，为了避免第一导电柱310与第一元件10的半导体材料之间的电性导通，第一导电柱310的侧壁与第一元件10之间可能具有第一绝缘层392。同理，第二导电柱320的侧壁与第一元件10之间以及第二导电柱320的侧壁与第二元件20之间可能具有第二绝缘层394。
在本实施例中，第一导电柱310的第二端314可与第一接垫14的下表面接合，因此导通孔结构300与第一接垫14之间具有充分的接触区域。此外，第二导电柱320的第二端324可与第二接垫24的下表面接合，因此导通孔结构300与第二接垫24之间具有充分的接触区域。
反观其他的导通孔结构设计(未绘示)，通常会使导电柱直接贯穿第一接垫14，亦即导通孔结构仅通过开孔14a的内壁来连接第一接垫14。相较于其他的导通孔结构，本实施例的导通孔结构300分别与第一接垫14以及第二接垫24之间具有较大的接触区域，因此有助于大幅降低导通孔结构300与第一接垫14以及第二接垫24之间的电性阻抗，提高导通孔结构300在封装结构中的电性表现与可靠度。
虽然本实施例绘示了两元件堆叠的结构作为范例，但本技术领域中具有通常知识者在参酌本发明的说明之后应能理解，本发明所提出的导通孔结构300还可应用于三个以上元件堆叠形成的封装结构中，用以连接其中任两接垫。在制作上，可以在完成导通孔结构300的制作之后，再堆叠其他的半导体元件于图7所示的封装结构的上下两侧。
另一方面，如同前述实施例的图5A与图5B所示，本实施例的导电线路330还可作为对外接点，以通过凸块、焊球、焊线、导电材料或其他方式连接到外部电路。此外，在可能的情况下，本发明并不限定接垫的位置。例如，本实施例的第二接垫24还可能位于第二元件20的第二表面22，以作为封装结构对外的接点，而通过凸块、焊球、焊线或导电材料等方式连接到外部电路。
本实施例的导通孔结构300的制作方法可参考前述实施例，于此不再赘述。本实施例所提出的导通孔结构300的制作方法可相容于现有的导通孔制作工艺，步骤简单，可在不造成成本负担的情况下形成具有良好的电性表现与可靠度的导通孔结构300。相较于其他导通孔结构的设计，本实施例所提出的导通孔结构300具有高制作工艺效率以及低成本的优势。
下文更举例说明采用本发明的导通孔结构的光感测元件封装。如图8所示，所揭露的光感测元件封装400为背照式光感测元件(backside illuminationphotosensitive device)封装，主要包括承载件(Carrier)410以及光感测元件420。承载件410具有承载面411、相对于承载面411的第一表面412。光感测元件420沿垂直方向堆叠于承载件410的承载面411之上，并且电连接至承载件410。光感测元件420具有背对承载件410的第二表面422。更详细而言，光感测元件420包括感测单元阵列426以及线路层(或为内连线层)428，其中线路层428位于感测单元阵列426与承载件410之间。
在本发明中，感测单元阵列426包括阵列排列的多个互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)元件或多个电荷耦合元件(Charge Coupled Device,CCD)。此外，承载件410例如是控制芯片或其他的功能芯片。换言之，本发明可通过堆叠式半导体元件封装将具有感测单元阵列426的光感测元件与控制芯片或其他具有不同功能的芯片整合在单一封装结构内。感测单元阵列426可通过线路层428电连接到承载件410。
感测单元阵列426还可包括微光学结构层427以及彩色滤光层429，使得光线可通过微光学结构层427以及彩色滤光层429而被下方的互补金属氧化物半导体元件或电荷耦合元件所接收，以将光信号转换成电信号。此外，光感测元件420还可包括透光盖板421，其配置于感测单元阵列426之上，并通过黏着层423接合至感测单元阵列426。透光盖板421具有所述的第二表面422。在此，透光盖板421例如是透光的塑胶基板或透光的强化玻璃基板，其材料可以是聚甲基丙烯酸酯(polymethyl methacrylate，PMMA)、丙烯酸树酯(acrylic resin)或是其他合适的透光材料。
本发明提出的多种导通孔结构可被应用于前述的光感测元件封装400，以电连接光感测元件封装400内部的不同接垫，或是，将光感测元件封装400内部的接垫电连接至表面的对外接点。
图9绘示将图1的导通孔结构100应用于光感测元件封装400的实施例。在本实施例中，承载件410具有承载面411、相对于承载面411的第一表面412，且承载件410内部具有第一接垫414，且第一接垫414具有开孔414a。光感测元件420还包括第二接垫424，其中第一接垫414对第一表面412的投影与第二接垫424对第一表面412的投影至少部分重叠。
参酌图1、图2以及3A～图3C所示的实施例的导通孔结构100，承载件410例如是所述实施例的第一元件10，而光感测元件420例如是所述实施例的第二元件20。导通孔结构100可沿垂直方向贯穿承载件410以及部分的光感测元件420，以连接第一接垫414以及第二接垫424。
关于导通孔结构100的详细结构及其与第一接垫414以及第二接垫424之间的连接关系，可参考前述实施例，此处不再赘述。本实施例的导通孔结构100与第一接垫414之间具有较大的接触区域，因此有助于大幅降低导通孔结构100与第一接垫414之间的电性阻抗，提高光感测元件封装400的电性表现与可靠度。本实施例的技术方案可相容于现有的光感测元件封装制作工艺，步骤简单，且具有高制作工艺效率以及低成本的优势。
图10绘示将图1的导通孔结构100应用于光感测元件封装400的另一实施例。本实施例的结构与图9所示的实施例类似，主要的差异在于第二接垫424位于光感测元件420的第二表面422，即透光盖板421的顶面，以作为整体封装结构对外的接点，而可通过凸块、焊球、焊线或导电材料等方式连接到外部电路。因此，本实施例的导通孔结构100垂直贯穿承载件410与光感测元件420。
图11绘示将图7的导通孔结构300应用于光感测元件封装400的实施例。在本实施例中，承载件410内部具有第一接垫414，而光感测元件420内部具有第二接垫424。
参酌图7所示的实施例的导通孔结构300，承载件410例如是所述实施例的第一元件10，而光感测元件420例如是所述实施例的第二元件20。导通孔结构300包括连接第一接垫414的第一导电柱310、连接第二接垫424的第二导电柱320，以及连接第一导电柱310与的二导电柱320的导电线路330。
关于导通孔结构300的详细结构及其与第一接垫414以及第二接垫424之间的连接关系，可参考前述实施例，此处不再赘述。本实施例的导通孔结构300与第一接垫414以及第二接垫424之间具有较大的接触区域，因此有助于大幅降低导通孔结构300与第一接垫414之间的电性阻抗，提高光感测元件封装400的电性表现与可靠度。本实施例的技术方案可相容于现有的光感测元件封装制作工艺，步骤简单，且具有高制作工艺效率以及低成本的优势。
图12绘示将图7的导通孔结构300应用于光感测元件封装400的另一实施例。本实施例的结构与图11所示的实施例类似，主要的差异在于第二接垫424位于光感测元件420的第二表面422，即透光盖板421的顶面，以作为整体封装结构对外的接点，而可通过凸块、焊球、焊线或导电材料等方式连接到外部电路。
综上所述，本发明提出了适用于堆叠式半导体元件封装的多种导通孔结构，其与接垫之间可具有较大的接触区域，有助于大幅降低信号传输的电性阻抗，使得采用此导通孔结构的封装结构，例如光感测元件封装，可具有良好的电性表现与可靠度。此外，本发明所提出的导通孔结构可相容于现有的半导体元件封装制作工艺，步骤简单。相较于其他导通孔结构的设计，本发明的导通孔结构具有高制作工艺效率以及低成本的优势。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (23)
1.一种导通孔结构，用于连接相互堆叠的第一元件以及第二元件，其中该第一元件具有第一表面以及位于该第一元件内部的第一接垫，且该第一接垫具有开孔，该第二元件与该第一表面分别位于该第一元件的相对两侧，且该第二元件具有第二接垫以及背对该第一元件的第二表面，该第一接垫对该第二表面的投影与该第二接垫对该第二表面的投影至少部分重叠，
该导通孔结构贯穿该第一元件以及至少部分的该第二元件，以连接该第一接垫以及该第二接垫，其中该导通孔结构包括：
第一导电柱，位于该第一元件的该第一表面与该第一接垫之间，该第一导电柱的第一端暴露于该第一元件的该第一表面，该第一导电柱的第二端接触该第一接垫并覆盖该开孔，且该第一导电柱的该第二端的外径大于该开孔的直径；以及
第二导电柱，位于该第一接垫与该第二接垫之间，其中该第二导电柱的第一端穿过该第一接垫的该开孔而连接该第一导电柱的该第二端，且该第二导电柱的第二端连接该第二接垫。
2.如权利要求1所述的导通孔结构，其中该第二接垫位于该第二元件的内部。
3.如权利要求1所述的导通孔结构，其中该第二接垫暴露于该第二表面。
4.如权利要求1所述的导通孔结构，还包括第一绝缘层，位于该第一导电柱的侧壁与该第一元件之间。
5.如权利要求1所述的导通孔结构，还包括第二绝缘层，位于该第二导电柱的侧壁与该第一元件之间以及该第二导电柱的侧壁与该第二元件之间。
6.一种导通孔结构，用于连接相互堆叠的第一元件以及第二元件，其中该第一元件具有第一表面以及位于该第一元件内部的第一接垫，该第二元件与该第一表面分别位于该第一元件的相对两侧，且该第二元件具有背对该第一元件的第二表面以及位于该第二元件内部的第二接垫，该导通孔结构包括：
第一导电柱，贯穿该第一元件以及该第二元件，该第一导电柱的第一端以及第二端分别暴露于该第一元件的该第一表面以及该第二元件的该第二表面；
第二导电柱，贯穿部分的该第一元件，且位于该第一元件的该第一表面与该第一接垫之间，该第二导电柱的第一端暴露于该第一元件的该第一表面，且该第二导电柱的第二端连接该第一接垫；
第三导电柱，贯穿部分的该第二元件，且位于该第二元件的该第二表面与该第二接垫之间，该第三导电柱的第一端暴露于该第二元件的该第二表面，且该第三导电柱的第二端连接该第二接垫；
第一导电线路，位于该第一元件的该第一表面，并且连接该第一导电柱的该第一端以及该第二导电柱的该第一端；以及
第二导电线路，位于该第二元件的该第二表面，并且连接该第一导电柱的该第二端以及该第三导电柱的该第一端。
7.如权利要求6所述的导通孔结构，还包括第一绝缘层，位于该第一导电柱的侧壁与该第一元件之间以及该第一导电柱的侧壁与该第二元件之间。
8.如权利要求6所述的导通孔结构，还包括第二绝缘层，位于该第二导电柱的侧壁与该第一元件之间。
9.如权利要求6所述的导通孔结构，还包括第三绝缘层，位于该第三导电柱的侧壁与该第二元件之间。
10.一种导通孔结构，用于连接相互堆叠的第一元件以及第二元件，其中该第一元件具有第一表面以及位于该第一元件内部的第一接垫，该第二元件与该第一表面分别位于该第一元件的相对两侧，且该第二元件具有第二接垫以及背对该第一元件的第二表面，该导通孔结构包括：
第一导电柱，贯穿部分的该第一元件，且位于该第一元件的该第一表面与该第一接垫之间，其中该第一导电柱的第一端暴露于该第一元件的该第一表面，且该第一导电柱的第二端连接该第一接垫；
第二导电柱，贯穿该第一元件以及至少部分的该第二元件，且位于该第一元件的该第一表面与该第二接垫之间，其中该第二导电柱的第一端暴露于该第一元件的该第一表面，且该第二导电柱的第二端连接该第二接垫；以及
导电线路，位于该第一元件的该第一表面，并且连接该第一导电柱的该第一端以及该第二导电柱的该第一端。
11.如权利要求10所述的导通孔结构，其中该第二接垫位于该第二元件的内部。
12.如权利要求10所述的导通孔结构，其中该第二接垫暴露于该第二表面。
13.如权利要求10所述的导通孔结构，还包括第一绝缘层，位于该第一导电柱的侧壁与该第一元件之间。
14.如权利要求10所述的导通孔结构，还包括第二绝缘层，位于该第二导电柱的侧壁与该第一元件之间以及该第二导电柱的侧壁与该第二元件之间。
15.一种封装结构，包括：
第一元件，具有第一接垫；
第二元件，堆叠于该第一元件上，且该第二元件具有第二接垫；以及
如权利要求1～14中任一所述的该导通孔结构，连接该第一接垫与该第二接垫。
16.一种光感测元件封装，包括：
承载件，具有承载面、相对于该承载面的第一表面以及位于该承载件内部的第一接垫，且该第一接垫具有开孔；
光感测元件，堆叠于该承载件的该承载面之上，并且电连接至该承载件，该光感测元件具有背对该承载件的第二表面，且该光感测元件包括；
感测单元阵列；
线路层，位于该感测单元阵列与该承载件之间；以及
第二接垫，该第一接垫对该第一表面的投影与该第二接垫对该第一表面的投影至少部分重叠；
导通孔结构，贯穿该承载件以及至少部分的该光感测元件，以连接该第一接垫以及该第二接垫，其中该导通孔结构包括：
第一导电柱，位于该承载件的该第一表面与该第一接垫之间，该第一导电柱的第一端暴露于该承载件的该第一表面，该第一导电柱的第二端接触该第一接垫并覆盖该开孔，且该第一导电柱的该第二端的外径大于该开孔的直径；以及
第二导电柱，位于该第一接垫与该第二接垫之间，其中该第二导电柱的第一端穿过该第一接垫的该开孔而连接该第一导电柱的该第二端，且该第二导电柱的第二端连接该第二接垫。
17.如权利要求16所述的光感测元件封装，其中该第二接垫位于该线路层内。
18.如权利要求16所述的光感测元件封装，其中该第二接垫暴露于该第二表面。
19.如权利要求16所述的光感测元件封装，其中该光感测元件还包括：
透光盖板，配置于该感测单元阵列之上，该透光盖板具有该第二表面；以及
黏着层，配置于该透光盖板与该感测单元阵列之间。
20.一种光感测元件封装，包括：
承载件，具有承载面、相对于该承载面的第一表面以及位于该承载件内部的第一接垫，且该第一接垫具有开孔；
光感测元件，堆叠于该承载件的该承载面之上，并且电连接至该承载件，该光感测元件具有背对该承载件的第二表面，且该光感测元件包括；
感测单元阵列；
线路层，位于该感测单元阵列与该承载件之间；以及
第二接垫；
导通孔结构，包括：
第一导电柱，贯穿部分的该承载件，且位于该承载件的该第一表面与该第一接垫之间，该第一导电柱的第一端暴露于该承载件的该第一表面，且该第一导电柱的第二端连接该第一接垫；以及
第二导电柱，贯穿该承载件以及至少部分的该光感测元件，且位于该承载间的该第一表面与该第二接垫之间，该第二导电柱的第一端暴露于该承载件的该第一表面，且该第二导电柱的第二端连接该第二接垫；以及
导电线路，位于该承载件的该第一表面，并且连接该第一导电柱的该第一端以及该第二导电柱的该第一端。
21.如权利要求20所述的光感测元件封装，其中该第二接垫位于该线路层内。
22.如权利要求20所述的光感测元件封装，其中该第二接垫暴露于该第二表面。
23.如权利要求20所述的光感测元件封装，其中该光感测元件还包括：
透光盖板，配置于该感测单元阵列之上，该透光盖板具有该第二表面；以及
黏着层，配置于该透光盖板与该感测单元阵列之间。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461924237P | 2014-01-07 | 2014-01-07 | |
| US61/924,237 | 2014-01-07 | ||
| TW103131187A TWI539583B (zh) | 2014-01-07 | 2014-09-10 | 導通孔結構、封裝結構以及光感測元件封裝 |
| TW103131187 | 2014-09-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104766847A true CN104766847A (zh) | 2015-07-08 |
Family
ID=53648590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410668168.XA Pending CN104766847A (zh) | 2014-01-07 | 2014-11-19 | 导通孔结构、封装结构以及光感测元件封装 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104766847A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112118373A (zh) * | 2019-06-21 | 2020-12-22 | 致伸科技股份有限公司 | 微型化影像采集模块及其制作方法 |
| CN113591687A (zh) * | 2020-08-17 | 2021-11-02 | 友达光电股份有限公司 | 感测装置及其制造方法 |
| WO2022105733A1 (zh) * | 2020-11-19 | 2022-05-27 | 神盾股份有限公司 | 堆叠式光学感测封装体 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150081A (zh) * | 2006-09-21 | 2008-03-26 | 日月光半导体制造股份有限公司 | 立体式封装结构及其制造方法 |
| US7518245B2 (en) * | 2003-06-25 | 2009-04-14 | Samsung Electronics Co., Ltd. | Contact structure of a semiconductor device |
| US20090146148A1 (en) * | 2007-12-05 | 2009-06-11 | Magnachip Semiconductor, Ltd. | Backside illuminated image sensor |
| US20100038778A1 (en) * | 2008-08-13 | 2010-02-18 | Samsung Electronics Co., Ltd. | Integrated circuit structures and fabricating methods that use voids in through holes as joining interfaces |
| US20100213560A1 (en) * | 2009-02-24 | 2010-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
-
2014
- 2014-11-19 CN CN201410668168.XA patent/CN104766847A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518245B2 (en) * | 2003-06-25 | 2009-04-14 | Samsung Electronics Co., Ltd. | Contact structure of a semiconductor device |
| CN101150081A (zh) * | 2006-09-21 | 2008-03-26 | 日月光半导体制造股份有限公司 | 立体式封装结构及其制造方法 |
| US20090146148A1 (en) * | 2007-12-05 | 2009-06-11 | Magnachip Semiconductor, Ltd. | Backside illuminated image sensor |
| US20100038778A1 (en) * | 2008-08-13 | 2010-02-18 | Samsung Electronics Co., Ltd. | Integrated circuit structures and fabricating methods that use voids in through holes as joining interfaces |
| US20100213560A1 (en) * | 2009-02-24 | 2010-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112118373A (zh) * | 2019-06-21 | 2020-12-22 | 致伸科技股份有限公司 | 微型化影像采集模块及其制作方法 |
| CN112118373B (zh) * | 2019-06-21 | 2021-08-06 | 致伸科技股份有限公司 | 微型化影像采集模块及其制作方法 |
| CN113591687A (zh) * | 2020-08-17 | 2021-11-02 | 友达光电股份有限公司 | 感测装置及其制造方法 |
| CN113591687B (zh) * | 2020-08-17 | 2023-06-30 | 友达光电股份有限公司 | 感测装置及其制造方法 |
| WO2022105733A1 (zh) * | 2020-11-19 | 2022-05-27 | 神盾股份有限公司 | 堆叠式光学感测封装体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111377393B (zh) | Mems封装结构及其制作方法 | |
| CN101312200B (zh) | 影像感测装置及其制造方法 | |
| US11837595B2 (en) | Semiconductor device structure and method for manufacturing the same | |
| CN102194740B (zh) | 半导体器件及其形成方法 | |
| CN102034780B (zh) | 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法 | |
| CN103383923A (zh) | 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb) | |
| CN103681607A (zh) | 半导体器件及其制作方法 | |
| CN105374693A (zh) | 半导体封装件及其形成方法 | |
| CN103295925A (zh) | 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法 | |
| CN104051334A (zh) | 半导体封装和封装半导体装置的方法 | |
| CN102856336A (zh) | 晶片封装体及其形成方法 | |
| CN101800207A (zh) | 半导体器件的封装结构及其制造方法 | |
| US11107794B2 (en) | Multi-wafer stack structure and forming method thereof | |
| CN105140253A (zh) | 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 | |
| CN112820725B (zh) | 激光雷达芯片封装结构及封装方法 | |
| WO2020134589A1 (zh) | Mems封装结构及其制作方法 | |
| CN104766847A (zh) | 导通孔结构、封装结构以及光感测元件封装 | |
| CN103420322B (zh) | 晶片封装体及其形成方法 | |
| CN102856329B (zh) | 一种硅通孔封装方法 | |
| CN104576417A (zh) | 封装结构和封装方法 | |
| CN210897268U (zh) | 一种带有光互连接口的光电芯片三维封装结构 | |
| CN105023931A (zh) | 一种背照式影像芯片模组结构及其制作方法 | |
| CN100413067C (zh) | 芯片封装结构与其晶圆级封装形成方法 | |
| US20220112075A1 (en) | Mems packaging structure and manufacturing method therefor | |
| CN110875201B (zh) | 晶圆级封装方法以及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150708 |
|
| WD01 | Invention patent application deemed withdrawn after publication |