CN113591687A - 感测装置及其制造方法 - Google Patents
感测装置及其制造方法 Download PDFInfo
- Publication number
- CN113591687A CN113591687A CN202110861483.4A CN202110861483A CN113591687A CN 113591687 A CN113591687 A CN 113591687A CN 202110861483 A CN202110861483 A CN 202110861483A CN 113591687 A CN113591687 A CN 113591687A
- Authority
- CN
- China
- Prior art keywords
- layer
- sensing
- patterned
- substrate
- sensing electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开一种感测装置及其制造方法。感测装置的制造方法包括以下步骤。提供基板。形成图案化半导体层于基板上。形成栅极绝缘层于基板上并覆盖图案化半导体层。形成栅极于栅极绝缘层上。形成层间介电层于基板上并覆盖栅极及栅极绝缘层,且层间介电层具有暴露出部分图案化半导体层的介电开口。形成第二导电材料层于层间介电层上。形成光感材料层于第二导电材料层上。通过光掩模以于基板上形成图案化光致抗蚀剂层。通过图案化光致抗蚀剂层移除部分的光感材料层以形成光感层,且移除部分的第二导电材料层以形成第一感测电极。形成第二感测电极于光感层上。
Description
技术领域
本发明涉及一种半导体装置及其制造方法,且特别是涉及一种感测装置及其制造方法。
背景技术
随着科技的进展,个人用电子设备的功能日益增加。举例来说,现在市面上的手机往往除了通话功能以外,还包含了照相功能、录影功能、记事功能、上网功能……等等生活中时常会使用的功能。在这些具备多功能的电子设备中,往往设置有感测装置,感测装置能侦测电子产品所处的环境的光线,除了能帮助使用者获得更佳的拍照、录影品质外,部分的感测装置还能侦测使用者手指表面的起伏,使电子产品具备指纹识别的功能。
一般来说,感测装置中的光感层与其下方的感测电极为不同光掩模工艺。然而,不同光掩模工艺之间常会有偏移产生。因此,为了降低偏移的影响,常会使光感层较其下方的感测电极内缩。如此一来,可能会降低光感层的感光面积,而使其感测装置的感光能力降低。
发明内容
本发明提供一种感测装置的制造方法,可以减少光掩模工艺,降低制造成本。
本发明提供一种感测装置,可以具有优选感光能力,而可以具有优选的感测品质。
本发明的感测装置的制作方法包括提供基板,形成图案化半导体层于所述基板上,形成栅极绝缘层于所述基板上并覆盖所述图案化半导体层,形成栅极于所述栅极绝缘层上。形成层间介电层于所述基板上并覆盖所述栅极及所述栅极绝缘层,且所述层间介电层具有暴露出部分所述图案化半导体层的介电开口。形成第二导电材料层于所述层间介电层上,形成光感材料层于所述第二导电材料层上。通过光掩模以于所述基板上形成图案化光致抗蚀剂层。通过所述图案化光致抗蚀剂层移除部分的所述光感材料层以形成光感层,且移除部分的所述第二导电材料层以形成第一感测电极。形成第二感测电极于所述光感层上。
本发明的感测装置包括基板、主动元件以及光感元件。所述主动元件设置于所述基板上,其中所述主动元件包括栅极、通道、源极及漏极。光感元件,设置于所述基板上,其中所述光感元件包括第一感测电极、第二感测电极及夹于所述第一感测电极及所述第二感测电极之间的光感层,其中所述第一感测电极电连接于所述漏极,且所述光感层的面积与所述第一感测电极的面积基本上相同。
本发明的另一感测装置包括基板、主动元件以及光感元件。所述主动元件设置于所述基板上,其中所述主动元件包括栅极、通道、源极及漏极。光感元件,设置于所述基板上,其中所述光感元件包括第一感测电极、第二感测电极及夹于所述第一感测电极及所述第二感测电极之间的光感层,其中所述漏极完全重叠于所述第一感测电极。
基于上述,本发明的感测装置通过在同一道光掩模下形成第一感测电极及感测层,与已知的工艺相比可减少一道光掩模的使用,进而可降低感测装置的制造成本。且由本发明的感测装置的制造方法所得的感测装置,其具有较大面积的光感层,因此可以提升感测装置的感光能力,并使感测装置的品质提升。
附图说明
图1A至图1H是本发明第一实施例的感测装置的制造流程示意图;
图2是本发明第一实施例的感测装置的部分上视示意图。
符号说明
100:感测装置
110:基板
120:缓冲层
130:图案化半导体层
140:栅极绝缘层
150:第一图案化导电层
160:层间介电层
160a、160b:介电开口
170:第二导电材料层
170P:第二图案化导电层
172:第一感测电极
172w、182w:侧壁
174:第一信号线
176:第二信号线
180:光感材料层
180P:图案化光感材料层
182、184:光感层
190:第三导电材料层
192:第二感测电极
194:第一连接线
A-A’:剖线
CH:通道
D:漏极
d1:距离
G:栅极
MK:光掩模
OP1:第一开口
OP2:第二开口
PL:第一图案化绝缘层
PR:光致抗蚀剂材料层
PPR、PPR1、PPR2、PPR3:图案化光致抗蚀剂层
PS:光感元件
R1:第一区
R2:第二区
S:源极
T:主动(有源)元件
t1、t2:厚度
具体实施方式
在附图中,为了清楚起见,放大了层、膜、面板、区域等的厚度。在整个说明书中,相同的附图标记表示相同的元件。应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件「上」或「连接到」另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为「直接在另一元件上」或「直接连接到」另一元件时,不存在中间元件。如本文所使用的,「连接」可以指物理及/或电连接。再者,「电连接」或「耦合」可为二元件间存在其它元件。
应当理解,尽管术语「第一」、「第二」等在本文中可以用于描述各种元件、部件、区域、层及/或部分,但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此,下面讨论的「第一元件」、「部件」、「区域」、「层」或「部分」可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的,而不是限制性的。如本文所使用的,除非内容清楚地指示,否则单数形式「一」、「一个」和「该」旨在包括多个形式,包括「至少一个」。「或」表示「及/或」。如本文所使用的,术语「及/或」包括一个或多个相关所列项目的任何和所有组合。还应当理解,当在本说明书中使用时,术语「包括」及/或「包括」指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件,但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
此外,诸如「下」或「底部」和「上」或「顶部」的相对术语可在本文中用于描述一个元件与另一元件的关系,如图所示。应当理解,相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如,如果一个附图中的装置翻转,则被描述为在其他元件的「下」侧的元件将被定向在其他元件的「上」侧。因此,示例性术语「下」可以包括「下」和「上」的取向,取决于附图的特定取向。类似地,如果一个附图中的装置翻转,则被描述为在其它元件「下方」或「下方」的元件将被定向为在其它元件「上方」。因此,示例性术语「下面」或「下面」可以包括上方和下方的取向。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此,可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此,本文所述的实施例不应被解释为限于如本文所示的区域的特定形状,而是包括例如由制造导致的形状偏差。例如,示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外,所示的锐角可以是圆的。因此,图中所示的区域本质上是示意性的,并且它们的形状不是旨在示出区域的精确形状,并且不是旨在限制权利要求的范围。
图1A至图1H是依照本发明第一实施例的感测装置的制造流程示意图。
请参照图1A,提供基板110。基板110例如为硬质基板(rigid substrate)或可挠式基板(flexible substrate)等,本发明并不限于此。举例而言,基板110的材料可为玻璃、塑胶、复合材料或其他可以提供支撑且可制作板状结构的材料。
请继续参照图1A,形成图案化半导体层130于基板110上。形成图案化半导体层130的方法例如可利用化学气相沉积法全面性地形成半导体材料层(未绘示)于基板110上,再通过光刻蚀刻工艺形成图案化半导体层130。其中图案化半导体层130可为单层或多层结构,其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如:铟锌氧化物、铟镓锌氧化物、其它合适的材料或上述的组合)、其它合适的材料、含有掺杂物(dopant)于上述材料中或上述材料的组合。在一些实施例中,在半导体材料层形成于基板110之前,可先形成缓冲层120于基板110上。缓冲层120的材料例如为氮化硅或氧化硅,本发明不以此为限。
请继续参照图1A,形成栅极绝缘层140于基板110上并覆盖图案化半导体层130。栅极绝缘层140可以全面性地形成于基板110上,以覆盖图案化半导体层130的上表面及侧表面。栅极绝缘层140的形成方法例如是利用物理气相沉积法、化学气相沉积法、涂布法或其他适宜的方式所形成。
在本实施例中,栅极绝缘层140的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如:聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合,但本发明不以此为限。栅极绝缘层140可为单层结构,但本发明并不限于此。在其他实施例中,栅极绝缘层140也可为多层结构。
请继续参照图1A,形成栅极G于栅极绝缘层140上。举例来说,可先利用物理气相沉积法或金属化学气相沉积法于栅极绝缘层140上形成第一导电材料层(未绘示)。接着,图案化第一导电材料层,以形成第一图案化导电层150于栅极绝缘层140上,其中部分第一图案化导电层150可构成栅极G。第一图案化导电层150一般是使用金属材料,然而本发明不限于此。
请继续参照图1A,形成层间介电层160于所述基板110上。层间介电层160可以全面性地形成于基板110上,并覆盖栅极绝缘层140及栅极G的上表面及侧表面。层间介电层160的形成方法例如是利用物理气相沉积法、化学气相沉积法、涂布法或其他适宜的方式所形成。在本实施例中,层间介电层160还具有暴露出部分图案化半导体层130的介电开口160a、160b,介电开口160a、160b例如是通过光刻蚀刻工艺所形成。
在本实施例中,层间介电层160的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如:聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合,但本发明不以此为限。层间介电层160可为单层结构,但本发明并不限于此。在其他实施例中,层间介电层160也可为多层结构。
请继续参照图1A,形成第二导电材料层170于所述层间介电层160上。第二导电材料层170例如是利用物理气相沉积法或金属化学气相沉积法全面性地形成于层间介电层160上,以覆盖层间介电层160,并填入层间介电层160的介电开口160a、160b,以使第二导电材料层170与图案化半导体层130电性相连。第二导电材料层170一般是使用金属材料,但本发明不限于此。
请继续参照图1A,形成光感材料层180于所述第二导电材料层170上。光感材料层180例如是利用化学气相沉积法全面性地形成于第二导电材料层170上。在本实施例中,光感材料层180的材料包括富硅氧化物,但本发明不限于此。根据其他实施例,光感材料层180的材料可包括富硅氮化物、富硅氮氧化物、富硅碳化物、富硅碳氧化物、氢化富硅氧化物、氢化富硅氮化物、氢化富硅碳化物或其组合。
请同时参照图1A、1B,通过光掩模MK以于基板110上形成图案化光致抗蚀剂层PPR。举例来说,可以于光感材料层180上形成光致抗蚀剂材料层PR。然后,利用光掩模MK对光致抗蚀剂材料层PR进行光刻工艺,以形成图案化光致抗蚀剂层PPR。
在本实施例中,光掩模MK为半调光掩模(half-tone mask)或称为灰度光掩模(gray-scale mask)。光掩模MK具有第一区R1以及第二区R2,且第二区R2的透光率可以高于第一区R1的透光率。图案化光致抗蚀剂层PPR包括第一光致抗蚀剂区PPR1及第二光致抗蚀剂区PPR2,且第一光致抗蚀剂区PPR1的厚度t1大于第二光致抗蚀剂区PPR2的厚度t2。其中,光掩模MK的第一区R1与图案化光致抗蚀剂层PPR的第一光致抗蚀剂区PPR1对应,光掩模MK的第二区R2与图案化光致抗蚀剂层PPR的第二光致抗蚀剂区PPR2对应。
请参照图1C、图1D,通过图案化光致抗蚀剂层PPR移除部分的光感材料层180以形成图案化光感材料层180P,且移除部分的第二导电材料层170以形成第一感测电极172。举例来说,可以图案化光致抗蚀剂层PPR的第一光致抗蚀剂区PPR1及第二光致抗蚀剂区PPR2作为掩模,通过一次或多次蚀刻,以移除未被第一光致抗蚀剂区PPR1及第二光致抗蚀剂区PPR2所覆盖的部分光感材料层180及部分的第二导电材料层170,进而形成图案化光感材料层180P及第一感测电极172。
在本实施例中,图案化光感材料层180P及第一感测电极172可以是经过两道蚀刻工艺而形成。举例而言,如图1C所示,第一道蚀刻工艺先将未被第一光致抗蚀剂区PPR1及第二光致抗蚀剂区PPR2所覆盖的部分光感材料层180移除,以形成图案化光感材料层180P。之后,如图1D所示,第二道蚀刻工艺再将未被第一光致抗蚀剂区PPR1及第二光致抗蚀剂区PPR2所覆盖的部分第二导电材料层170移除,以形成第二图案化导电层170P,其中第二图案化导电层170P包括第一感测电极172。在一可能的实施例中,图案化光感材料层180P及第一感测电极172可经由同一道蚀刻工艺而形成,本发明不以此为限。蚀刻工艺例如可为湿式蚀刻或干式蚀刻,本发明不以此为限。
请参照图1D,第二图案化导电层170P还可以包括第一信号线174及/或第二信号线176。其中,第一感测电极172及第二信号线176与第一光致抗蚀剂区PPR1对应,第一信号线174与第二光致抗蚀剂区PPR2对应。第一感测电极172及第二信号线176分别通过介电开口160b、160a与图案化半导体层130连接。
请参照图1E,移除部分图案化光致抗蚀剂层PPR。举例而言,减少第一光致抗蚀剂区PPR1的厚度以形成第三光致抗蚀剂区PPR3,并移除第二光致抗蚀剂区PPR2,使部分图案化光感材料层180P被暴露出来。移除图案化光致抗蚀剂层PPR的方式例如可以通过灰化工艺,但本发明不限于此。
请参照图1F,通过第三光致抗蚀剂区PPR3移除部分的图案化光感材料层180P,以形成光感层182。举例来说,可以图案化光致抗蚀剂层PPR的第三光致抗蚀剂区PPR3作为掩模,通过湿式蚀刻或干式蚀刻,以移除未被第三光致抗蚀剂区PPR3所覆盖的部分图案化光感材料层180P,进而形成光感层182。光感层182与第一感测电极172对应,叠置于第一感测电极172上,光感层182的侧壁182w与第一感测电极172的侧壁172w基本上切齐。
在一些实施例中,移除部分的图案化光感材料层180P,还可以形成光感层184。光感层184与第二信号线176对应,叠置于第二信号线176上。
请参照图1G,移除第三光致抗蚀剂区PPR3。例如可利用灰化工艺将第三光致抗蚀剂区PPR3移除,以暴露出光感层182、184的上表面。
请参照图1H,形成第一图案化绝缘层PL于基板110上,且第一图案化绝缘层PL具有暴露出部分的光感层182的第一开口OP1及暴露出部分的第一信号线174的第二开口OP2。第一图案化绝缘层PL的形成方法例如可利用物理气相沉积法、化学气相沉积法、涂布法或其他适宜的方式形成第一绝缘材料层(未绘示)于基板110上,并覆盖层间介电层160、第一感测电极172、第一信号线174、第二信号线176及光感层182、184。接着,再通过光刻蚀刻工艺,图案化第一绝缘材料层,以形成第一图案化绝缘层PL,其中第一图案化绝缘PL层具有第一开口OP1及第二开口OP2,第一图案化绝缘层PL的第一开口OP1可暴露出光感层182的部分上表面,第一图案化绝缘层PL的第二开口OP2可暴露出第一信号线174的部分上表面。第一图案化绝缘层PL的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如:聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合。
请继续参照图1H,形成第三导电材料层190于第一图案化绝缘层PL上,且填入第一开口OP1及第二开口OP2。例如可以通过溅镀法,以于第一图案化绝缘层PL上全面性地形成第三导电材料层190,并填入第一图案化绝缘层PL的第一开口OP1及第二开口OP2。第三导电材料层190的材料可以包括金属氧化物导电材料(例如:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物)、其他适宜的透明导电材料、或者是上述至少二者的堆叠层,但本发明不限于此。
第三导电材料层190可视需求图案化,例如通过光刻蚀刻工艺,移除部分的第三导电材料层190,以形成第二感测电极192及第一连接线194。在图1H中,第二感测电极192位于第一开口OP1中,使光感层182夹于第一感测电极172及第二感测电极192之间,其中第一感测电极172、光感层182及第二感测电极192可构成至少一光感元件PS。第一连接线194位于第二开口OP2中,并与第二感测电极192及第一信号线174电连接。应理解图1H仅代表感测装置100的部分剖面示意图,感测装置100的其他部分的第三导电材料层190也可被图案化而有部分被移除,本发明不以此为限。
基于上述,在本实施方式中,光感层182及第一感测电极172为通过同一道光掩模MK所形成,因此光感层182在基板110的投影面积与第一感测电极172在基板110的投影面积基本上相同,与已知的工艺相比可减少一道光掩模的使用并且增加光感层182的面积,进而可降低感测装置100的制造成本,并提升其感光能力。
经过上述工艺后即可大致上完成本实施例的感测装置100的制作。
图2是依照本发明第一实施例的感测装置的部分上视示意图。图1H对应了图2剖线A-A’的位置,且为了清楚表示,图2省略绘示了图1H中的部分构件,且第三导电材料层190以透视方式绘示。
请参照图1H及图2,感测装置100包括依序堆叠的基板110、图案化半导体层130、第一图案化导电层150、第二图案化导电层170P、光感层182及第二感测电极192。其中部分图案化半导体层130可以构成至少一通道CH,部分第一图案化导电层150可以构成至少一栅极G,部分第二图案化导电层170P可以构成至少一第一感测电极172、一漏极D及一源极S,栅极G、通道CH、源极S以及漏极D可以构成主动元件T,第一感测电极172、光感层182及第二感测电极192可以构成光感元件PS,其中漏极D与第一感测电极172电连接。
换句话说,感测装置100至少包括基板110、主动元件T及光感元件PS。主动元件T设置于基板110上,主动元件T例如为薄膜晶体管,包括栅极G、通道CH、源极S及漏极D。光感元件PS设置于基板110上,光感元件PS包括第一感测电极172、第二感测电极192及夹于第一感测电极172及第二感测电极192之间的光感层182。漏极D可完全重叠于第一感测电极172并与第一感测电极172电连接,换言之,第一感测电极172也可视为主动元件T的漏极D。
请继续参照图1H及图2,光感层182在基板110的投影面积与第一感测电极172在基板110的投影面积基本上相同,且光感层182的侧壁182w与第一感测电极172的侧壁172w基本上切齐。前述的「基本上切齐」,包括光感层182的侧壁182w与第一感测电极172的侧壁172w之间的距离d1小于0.5微米(micrometer;μm)。由于光感层182在基板110的投影面积与第一感测电极172在基板110的投影面积基本上相同,使本发明的感测装置相较于已知的感测装置具有较大面积的光感层,因此可以提升感测装置的感光能力,并使感测装置的品质提升。
在图1H及图2中,感测装置100还可以包括第一信号线174及第一连接线194。第一信号线174例如可作为接地或其他信号连接使用,与第一感测电极172位于相同膜层。第一连接线194电连接于第一信号线174及第二感测电极192,使第一信号线174与第二感测电极192电连接。
在图1H及图2中,感测装置100还可以包括第二信号线176。第二信号线176例如为数据线,可与源极S重叠,并与源极S电连接,换言之,第二信号线176也可视为主动元件T的源极S。第二信号线176与第一感测电极172位于相同膜层,且光感层184还可设置于第二信号线176上,本发明不以此为限。
综上所述,本发明的感测装置通过在同一道光掩模下形成第一感测电极及感测层,与已知的工艺相比可减少一道光掩模的使用,进而可降低感测装置的制造成本。且由本发明的感测装置的制造方法所得的感测装置,其具有较大面积的光感层,因此可以提升感测装置的感光能力,并使感测装置的品质提升。
虽然结合以上实施例公开了本发明,然而其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (10)
1.一种感测装置的制作方法,包括:
提供基板;
形成图案化半导体层于所述基板上;
形成栅极绝缘层于所述基板上并覆盖所述图案化半导体层;
形成栅极于所述栅极绝缘层上;
形成层间介电层于所述基板上并覆盖所述栅极及所述栅极绝缘层,且所述层间介电层具有暴露出部分所述图案化半导体层的介电开口;
形成第二导电材料层于所述层间介电层上;
形成光感材料层于所述第二导电材料层上;
通过光掩模以于所述基板上形成图案化光致抗蚀剂层;
通过所述图案化光致抗蚀剂层移除部分的所述光感材料层以形成光感层,且移除部分的所述第二导电材料层以形成第一感测电极;以及
形成第二感测电极于所述光感层上。
2.如权利要求1所述的制作方法,还包括:
通过所述图案化光致抗蚀剂层移除部分的所述第二导电材料层以形成第一信号线;
形成第一图案化绝缘层于所述基板上,且所述第一图案化绝缘层具有暴露出部分的所述光感层的第一开口及暴露出部分的所述第一信号线的第二开口;
形成第三导电材料层于所述第一图案化绝缘层上,且填入所述第一开口及所述第二开口;以及
移除部分的所述第三导电材料层,以形成所述第二感测电极及第一连接线,其中所述第一连接线电连接于所述第二感测电极及所述第一信号线。
3.如权利要求2所述的制作方法,其中所述图案化光致抗蚀剂层包括第一光致抗蚀剂区及第二光致抗蚀剂区,所述第一光致抗蚀剂区的厚度大于所述第二光致抗蚀剂区的厚度,且所述方法还包括:
通过所述第一光致抗蚀剂区及所述第二光致抗蚀剂区,移除部分的所述光感材料层以形成图案化光感材料层,且移除部分的所述第二导电材料层以形成所述第一感测电极及所述第一信号线,其中所述第一感测电极对应于所述第一光致抗蚀剂区,且所述第一信号线对应于所述第二光致抗蚀剂区;以及
移除部分的所述图案化光感材料层,以形成所述光感层。
4.如权利要求3所述的制作方法,还包括:
在形成所述第一感测电极及所述第一信号线之后,减少所述第一光致抗蚀剂区的厚度以形成第三光致抗蚀剂区;以及
通过所述第三光致抗蚀剂区移除部分的所述图案化光感材料层,以形成所述光感层。
5.如权利要求1所述的制作方法,还包括:
通过所述图案化光致抗蚀剂层移除部分的第二导电材料层以形成第二信号线。
6.一种感测装置,包括:
基板;
主动元件,设置于所述基板上,其中所述主动元件包括栅极、通道、源极及漏极;以及
光感元件,设置于所述基板上,其中所述光感元件包括第一感测电极、第二感测电极及夹于所述第一感测电极及所述第二感测电极之间的光感层,其中所述第一感测电极电连接于所述漏极,且所述光感层的面积与所述第一感测电极的面积基本上相同。
7.如权利要求6所述的感测装置,所述第一感测电极的侧壁与所述光感层的侧壁基本上切齐。
8.一种感测装置,包括:
基板;
主动元件,设置于所述基板上,其中所述主动元件包括栅极、通道、源极及漏极;以及
光感元件,设置于所述基板上,其中所述光感元件包括第一感测电极、第二感测电极及夹于所述第一感测电极及所述第二感测电极之间的光感层,其中所述漏极完全重叠于所述第一感测电极。
9.如权利要求6或8所述的感测装置,还包括:
第一信号线;以及
第一连接线,电连接于所述第二感测电极及所述第一信号线。
10.如权利要求6或8所述的感测装置,还包括:
第二信号线,电连接于所述源极。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063066391P | 2020-08-17 | 2020-08-17 | |
US63/066,391 | 2020-08-17 | ||
TW110109694A TWI761139B (zh) | 2020-08-17 | 2021-03-18 | 感測裝置及其製造方法 |
TW110109694 | 2021-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113591687A true CN113591687A (zh) | 2021-11-02 |
CN113591687B CN113591687B (zh) | 2023-06-30 |
Family
ID=78251514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110861483.4A Active CN113591687B (zh) | 2020-08-17 | 2021-07-29 | 感测装置及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113591687B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090278121A1 (en) * | 2008-05-08 | 2009-11-12 | Tpo Displays Corp. | System for displaying images and fabrication method thereof |
CN102609137A (zh) * | 2011-01-21 | 2012-07-25 | 三星电子株式会社 | 触摸感应基板 |
CN104766847A (zh) * | 2014-01-07 | 2015-07-08 | 财团法人工业技术研究院 | 导通孔结构、封装结构以及光感测元件封装 |
US20170053945A1 (en) * | 2015-08-18 | 2017-02-23 | Chunghwa Picture Tubes, Ltd. | Pixel structure and manufacturing method thereof background |
US20170124373A1 (en) * | 2015-10-29 | 2017-05-04 | Au Optronics Corporation | Photo-sensing unit, photo-sensing apparatus, and method for fabricating photo-sensing unit |
CN107369717A (zh) * | 2017-05-09 | 2017-11-21 | 友达光电股份有限公司 | 薄膜晶体管及其光电装置 |
CN108010969A (zh) * | 2017-10-30 | 2018-05-08 | 友达光电股份有限公司 | 感测单元及其制造方法 |
CN111430386A (zh) * | 2020-04-01 | 2020-07-17 | 京东方科技集团股份有限公司 | 光电探测器、显示基板及光电探测器的制作方法 |
-
2021
- 2021-07-29 CN CN202110861483.4A patent/CN113591687B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090278121A1 (en) * | 2008-05-08 | 2009-11-12 | Tpo Displays Corp. | System for displaying images and fabrication method thereof |
CN102609137A (zh) * | 2011-01-21 | 2012-07-25 | 三星电子株式会社 | 触摸感应基板 |
CN104766847A (zh) * | 2014-01-07 | 2015-07-08 | 财团法人工业技术研究院 | 导通孔结构、封装结构以及光感测元件封装 |
US20170053945A1 (en) * | 2015-08-18 | 2017-02-23 | Chunghwa Picture Tubes, Ltd. | Pixel structure and manufacturing method thereof background |
US20170124373A1 (en) * | 2015-10-29 | 2017-05-04 | Au Optronics Corporation | Photo-sensing unit, photo-sensing apparatus, and method for fabricating photo-sensing unit |
CN107369717A (zh) * | 2017-05-09 | 2017-11-21 | 友达光电股份有限公司 | 薄膜晶体管及其光电装置 |
CN108010969A (zh) * | 2017-10-30 | 2018-05-08 | 友达光电股份有限公司 | 感测单元及其制造方法 |
CN111430386A (zh) * | 2020-04-01 | 2020-07-17 | 京东方科技集团股份有限公司 | 光电探测器、显示基板及光电探测器的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113591687B (zh) | 2023-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129992B2 (en) | Method for manufacturing transistor | |
US10818732B2 (en) | Photosensitive sensor, manufacturing method of the same, and electronic device | |
WO2016119324A1 (zh) | 阵列基板及其制作方法、显示装置 | |
JP3507771B2 (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
WO2017173714A1 (zh) | 触控显示基板及其制作方法 | |
TW200947683A (en) | Method for fabricating light sensor | |
US8179506B2 (en) | Method for fabricating a pixel structure and the pixel structure | |
TWI464808B (zh) | 薄膜電晶體陣列基板及其製作方法 | |
WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
WO2019179128A1 (zh) | 阵列基板的制造方法、阵列基板、显示面板和显示装置 | |
US20060183266A1 (en) | Method of fabricating CMOS image sensor | |
WO2018196403A1 (zh) | 阵列基板及其制作方法、显示装置 | |
US9466621B2 (en) | Array substrates and optoelectronic devices | |
TWI761139B (zh) | 感測裝置及其製造方法 | |
KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
TWI309089B (en) | Fabrication method of active device array substrate | |
CN113591687B (zh) | 感测装置及其制造方法 | |
KR100801522B1 (ko) | 픽셀 구조체 제조 방법 | |
US20230017854A1 (en) | Display substrate and manufacturing method, and display device | |
US20090045402A1 (en) | TFT array substrate and manufacturing method the same | |
US9142654B2 (en) | Manufacturing method of oxide semiconductor thin film transistor | |
CN112309970B (zh) | 阵列基板的制作方法以及阵列基板 | |
CN113782493A (zh) | 阵列基板的制备方法及阵列基板 | |
US7808569B2 (en) | Method for manufacturing pixel structure | |
JP4376500B2 (ja) | レジスト埋め込み方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |