CN113782493A - 阵列基板的制备方法及阵列基板 - Google Patents

阵列基板的制备方法及阵列基板 Download PDF

Info

Publication number
CN113782493A
CN113782493A CN202110973150.0A CN202110973150A CN113782493A CN 113782493 A CN113782493 A CN 113782493A CN 202110973150 A CN202110973150 A CN 202110973150A CN 113782493 A CN113782493 A CN 113782493A
Authority
CN
China
Prior art keywords
layer
patterned
source drain
photoresist
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110973150.0A
Other languages
English (en)
Other versions
CN113782493B (zh
Inventor
卢马才
刘念
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110973150.0A priority Critical patent/CN113782493B/zh
Publication of CN113782493A publication Critical patent/CN113782493A/zh
Application granted granted Critical
Publication of CN113782493B publication Critical patent/CN113782493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请实施例公开了一种阵列基板的制备方法及阵列基板，以同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，从而在形成用于使图案化的像素电极与连接走线连接的过孔时，只需要刻蚀第一绝缘层和钝化层。而第一绝缘层刻蚀难度较低，第二绝缘层刻蚀难度较大，因此，同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，可以降低形成用于使图案化的像素电极与连接走线连接的过孔的蚀刻难度，进而降低采用同一道光罩工艺形成图案化的钝化层和图案化的像素电极层的制程难度。

Description

阵列基板的制备方法及阵列基板
技术领域
本申请涉及显示领域，具体涉及一种阵列基板的制备方法及阵列基板。
背景技术
目前，由于液晶显示技术的成本较低，因此液晶显示技术在电视领域具有很强的市场竞争力。在液晶显示电视领域中，通常采用氢化非晶硅薄膜晶体管，且氢化非晶硅薄膜晶体管一般采用四道光刻工艺形成。
其中，为了减少制程时间，可以采用三道光刻工艺来形成薄膜晶体管。但采用三道光刻工艺来形成薄膜晶体管，制程难度较大。其中，采用三道光刻工艺来形成薄膜晶体管的难点主要在于采用一道光刻工艺形成图案化的钝化层和图案化的像素电极层难度较大。
因此，如何降低采用一道光刻工艺形成图案化的钝化层以及图案化的像素电极层的制程难度是面板厂家需要攻克的难关。
发明内容
本申请实施例提供一种阵列基板的制备方法及阵列基板，以解决现有技术中，采用一道光刻工艺形成图案化的钝化层以及图案化的像素电极层制程难度较大的技术问题。
本申请实施例提供一种阵列基板的制备方法，所述制备方法包括：
在所述衬底上设置栅极层，对所述栅极层进行图案化处理形成图案化的栅极层和连接走线；
在所述图案化的栅极层和所述连接走线上依次层叠设置第一绝缘层和第二绝缘层，所述第一绝缘层覆盖所述图案化的栅极层和所述衬底；
在所述第二绝缘层上依次层叠设置有源层和源漏极层，对所述源漏极层、所述有源层和所述第二绝缘层进行图案化处理形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层；
在所述图案化的源漏极层和所述第一绝缘层依次层叠设置钝化层和光刻胶层，且所述钝化层覆盖所述第一绝缘层；
对所述钝化层和所述光刻胶层进行图案化处理形成图案化的钝化层和图案化的光刻胶层；
在所述图案化的钝化层和所述图案化的光刻胶层上设置像素电极层，剥离所述图案化的光刻胶层，形成图案化的像素电极层。
可选的，在本申请的一些实施例中，所述在所述衬底上设置栅极层，对所述栅极层进行图案化处理形成图案化的栅极层和连接走线，包括以下步骤；
在所述衬底上设置栅极层；
提供一栅极层光罩，以所述栅极层光罩为掩模对所述栅极层进行曝光显影处理，形成图案化的栅极层和连接走线。
可选的，在本申请的一些实施例中，所述在所述第二绝缘层上依次层叠设置有源层和源漏极层，对所述源漏极层、所述有源层和所述第二绝缘层进行图案化处理形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，包括以下步骤：
在所述第二绝缘层上依次层叠设置有源层和源漏极层；
在所述源漏极层上形成光阻层；
提供一源漏极层光罩，以所述源漏极层光罩为掩模对所述光阻层进行曝光显影处理，形成过渡光阻层；
以所述过渡光阻层为基准对所述有源层以及源漏极层进行刻蚀处理，形成过渡源漏极层和图案化的有源层；
以所述图案化的光阻层为基准对第二绝缘层进行刻蚀处理，形成图案化的第二绝缘层；
对所述过渡光刻胶层进行灰化处理，形成图案化的光刻胶层；
以所述图案化的光刻胶层为基准对所述过渡源漏极层进行刻蚀处理，形成图案化的源漏极层。
可选的，在本申请的一些实施例中，所述源漏极光罩为半色调掩模或灰色调掩模。
可选的，在本申请的一些实施例中，所述对所述钝化层和所述光刻胶层进行图案化处理形成图案化的钝化层和图案化的光刻胶层，包括以下步骤：提供一像素电极层光罩，以所述像素电极层光罩为掩模对所述光刻胶层和所述钝化层进行曝光显影处理，形成过渡光刻胶层和图案化的钝化层；
以所述过渡光刻胶层为基准对所述图案化的钝化层进行刻蚀处理，形成第一过孔和第二过孔，所述第一过孔贯穿所述图案化的钝化层，以使所述图案化的源漏极层露出，所述第二过孔贯穿所述图案化的钝化层以及所述第一绝缘层，以使所述连接走线露出；
对所述过渡光阻层进行灰化处理，以形成图案化的光阻层。
可选的，在本申请的一些实施例中，所述在所述图案化的钝化层和所述图案化的光刻胶层上设置像素电极层，剥离所述图案化的光刻胶层，形成图案化的像素电极层，包括以下步骤：
对所述图案化的光阻层进行光阻植绒处理，以使所述图案化的光阻层表面出现粗糙结构；
在所述图案化的钝化层和所述图案化的光刻胶层上设置像素电极层；
采用光阻剥离工艺去除图案化的光刻胶层，形成图案化的像素电极层。
可选的，在本申请的一些实施例中，所述采用光阻剥离工艺去除图案化的光刻胶层，形成图案化的像素的步骤之前，还包括以下步骤：
采用像素电极半蚀刻工艺去除位于所述图案化的光刻胶层上方的像素电极层。
可选的，在本申请的一些实施例中，所述像素电极光罩为半色调掩模或灰色调掩模。
相应的，本申请实施例还提供一种阵列基板，包括：
衬底；
图案化的栅极层，所述图案化的栅极层设置在所述衬底上；
连接走线，所述连接走线在所述衬底上，且所述连接走线与所述图案化的栅极层同层设置；
第一绝缘层，所述第一绝缘层设置在所述图案化的栅极层和所述连接走线上，且覆盖所述衬底；
图案化的第二绝缘层，所述图案化的第二绝缘层上设置在所述第一绝缘层上；
图案化的有源层，所述图案化的有源层设置在所述图案化的第二绝缘层上；
图案化的源漏极层，所述图案化的源漏极层设置在所述图案化的有源层上，所述图案化的源漏极层、所述图案化的有源层和所述图案化的第二绝缘层经同一道光罩工艺形成；
图案化的钝化层，所述图案化的钝化层设置在所述图案化的源漏极层上，且覆盖图案化的源漏极层以及所述第一绝缘层；
图案化的像素电极层，所述图案化的像素电极层设置在所述图案化的钝化层上，所述图案化的像素电极层与所述图案化的栅极层和连接走线均连接。
可选的，在本申请的一些实施例中，所述第一绝缘层的材料为氮化硅或氮化硅以及氧化铝的组合，所述图案化的第二绝缘层的材料为氧化硅。
本申请实施例采用一种阵列基板的制备方法及阵列基板，以同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，从而在形成用于使图案化的像素电极与连接走线连接的过孔时，只需要刻蚀第一绝缘层和钝化层。而第一绝缘层刻蚀难度较低，第二绝缘层刻蚀难度较大，因此，同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，可以降低形成用于使图案化的像素电极与连接走线连接的过孔的蚀刻难度，进而降低采用同一道光罩工艺形成图案化的钝化层和图案化的像素电极层的制程难度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制备方法的流程示意图。
图2为本申请实施例提供的阵列基板的制备方法的第一子流程示意图。
图3为本申请实施例提供的步骤1011对应的阵列基板20的结构示意图。
图4为本申请实施例提供的步骤1012对应的阵列基板20的结构示意图。
图5为本申请实施例提供的步骤102对应的阵列基板的结构示意图。
图6为本申请实施例提供的阵列基板的制备方法的第二子流程示意图。
图7为本申请实施例提供的步骤1032对应的阵列基板的结构示意图。
图8为本申请实施例提供的步骤1033对应的阵列基板的结构示意图。
图9为本申请实施例提供的步骤1034对应的阵列基板的结构示意图。
图10为本申请实施例提供的步骤1035对应的阵列基板的结构示意图。
图11为本申请实施例提供的步骤1036对应的阵列基板的结构示意图。
图12为本申请实施例提供的步骤1037对应的阵列基板的结构示意图。
图13为本申请实施例提供的步骤104对应的阵列基板的结构示意图。
图14为本申请实施提供的阵列基板的制备方法的第三子流程示意图。
图15为本申请实施例提供的步骤1052对应的阵列基板的结构示意图。
图16为本申请实施例提供的步骤1053对应的阵列基板的结构示意图。
图17为本申请实施例提供的阵列基板的制备方法的第四子流程示意图。
图18为本申请实施例提供的步骤1061对应的阵列基板的结构示意图。
图19为本申请实施例提供的步骤1062对应的阵列基板的结构示意图。
图20为本申请实施例提供的步骤1063对应的阵列基板的结构示意图。
图21为本申请实施例提供的阵列基板的制备方法的第五子流程示意图。
图22为本申请实施例提供的步骤1064对应的阵列基板的结构示意图。
图23为本申请实施例提供的阵列基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“长度”、“宽度”、“厚度”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。
本申请实施例提供一种阵列基板的制备方法及阵列基板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图1-图22，图1为本申请实施例提供的阵列基板的制备方法的流程示意图。如图1所示，本申请实施例提供的阵列基板的制备方法包括以下步骤：
步骤101、在衬底201上设置栅极层202，对所述栅极层202进行图案化处理形成图案化的栅极层202a和连接走线202b。
需要说明的是，连接走线202b用于使像素内部的相邻像素电极实现内部连接，有助于8畴像素结构的实现，而且可以减少外部负载，改善低亮度画面的灰阶水平。
其中，图2为本申请实施例提供的阵列基板的制备方法的第一子流程示意图。如图2所示，步骤101包括以下步骤：
步骤1011、在衬底201上形成栅极层202。
其中，图3为本申请实施例提供的步骤1011对应的阵列基板20的结构示意图。
步骤1012、提供一栅极层光罩，以所述栅极层光罩为掩模对栅极层202进行曝光显影工艺，形成图案化的栅极层202a和连接走线202b。
其中，图4为本申请实施例提供的步骤1012对应的阵列基板20的结构示意图。
需要说明的是，栅极层光罩为普通掩模、半色调掩模以及灰色调掩模中的一种。图案化的栅极层202a和连接走线202b各处的厚度一致，因此采用普通掩模、半色调掩模以及灰色调掩模均可以一次形成图案化的栅极层202a和连接走线202b。
需要说明的是，图案化的栅极层202a的材料为钼(Mo)、钼(Mo)和铝(Al)的叠层、钼(Mo)和铜(Cu)的叠层、钼钛合金(MoTi)和铜(Cu)的叠层、钼钛合金(MoTi)-铜(Cu)-钼钛合金(MoTi)的叠层、钛铝合金(TiAl)和铝(Al)的叠层、钛(Ti)-铜(Cu)-钛(Ti)的叠层、钼(Mo)-铜(Cu)-氧化铟锌(IZO)的叠层、氧化铟锌(IZO)-铜(Cu)-氧化铟锌(IZO)的叠层、钼(Mo)-铜(Cu)-氧化铟锡(ITO)的叠层、镍(Ni)-铜(Cu)-镍(Ni)的叠层、钼钛镍合金(MoTiNi)-铜(Cu)-钼钛镍合金(MoTiNi)的叠层、钼镍合金(MoNi)-铜(Cu)-钼镍合金(MoNi)的叠层、镍铬合金(NiCr)-铜(Cu)-镍铬合金(NiCr)的叠层、钛镍合金(TiNi)-铜(Cu)-钛镍合金(TiNi)的叠层、钛铬合金(TiCr)-铜(Cu)-钛铬合金(TiCr)的叠层以及铜铌合金(CuNb)中的一种。
图案化的连接走线202b的材料为钼(Mo)、钼(Mo)和铝(Al)的叠层、钼(Mo)和铜(Cu)的叠层、钼钛合金(MoTi)和铜(Cu)的叠层、钼钛合金(MoTi)-铜(Cu)-钼钛合金(MoTi)的叠层、钛铝合金(TiAl)和铝(Al)的叠层、钛(Ti)-铜(Cu)-钛(Ti)的叠层、钼(Mo)-铜(Cu)-氧化铟锌(IZO)的叠层、氧化铟锌(IZO)-铜(Cu)-氧化铟锌(IZO)的叠层、钼(Mo)-铜(Cu)-氧化铟锡(ITO)的叠层、镍(Ni)-铜(Cu)-镍(Ni)的叠层、钼钛镍合金(MoTiNi)-铜(Cu)-钼钛镍合金(MoTiNi)的叠层、钼镍合金(MoNi)-铜(Cu)-钼镍合金(MoNi)的叠层、镍铬合金(NiCr)-铜(Cu)-镍铬合金(NiCr)的叠层、钛镍合金(TiNi)-铜(Cu)-钛镍合金(TiNi)的叠层、钛铬合金(TiCr)-铜(Cu)-钛铬合金(TiCr)的叠层以及铜铌合金(CuNb)中的一种。
步骤102、在图案化的栅极层202a和连接走线202b上依次层叠设置第一绝缘层203和第二绝缘层204，第一绝缘层203覆盖图案化的栅极层202a、连接走线202b和衬底201。
其中，图5为本申请实施例提供的步骤102对应的阵列基板的结构示意图。如图5所示，本申请实施例提供了两层绝缘层来用于使图案化的栅极层202a与其他导电结构绝缘。第一绝缘层203的材料为氧化铝以及氮化硅的叠层或氮化硅。第二绝缘层204的材料为氧化硅。
需要说明的是，由于氧化硅成膜容易导致图案化的栅极层202a氧化，因此，第一绝缘层203的材料不能选取氮化硅。而氧化铝成膜以及氮化硅成膜均不会导致图案化的栅极层202a氧化，因此，第一绝缘层203的材料选取氧化铝以及氮化硅的叠层或氮化硅。
另外，当绝缘层的材料采用氮化硅或氧化铝，会影响薄膜晶体管的器件特性，当绝缘层的材料氧化硅时，会提高薄膜晶体管的器件特性。因此需要设置不与图案化的栅极层202a接触的第二绝缘层204，且第二绝缘层204的材料选取氧化硅，可以提高薄膜晶体管的器件特性。
因此，本申请实施例提供的绝缘层，不仅可以避免图案化的栅极层202a出现氧化现象，还能够提高薄膜晶体管的器件特性。
步骤103、在第二绝缘层204上依次层叠设置有源层205和源漏极层206，对源漏极层205、有源层206和第二绝缘层204进行图案化处理形成图案化的源漏极层205a、图案化的有源层206a和图案化的第二绝缘层204a。
其中，图6为本申请实施例提供的阵列基板的制备方法的第二子流程示意图。如图6所示，步骤103包括以下步骤：
步骤1031、在第二绝缘层204上依次层叠设置有源层205和源漏极层206。
步骤1032、在源漏极层206上形成光阻层207。
其中，其中，图7为本申请实施例提供的步骤1032对应的阵列基板的结构示意图。
需要说明的是，有源层205的材料为铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)、铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锡氧化物(IGTO)、铟锌锡氧化物(IZTO)以及铟锡氧化物(ITO)中的一种。
源漏极层206的材料为钼(Mo)、钼(Mo)和铝(Al)的叠层、钼(Mo)和铜(Cu)的叠层、钼钛合金(MoTi)和铜(Cu)的叠层、钼钛合金(MoTi)-铜(Cu)-钼钛合金(MoTi)的叠层、钛铝合金(TiAl)和铝(Al)的叠层、钛(Ti)-铜(Cu)-钛(Ti)的叠层、钼(Mo)-铜(Cu)-氧化铟锌(IZO)的叠层、氧化铟锌(IZO)-铜(Cu)-氧化铟锌(IZO)的叠层、钼(Mo)-铜(Cu)-氧化铟锡(ITO)的叠层、镍(Ni)-铜(Cu)-镍(Ni)的叠层、钼钛镍合金(MoTiNi)-铜(Cu)-钼钛镍合金(MoTiNi)的叠层、钼镍合金(MoNi)-铜(Cu)-钼镍合金(MoNi)的叠层、镍铬合金(NiCr)-铜(Cu)-镍铬合金(NiCr)的叠层、钛镍合金(TiNi)-铜(Cu)-钛镍合金(TiNi)的叠层、钛铬合金(TiCr)-铜(Cu)-钛铬合金(TiCr)的叠层以及铜铌合金(CuNb)中的一种。
步骤1033、提供一源漏极层光罩，以源漏极层光罩为掩模对光阻层207进行曝光显影处理，形成过渡光阻层207a。
其中，图8为本申请实施例提供的步骤1033对应的阵列基板的结构示意图。
步骤1034、以过渡光阻层207a为基准对有源层205以及源漏极层206进行刻蚀处理，形成过渡源漏极层206b和图案化的有源层205a。
其中，图9为本申请实施例提供的步骤1034对应的阵列基板的结构示意图。
需要说明的是，在步骤1034中，需要刻蚀掉的膜层较多，因此步骤1034采用的刻蚀工艺为湿法刻蚀。另外，为了保证刻蚀的精度，步骤1034也可以采用干法刻蚀的刻蚀工艺来形成过渡源漏极层206b和图案化的有源层205a。
步骤1035、以过渡光阻层207a为基准对第二绝缘层204进行刻蚀处理，形成图案化的第二绝缘层204a。
其中，图10为本申请实施例提供的步骤1035对应的阵列基板的结构示意图。
需要说明的是，由于第二绝缘层204的材料为氧化硅，而氧化硅材料刻蚀难度较大，因此，以过渡光阻层207a为基准对第二绝缘层204进行刻蚀处理，可以使形成连接孔时，只需要刻蚀第一绝缘层203，从而减少形成连接孔的刻蚀难度。
另外。以过渡光阻层207a为基准对第二绝缘层204进行刻蚀处理的精度需要较高，因此以过渡光阻层207a为基准对第二绝缘层204进行刻蚀处理采用的刻蚀工艺为干法刻蚀。
步骤1036、对过渡光刻胶层207a进行灰化处理，形成图案化的光刻胶层207b；
其中，图11为本申请实施例提供的步骤1036对应的阵列基板的结构示意图。
步骤1037、以图案化的光刻胶层207b为基准对过渡源漏极层206b进行刻蚀处理，形成图案化的源漏极层206a。
其中，图12为本申请实施例提供的步骤1037对应的阵列基板的结构示意图。
需要说明的是，源漏极层光罩为半色调掩模或灰色调掩模。图案化的有源层205a和图案化的源漏极层206a是采用一道光罩形成的，而图案化的有源层205a和图案化的源漏极层206a在不同区需要去除掉的厚度不同，因此源漏极层光罩需要选用半色调掩模或灰色调掩模。
具体地，图案化的有源层205a包括沟道图案和导体区图案。图案化的源漏极层206b在衬底201上的正投影与导体区图案在衬底201上的正投影重叠，图案化的源漏极层206在衬底201上的正投影与沟道图案在衬底201上的正投影不重叠。因此，图案化的有源层205a和图案化的源漏极层206b在不同区需要去除掉的厚度不同。半色调掩模和灰色调掩模不同区的透光度不同，以半色调掩模和灰色调掩模进行曝光显影工艺，可以实现在不同区去除不同厚度材料的目的。
因此，以半色调掩膜或灰色调掩模来形成图案化的有源层205a和图案化的源漏极206b，可以获取符合要求的图案化的有源层205a和图案化的源漏极206b。
步骤104、在图案化的源漏极层206a和第一绝缘层203上依次层叠设置钝化层208和光刻胶层209，且钝化层208覆盖第一绝缘层203。
其中，图13为本申请实施提供的步骤104对应的阵列基板的结构示意图。
需要说明的是，钝化层208是采用沉积工艺形成的。钝化层208的材料为氧化硅、氮氧化硅、氧化硅和氮化硅的叠层和氧化硅和氧化铝的叠层中的一个。
步骤105、对钝化层208和光刻胶层209进行图案化处理形成图案化的钝化层208a和图案化的光刻胶层209a。
其中，图14为本申请实施提供的阵列基板的制备方法的第三子流程示意图，如图14所示，本申请实施例提供的步骤105包括：
1051、提供一像素电极层光罩，以像素电极光罩为掩模对光刻胶层209和钝化层208进行曝光显影处理，形成过渡光刻胶层209b和图案化的钝化层208a。
1052、以过渡光刻胶层209b为基准对图案化的钝化层208a进行刻蚀处理，形成第一过孔211和第二过孔212，第一过孔211贯穿图案化的钝化层208a，以使图案化的源漏极层206a露出，第二过孔212贯穿图案化的钝化层208a以及第一绝缘层203，以使连接走线202b露出。
其中，图15为本申请实施提供的步骤1052对应的阵列基板的结构示意图。
需要说明的是，第一过孔208a以及第二过孔208b采用的刻蚀工艺为干法刻蚀。
1053、对过渡光阻层209b进行灰化处理，以形成图案化的光阻层209a。
其中，图16为本申请实施提供的步骤1053对应的阵列基板的结构示意图。
步骤106、在图案化的钝化层207a和图案化的光刻胶层209a上设置像素电极层210，剥离图案化的光刻胶层209a，形成图案化的像素电极层210a，图案化的像素电极层210a与图案化的源漏极层206a和连接走线202b均连接。
其中，图17为本申请实施提供的阵列基板的制备方法的第四子流程示意图，如图17所示，本申请实施例提供的步骤106包括：
步骤1061、对图案化的光阻层209a进行光阻植绒处理，以使图案化的光阻层209a表面出现粗糙结构。
其中，图18为本申请实施提供的步骤1061对应的阵列基板的结构示意图。
步骤1062、在图案化的钝化层208a和图案化的光刻胶层209a上设置像素电极层210。
其中，图19为本申请实施提供的步骤1062对应的阵列基板的结构示意图。
需要说明的是，图案化的光刻胶层209a表面为粗糙结构，因此在后续形成像素电极层210时，像素电极层210会沉积在图案化的光刻胶层209a的粗糙结构上，从而使像素电极层210无法完全覆盖图案化的光刻胶层209a表面，从而便于剥离位于图案化的光刻胶层209a表面上的像素电极层210。具体地，图案化的光刻胶层209a表面的粗糙结构为绒面。
步骤1063、采用光阻剥离工艺去除图案化的光刻胶层209a，形成图案化的像素电极层210a。
其中，图20为本申请实施例提供的步骤1063对应的阵列基板的结构示意图。
需要说明的是，像素电极层光罩为半色调掩模或灰色调掩模。第一过孔211、第二过孔212以及图案化的像素电极层209a是采用一道光罩形成的，而第一过孔211、第二过孔212以及图案化的像素电极层209a在不同区需要去除掉的厚度不同，因此像素电极光罩需要选用半色调掩模或灰色调掩模。
具体地，半色调掩模和灰色调掩模不同区的透光度不同，以半色调掩模和灰色调掩模进行曝光显影工艺，可以实现在不同区去除不同厚度材料的目的。
其中，图21为本申请实施提供的阵列基板的制备方法的第五子流程示意图，如图21所示，在本申请实施例的步骤106中，步骤1063之前还包括:
步骤1064、采用像素电极半蚀刻工艺去除位于图案化的光刻胶层209a上方的像素电极层210。
其中，图22为本申请实施例提供的步骤1064对应的阵列基板的结构示意图。
需要说明的是，通过先去除图案化的光刻胶层209a上方的像素电极层210，可以大幅度降低采用光阻剥离工艺去除图案化的光刻胶层209a的难度，从而降低形成图案化的像素电极层210a的难度。
另外，由于像素电极层210位于图案化的光刻胶层209a上方，因此为了节省工艺流程，也可以采用光阻剥离工艺一次性去除图案化的光刻胶层209a和位于图案化的光刻胶层209a上方的像素电极层210。
在本申请实施例提供的阵列基板的制备方法中，以同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，从而在形成用于使图案化的像素电极与连接走线连接的过孔时，只需要刻蚀第一绝缘层和钝化层。而第一绝缘层刻蚀难度较低，第二绝缘层刻蚀难度较大，因此，同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，可以降低形成用于使图案化的像素电极与连接走线连接的过孔的蚀刻难度，进而降低采用同一道光罩工艺形成图案化的钝化层和图案化的像素电极层的制程难度。
相应的，本申请实施例还提供一种阵列基板。请参阅图23，图23为本申请实施例提供的阵列基板的结构示意图。如图23所示，本申请实施例提供的阵列基板30包括衬底301、图案化的栅极层302、连接走线303、第一绝缘层304、图案化的第二绝缘层305、图案化的有源层306、图案化的源漏极层307、钝化层308以及图案化的像素电极层309。
其中，图案化的栅极层302设置在衬底301上。连接走线303在衬底301上，且连接走线303与图案化的栅极层302同层设置。第一绝缘层304设置在图案化的栅极层302和连接走线303上，且覆盖衬底301。图案化的第二绝缘层305上设置在第一绝缘层304上。图案化的有源层306设置在图案化的第二绝缘层305上。图案化的源漏极层307设置在图案化的有源层306上。图案化的源漏极层307、图案化的有源层306和图案化的第二绝缘层305经同一道光罩工艺形成。图案化的钝化层308设置在图案化的源漏极层307上，且覆盖图案化的源漏极层307以及第一绝缘层304。图案化的像素电极层309设置在图案化的钝化层308上。图案化的像素电极层309与图案化的栅极层302和连接走线303均连接。
其中，第一绝缘层304的材料为氧化铝以及氮化硅的叠层或氮化硅。图案化的第二绝缘层305的材料为氧化硅。
需要说明的是，由于氧化硅成膜容易导致图案化的栅极层302氧化，因此，第一绝缘层304的材料不能选取氮化硅。而氧化铝成膜以及氮化硅成膜均不会导致图案化的栅极层302氧化，因此，第一绝缘层304的材料选取氧化铝以及氮化硅的叠层或氮化硅。
另外，当绝缘层的材料采用氮化硅或氧化铝，会影响薄膜晶体管的器件特性，当绝缘层的材料氧化硅时，会提高薄膜晶体管的器件特性。因此需要设置不与图案化的栅极层302接触的图案化的第二绝缘层305，且图案化的第二绝缘层305的材料选取氧化硅，可以提高薄膜晶体管的器件特性。
需要说明的是，由于图案化的第二绝缘层305的材料为氧化硅，而氧化硅材料刻蚀难度较大，因此使图案化的源漏极层307、图案化的有源层306和图案化的第二绝缘层305经同一道光罩工艺形成，可以使形成连接孔时，只需要刻蚀第一绝缘层304，从而减少形成连接孔的刻蚀难度。
另外，上述实施例已经对阵列基板的制备方法进行了详细描述，因此，本申请实施例对阵列基板的制备方法不做过多赘述。
在本申请实施例提供的阵列基板中，以同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，从而在形成用于使图案化的像素电极与连接走线连接的过孔时，只需要刻蚀第一绝缘层和钝化层。而第一绝缘层刻蚀难度较低，第二绝缘层刻蚀难度较大，因此，同一道光罩形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，可以降低形成用于使图案化的像素电极与连接走线连接的过孔的蚀刻难度，进而降低采用同一道光罩工艺形成图案化的钝化层和图案化的像素电极层的制程难度。
以上对本申请实施例所提供的一种阵列基板的制备方法及阵列基板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
在所述衬底上设置栅极层，对所述栅极层进行图案化处理形成图案化的栅极层和连接走线；
在所述图案化的栅极层和所述连接走线上依次层叠设置第一绝缘层和第二绝缘层，所述第一绝缘层覆盖所述图案化的栅极层、所述连接走线和所述衬底；
在所述第二绝缘层上依次层叠设置有源层和源漏极层，对所述源漏极层、所述有源层和所述第二绝缘层进行图案化处理形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层；
在所述图案化的源漏极层和所述第一绝缘层上依次层叠设置钝化层和光刻胶层，且所述钝化层覆盖所述第一绝缘层；
对所述钝化层和所述光刻胶层进行图案化处理形成图案化的钝化层和图案化的光刻胶层；
在所述图案化的钝化层和所述图案化的光刻胶层上设置像素电极层，剥离所述图案化的光刻胶层，形成图案化的像素电极层，所述图案化的像素电极层与图案化的源漏极层和连接走线均连接。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述衬底上设置栅极层，对所述栅极层进行图案化处理形成图案化的栅极层和连接走线，包括以下步骤；
在所述衬底上设置栅极层；
提供一栅极层光罩，以所述栅极层光罩为掩模对所述栅极层进行曝光显影处理，形成图案化的栅极层和连接走线。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述第二绝缘层上依次层叠设置有源层和源漏极层，对所述源漏极层、所述有源层和所述第二绝缘层进行图案化处理形成图案化的源漏极层、图案化的有源层和图案化的第二绝缘层，包括以下步骤：
在所述第二绝缘层上依次层叠设置有源层和源漏极层；
在所述源漏极层上形成光阻层；
提供一源漏极层光罩，以所述源漏极层光罩为掩模对所述光阻层进行曝光显影处理，形成过渡光阻层；
以所述过渡光阻层为基准对所述有源层以及源漏极层进行刻蚀处理，形成过渡源漏极层和图案化的有源层；
以所述过渡光阻层为基准对第二绝缘层进行刻蚀处理，形成图案化的第二绝缘层；
对所述过渡光刻胶层进行灰化处理，形成图案化的光刻胶层；
以所述图案化的光刻胶层为基准对所述过渡源漏极层进行刻蚀处理，形成图案化的源漏极层。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，所述源漏极光罩为半色调掩模或灰色调掩模。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述钝化层和所述光刻胶层进行图案化处理形成图案化的钝化层和图案化的光刻胶层，包括以下步骤：
提供一像素电极层光罩，以所述像素电极层光罩为掩模对所述光刻胶层和所述钝化层进行曝光显影处理，形成过渡光刻胶层和图案化的钝化层；
以所述过渡光刻胶层为基准对所述图案化的钝化层进行刻蚀处理，形成第一过孔和第二过孔，所述第一过孔贯穿所述图案化的钝化层，以使所述图案化的源漏极层露出，所述第二过孔贯穿所述图案化的钝化层以及所述第一绝缘层，以使所述连接走线露出；
对所述过渡光阻层进行灰化处理，以形成图案化的光阻层。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述图案化的钝化层和所述图案化的光刻胶层上设置像素电极层，剥离所述图案化的光刻胶层，形成图案化的像素电极层，包括以下步骤：
对所述图案化的光阻层进行光阻植绒处理，以使所述图案化的光阻层表面出现粗糙结构；
在所述图案化的钝化层和所述图案化的光刻胶层上设置像素电极层；
采用光阻剥离工艺去除图案化的光刻胶层，形成图案化的像素电极层。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述采用光阻剥离工艺去除图案化的光刻胶层，形成图案化的像素的步骤之前，还包括以下步骤：
采用像素电极半蚀刻工艺去除位于所述光阻层图案上方的像素电极层。
8.据权利要求5所述的阵列基板的制备方法，其特征在于，所述像素电极光罩为半色调掩模或灰色调掩模。
9.一种阵列基板，其特征在于，包括：
衬底；
图案化的栅极层，所述图案化的栅极层设置在所述衬底上；
连接走线，所述连接走线在所述衬底上，且所述连接走线与所述图案化的栅极层同层设置；
第一绝缘层，所述第一绝缘层设置在所述图案化的栅极层和所述连接走线上，且覆盖所述衬底；
图案化的第二绝缘层，所述图案化的第二绝缘层上设置在所述第一绝缘层上；
图案化的有源层，所述图案化的有源层设置在所述图案化的第二绝缘层上；
图案化的源漏极层，所述图案化的源漏极层设置在所述图案化的有源层上，所述图案化的源漏极层、所述图案化的有源层和所述图案化的第二绝缘层经同一道光罩工艺形成；
图案化的钝化层，所述图案化的钝化层设置在所述图案化的源漏极层上，且覆盖图案化的源漏极层以及所述第一绝缘层；
图案化的像素电极层，所述图案化的像素电极层设置在所述图案化的钝化层上，所述图案化的像素电极层与所述图案化的栅极层和连接走线均连接。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一绝缘层的材料为氮化硅或氮化硅以及氧化铝的组合，所述图案化的第二绝缘层的材料为氧化硅。
CN202110973150.0A 2021-08-24 2021-08-24 阵列基板的制备方法及阵列基板 Active CN113782493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110973150.0A CN113782493B (zh) 2021-08-24 2021-08-24 阵列基板的制备方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110973150.0A CN113782493B (zh) 2021-08-24 2021-08-24 阵列基板的制备方法及阵列基板

Publications (2)

Publication Number Publication Date
CN113782493A true CN113782493A (zh) 2021-12-10
CN113782493B CN113782493B (zh) 2023-07-25

Family

ID=78838873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110973150.0A Active CN113782493B (zh) 2021-08-24 2021-08-24 阵列基板的制备方法及阵列基板

Country Status (1)

Country Link
CN (1) CN113782493B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332273A (zh) * 2022-10-14 2022-11-11 广州华星光电半导体显示技术有限公司 阵列基板、阵列基板的制作方法及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228082A (ja) * 2002-02-01 2003-08-15 Acer Display Technology Inc 薄膜トランジスタ液晶表示装置の製造方法
CN105914183A (zh) * 2016-06-22 2016-08-31 深圳市华星光电技术有限公司 Tft基板的制造方法
WO2017063207A1 (zh) * 2015-10-13 2017-04-20 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN106783737A (zh) * 2017-04-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN107026178A (zh) * 2017-04-28 2017-08-08 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN109037238A (zh) * 2018-07-25 2018-12-18 深圳市华星光电技术有限公司 阵列基板及阵列基板的制作方法
CN111128877A (zh) * 2019-12-25 2020-05-08 深圳市华星光电半导体显示技术有限公司 刻蚀阻挡型阵列基板的制备方法
CN111580289A (zh) * 2020-05-22 2020-08-25 联合微电子中心有限责任公司 制作半导体器件的方法、半导体器件和半导体集成电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228082A (ja) * 2002-02-01 2003-08-15 Acer Display Technology Inc 薄膜トランジスタ液晶表示装置の製造方法
WO2017063207A1 (zh) * 2015-10-13 2017-04-20 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN105914183A (zh) * 2016-06-22 2016-08-31 深圳市华星光电技术有限公司 Tft基板的制造方法
CN106783737A (zh) * 2017-04-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN107026178A (zh) * 2017-04-28 2017-08-08 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN109037238A (zh) * 2018-07-25 2018-12-18 深圳市华星光电技术有限公司 阵列基板及阵列基板的制作方法
CN111128877A (zh) * 2019-12-25 2020-05-08 深圳市华星光电半导体显示技术有限公司 刻蚀阻挡型阵列基板的制备方法
CN111580289A (zh) * 2020-05-22 2020-08-25 联合微电子中心有限责任公司 制作半导体器件的方法、半导体器件和半导体集成电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332273A (zh) * 2022-10-14 2022-11-11 广州华星光电半导体显示技术有限公司 阵列基板、阵列基板的制作方法及显示面板
CN115332273B (zh) * 2022-10-14 2023-04-07 广州华星光电半导体显示技术有限公司 阵列基板、阵列基板的制作方法及显示面板

Also Published As

Publication number Publication date
CN113782493B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US8586990B2 (en) Method of fabricating a thin film transistor array substrate
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US8183097B2 (en) Thin-film transistor substrate and method of manufacturing the same
US8289463B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
TWI567800B (zh) 平面顯示設備及製造其之方法
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
US8759165B2 (en) Manufacturing method of array substrate
TWI405017B (zh) 顯示裝置之陣列基板及其製造方法
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
CN110620120B (zh) 阵列基板及其制作方法、显示装置
JPH11133455A (ja) 液晶表示装置の製造方法
US6913957B2 (en) Method of fabricating a thin film transistor array panelsubstrate
US20150263050A1 (en) Pixel Structure and Manufacturing Method thereof
CN108573928B (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN113782493B (zh) 阵列基板的制备方法及阵列基板
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
TW201322340A (zh) 畫素結構及其製作方法
CN111446264A (zh) 阵列基板及其制造方法
KR20010047795A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
CN111128876A (zh) 一种阵列基板的制备方法
CN113690181B (zh) Tft阵列基板及其制作方法
CN210182385U (zh) 阵列基板、触控显示面板及触控显示装置
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant