TWI539583B - 導通孔結構、封裝結構以及光感測元件封裝 - Google Patents

Description

導通孔結構、封裝結構以及光感測元件封裝

本揭露是有關於一種導通孔結構及應用此導通孔結構的堆疊式半導體元件封裝。

堆疊式半導體元件封裝是利用垂直堆疊(Z方向)的方式將多個半導體元件封裝於同一封裝結構中，如此可提升封裝密度以及減少封裝體於X/Y方向的尺寸，且可利用立體堆疊的方式縮短半導體元件之間的訊號傳輸的路徑長度，以提升半導體元件之間訊號傳輸的速度，並可將不同功能的半導體元件組合於同一封裝體中。

為符合微型化的發展趨勢，眾多已知的電子元件已採用了堆疊式半導體元件封裝。例如，光感測元件可藉由堆疊式半導體元件封裝，與控制晶片或其他具有不同功能的晶片整合在單一封裝結構內，以縮小元件體積，提高提升元件速度，並減少信號延遲和功率消耗。

此外，在堆疊式半導體元件封裝技術中，導通孔結構作為連接各半導體元件的主要橋梁，是實現堆疊式半導體元件封裝之優勢的關鍵。如何提升導通孔結構在封裝中的電性表現、可靠度，以及其應用於各類元件封裝的相容性，是現行相關技術開發的重點。

本揭露提出一種導通孔結構，用於連接相互堆疊的一第一元件以及一第二元件。第一元件具有一第一表面以及位於第一元件內部的一第一接墊，且第一接墊具有一開孔。第二元件與第一表面分別位於第一元件的相對兩側，且第二元件具有一第二接墊以及背對第一元件的一第二表面。第一接墊對該第二表面的投影與第二接墊對該第二表面的投影至少部分重疊。所述導通孔結構貫穿第一元件以及至少部分的第二元件，以連接第一接墊以及第二接墊。所述導通孔結構包括一第一導電柱以及一第二導電柱。第一導電柱位於第一元件的第一表面與第一接墊之間，其中第一導電柱的一第一端暴露於第一元件的第一表面，第一導電柱的一第二端接觸第一接墊並覆蓋該開孔，且第一導電柱的第二端的外徑大於開孔的直徑。第二導電柱位於第一接墊與第二接墊之間，其中第二導電柱的一第一端穿過第一接墊的開孔而連接第一導電柱的第二端，且第二導電柱的一第二端連接第二接墊。

本揭露提出一種導通孔結構，用於連接相互堆疊的一第 一元件以及一第二元件。第一元件具有一第一表面以及位於第一元件內部的一第一接墊。第二元件與第一表面分別位於第一元件的相對兩側，且第二元件具有背對第一元件的一第二表面以及位於第二元件內部的一第二接墊。所述導通孔結構包括一第一導電柱、一第二導電柱、一第三導電柱、一第一導電線路以及一第二導電線路。第一導電柱貫穿第一元件以及第二元件，且第一導電柱的一第一端以及一第二端分別暴露於第一元件的第一表面以及第二元件的第二表面。第二導電柱貫穿部分的第一元件，且位於第一元件的第一表面與第一接墊之間。第二導電柱的一第一端暴露於第一元件的第一表面，且第二導電柱的一第二端連接第一接墊。第三導電柱貫穿部分的第二元件，且位於第二元件的第二表面與第二接墊之間。第三導電柱的一第一端暴露於第二元件的第二表面，且第三導電柱的一第二端連接第二接墊。第一導電線路位於第一元件的第一表面，並且連接第一導電柱的第一端以及第二導電柱的第一端。第二導電線路位於第二元件的第二表面，並且連接第一導電柱的第二端以及第三導電柱的第一端。

本揭露提出一種導通孔結構，用於連接相互堆疊的一第 一元件以及一第二元件。第一元件具有一第一表面以及位於第一元件內部的一第一接墊。第二元件與第一表面分別位於第一元件的相對兩側，且第二元件具有一第二接墊以及背對第一元件的一第二表面。所述導通孔結構包括一第一導電柱、一第二導電柱以及一導電線路。第一導電柱貫穿部分的第一元件，且位於第一元 件的第一表面與第一接墊之間。第一導電柱的一第一端暴露於第一元件的第一表面，且第一導電柱的一第二端連接第一接墊。第二導電柱貫穿第一元件以及至少部分的第二元件，且位於第一元件的第一表面與第二接墊之間。第二導電柱的一第一端暴露於第一元件的第一表面，且第二導電柱的一第二端連接第二接墊。導電線路位於第一元件的第一表面，並且連接第一導電柱的第一端以及第二導電柱的第一端。

本揭露提出一種應用前述多種導通孔結構的封裝結構。 所述封裝結構包括一第一元件、一第二元件以及所述導通孔結構。第一元件具有一第一接墊。第二元件堆疊於第一元件上，且具有一第二接墊。所述導通孔結構連接第一接墊與第二接墊。

本揭露提出一種光感測元件封裝，包括一承載件 (Carrier)、一光感測元件以及一導通孔結構。承載件具有一承載面、相對於承載面的一第一表面以及位於承載件內部的一第一接墊，且第一接墊具有一開孔。光感測元件堆疊於承載件的承載面之上，並且電性連接至承載件，且光感測元件具有背對承載件的一第二表面。所述光感測元件包括一感測單元陣列、一線路層以及一第二接墊。線路層位於感測單元陣列與承載件之間。第一接墊對該第一表面的投影與第二接墊對該第一表面的投影至少部分重疊。導通孔結構貫穿承載件以及至少部分的光感測元件，以連接第一接墊以及第二接墊。所述導通孔結構包括一第一導電柱以及一第二導電柱。第一導電柱位於承載件的第一表面與第一接墊 之間，其中第一導電柱的一第一端暴露於承載件的第一表面，第一導電柱的一第二端接觸第一接墊並覆蓋該開孔，且第一導電柱的第二端的外徑大於開孔的直徑。第二導電柱位於第一接墊與第二接墊之間，其中第二導電柱的一第一端穿過第一接墊的開孔而連接第一導電柱的第二端，且第二導電柱的一第二端連接第二接墊。

本揭露提出一種光感測元件封裝，包括一承載件、一光感測元件以及一導通孔結構。承載件具有一承載面、相對於承載面的一第一表面以及位於承載件內部的一第一接墊，且第一接墊具有一開孔。光感測元件堆疊於承載件的承載面之上，並且電性連接至承載件，且光感測元件具有背對承載件的一第二表面。所述光感測元件包括一感測單元陣列、一線路層以及一第二接墊。線路層位於感測單元陣列與承載件之間。導通孔結構包括一第一導電柱、一第二導電柱以及一導電線路。第一導電柱貫穿部分的承載件，且位於承載件的第一表面與第一接墊之間。第一導電柱的一第一端暴露於承載件的第一表面，且第一導電柱的一第二端連接第一接墊。第二導電柱貫穿承載件以及至少部分的光感測元件，且位於承載件的第一表面與第二接墊之間。第二導電柱的一第一端暴露於承載件的第一表面，且第二導電柱的一第二端連接第二接墊。導電線路位於承載件的第一表面，並且連接第一導電柱的第一端以及第二導電柱的第一端。

本揭露提出的多種導通孔結構與連接的接墊之間可具有 較大的接觸區域，有助於大幅降低導通孔結構與接墊之間的電性阻抗，使得採用本揭露之導通孔結構的封裝結構，例如光感測元件封裝，可具有良好的電性表現與可靠度。此外，本揭露所提出的導通孔結構可相容於現有的導通孔製程，製程步驟簡單。相較於其他導通孔結構的設計，本揭露的導通孔結構具有高製程效率以及低成本的優勢。

為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧第一元件

12‧‧‧第一表面

14‧‧‧第一接墊

14a‧‧‧開孔

20‧‧‧第二元件

22‧‧‧第二表面

24‧‧‧第二接墊

30‧‧‧圖案化光阻

32‧‧‧光阻開孔

42‧‧‧第一開孔

44‧‧‧第二開孔

100‧‧‧導通孔結構

110‧‧‧第一導電柱

112‧‧‧第一導電柱的第一端

114‧‧‧第一導電柱的第二端

120‧‧‧第二導電柱

122‧‧‧第二導電柱的第一端

124‧‧‧第二導電柱的第二端

192‧‧‧第一絕緣層

194‧‧‧第二絕緣層

D1‧‧‧第一導電柱的第二端的外徑

D2‧‧‧開孔的直徑

200‧‧‧導通孔結構

210‧‧‧第一導電柱

210a‧‧‧第一導電柱的第一部分

210b‧‧‧第一導電柱的第二部分

212‧‧‧第一導電柱的第一端

214‧‧‧第一導電柱的第二端

220‧‧‧第二導電柱

222‧‧‧第二導電柱的第一端

224‧‧‧第二導電柱的第二端

230‧‧‧第三導電柱

232‧‧‧第三導電柱的第一端

234‧‧‧第三導電柱的第二端

240‧‧‧第一導電線路

250‧‧‧第二導電線路

282‧‧‧凸塊(或銲球)

284‧‧‧銲線

292‧‧‧第一絕緣層

292a‧‧‧第一絕緣層的第一部分

292b‧‧‧第一絕緣層的第二部分

294‧‧‧第二絕緣層

296‧‧‧第三絕緣層

52‧‧‧第一開孔

54‧‧‧第二開孔

56‧‧‧第三開孔

58‧‧‧第四開孔

60‧‧‧承載基板

62‧‧‧黏著層

L1‧‧‧第一開孔的深度

L2‧‧‧第二開孔的深度

300‧‧‧導通孔結構

310‧‧‧第一導電柱

312‧‧‧第一導電柱的第一端

314‧‧‧第一導電柱的第二端

320‧‧‧第二導電柱

322‧‧‧第二導電柱的第一端

324‧‧‧第二導電柱的第二端

330‧‧‧導電線路

392‧‧‧第一絕緣層

394‧‧‧第二絕緣層

400‧‧‧光感測元件封裝

410‧‧‧承載件

411‧‧‧承載面

412‧‧‧第一表面

414‧‧‧第一接墊

414a‧‧‧開孔

420‧‧‧光感測元件

421‧‧‧透光蓋板

422‧‧‧第二表面

423‧‧‧黏著層

424‧‧‧第二接墊

426‧‧‧感測單元陣列

427‧‧‧微光學結構層

429‧‧‧彩色濾光層

圖1為依照本揭露之一實施例的一種封裝結構。

圖2為圖1之封裝結構中，導通孔結構的立體圖。

圖3A~3C繪示圖1之導通孔結構的製作流程。

圖4A為依照本揭露之一實施例的另一種封裝結構的剖面圖。

圖4B繪示圖4A之封裝結構的變化例。

圖5A與5B分別為圖4A與圖4B之封裝結構對外連接的示意圖。

圖6A~6G繪示本實施例之導通孔結構200的製作流程。

圖7為依照本揭露之一實施例的又一種封裝結構的剖面圖。

圖8繪示依照本揭露之一實施例的光感測元件封裝。

圖9繪示將圖1之導通孔結構應用於光感測元件封裝的實施 例。

圖10繪示將圖1之導通孔結構應用於光感測元件封裝的另一實施例。

圖11繪示將圖7之導通孔結構應用於光感測元件封裝的實施例。

圖12繪示將圖7之導通孔結構應用於光感測元件封裝的另一實施例。

圖1為依照本揭露之一實施例的一種封裝結構的剖面圖。圖2為此封裝結構中，導通孔結構的立體圖。

本實施例的導通孔結構100適用於堆疊式半導體元件封裝，以連接相互堆疊的第一元件10以及第二元件20。所述第一元件10以及第二元件20可以是各種適於進行堆疊式封裝的半導體元件，例如光感測晶片、控制晶片等等。在形態上，第一元件10以及第二元件20可為晶圓經單體化後形成的半導體晶片，或是尚未單體化的晶圓。意即，本實施例的導通孔結構100可於晶圓級封裝製程中形成，或是於晶片級封裝製程中形成。

在本實施例中，第一元件10與第二元件20沿垂直方向相互堆疊，其中第一元件10具有背對第二元件20的第一表面12以及位於第一元件10內部的第一接墊14，第二元件20具有背對第一元件10的第二表面22以及位於第二元件20內部的第二接墊 24。第一接墊14對第二表面22的投影與第二接墊24對第二表面22的投影至少部分重疊，且第一接墊14具有開孔14a。

導通孔結構100沿垂直方向貫穿第一元件10以及部分的第二元件20，以連接第一接墊14以及第二接墊24。具體而言，導通孔結構100包括第一導電柱110以及第二導電柱120。第一導電柱110位於第一元件10的第一表面12與第一接墊14之間，其中第一導電柱110的第一端112暴露於第一元件10的第一表面12，第一導電柱110的第二端114接觸第一接墊14，且第一導電柱110的第二端114的外徑D1大於開孔14a的直徑D2。換言之，第一導電柱110的第二端114與第一接墊14的上表面接合。第二導電柱120位於第一接墊14與第二接墊24之間，其中第二導電柱120的第一端122穿過第一接墊14的開孔14a而連接第一導電柱110的第二端114，且第二導電柱120的第二端124連接第二接墊24。

在可能的情況下，為了避免第一導電柱110與第一元件10的半導體材料之間的電性導通，第一導電柱110的側壁與第一元件10之間可能具有第一絕緣層192。同理，第二導電柱120與第一元件10以及第二元件20之間可能具有第二絕緣層194。

基於上述，第一元件10的第一接墊14可藉由導通孔結構100而電性連接第二元件20的第二接墊24。並且，由於第一導電柱110的第二端114的外徑D1大於開孔14a的直徑D2，使得第一導電柱110的第二端114可與第一接墊14的上表面接合，因 此導通孔結構100與第一接墊14的接觸區域包含了第一接墊14的局部上表面以及開孔14a的內壁，具有充分的接觸區域。

反觀其他導通孔結構設計(未繪示)，通常會使導電柱直接貫穿第一接墊14，亦即導通孔結構僅藉由開孔14a的內壁來連接第一接墊14。相較於其他的導通孔結構，本實施例的導通孔結構100與第一接墊14之間具有較大的接觸區域，因此有助於大幅降低導通孔結構100與第一接墊14之間的電性阻抗，提高導通孔結構100在封裝結構中的電性表現與可靠度。

圖3A~3C繪示本實施例之導通孔結構100的製作流程。

首先，如圖3A所示，提供相互堆疊的第一元件10以及第二元件20，其例如是晶圓經單體化後形成的半導體晶片，或是尚未單體化的晶圓。第一元件10內部的第一接墊14具有開孔14a，而第二元件20內部具有第二接墊24。第一接墊14與第二接墊24在垂直方向上部分重疊。

接著，如圖3B所示，進行光阻製程，在第一元件10的第一表面12上形成圖案化光阻30，此圖案化光阻30具有光阻開孔32，其暴露出開孔14a，且面積大於開孔14a。然後，以此圖案化光阻30為罩幕，進行蝕刻製程，以移除被光阻開孔32與開孔14a暴露的部分的第一元件10與第二元件20。由於第一接墊14以及第二接墊24的材料相較於第一元件10以及第二元件20的半導體材料具有高蝕刻選擇比，因此第一接墊14以及第二接墊24在蝕刻製程中可作為蝕刻終止層(etching stopper)，使得第一接墊 14上方形成對應於光阻開孔32的第一開孔42，而第一接墊14與第二接墊24之間會形成對應於開孔14a的第二開孔44。之後，移除圖案化光阻30。

然後，如圖3C所示，在第一開孔42以及第二開孔44的內壁分別形成第一絕緣層192以及第二絕緣層194，並且電鍍形成第一導電柱110以及第二導電柱120。由此，可形成導通孔結構100。當然，在完成導通孔結構100的製作之後，還可以對第一元件10或第二元件20進行化學機械平坦化(chemical mechanical planarization,CMP)等後續製程，此處不再贅述。

本實施例所提出的導通孔結構100的製作方法，只需要進行一道蝕刻步驟便可形成不同孔徑的第一開孔42以及第二開孔44，並據以形成具有不同外徑的第一導電柱110以及第二導電柱120。換言之，本實施例的製作方法可相容於現有的導通孔製程，步驟簡單，可在不造成成本負擔的情況下形成具有良好的電性表現與可靠度的導通孔結構100。相較於其他導通孔結構的設計，本實施例所提出的導通孔結構100具有高製程效率以及低成本的優勢。

雖然本實施例繪示了兩元件堆疊的結構作為範例，但本技術領域中具有通常知識者在參酌本揭露的說明之後應能理解，本揭露所提出的導通孔結構100或是下文的其他導通孔結構，還可應用於三個以上元件堆疊形成的封裝結構中，用以連接其中任兩接墊。

此外，在可能的情況下，本揭露並不限定接墊的位置。 例如，本實施例的第二接墊24還可能位於第二元件20的第二表面22，以作為封裝結構對外的接點，而藉由凸塊、銲球、銲線或導電材料等方式連接到外部電路。同理，第一導電柱110的第一端112也可作為對外接點。

圖4A為依照本揭露之一實施例的另一種封裝結構的剖面圖。

本實施例的導通孔結構200適用於堆疊式半導體元件封裝，以連接相互堆疊的第一元件10以及第二元件20。所述第一元件10以及第二元件20可以是各種適於進行堆疊式封裝的半導體元件，例如光感測晶片、控制晶片等等。在形態上，第一元件10以及第二元件20可為晶圓經單體化後形成的半導體晶片，或是尚未單體化的晶圓。意即，本實施例的導通孔結構200可於晶圓級封裝製程中形成，或是於晶片級封裝製程中形成。

在本實施例中，第一元件10與第二元件20沿垂直方向相互堆疊，其中第一元件10具有背對第二元件20的第一表面12以及位於第一元件10內部的第一接墊14，第二元件20具有背對第一元件10的第二表面22以及位於第二元件20內部的第二接墊24。

導通孔結構200包括第一導電柱210、第二導電柱220、第三導電柱230、第一導電線路240以及第二導電線路250。第一導電柱210貫穿第一元件10以及第二元件20，且第一導電柱210 的第一端212以及第二端214分別暴露於第一元件10的第一表面12以及第二元件20的第二表面22。第二導電柱220貫穿部分的第一元件10，且位於第一元件10的第一表面12與第一接墊14之間。第二導電柱220的第一端222暴露於第一元件10的第一表面12，且第二導電柱220的第二端224連接第一接墊14。第三導電柱230貫穿部分的第二元件20，且位於第二元件20的第二表面22與第二接墊24之間。第三導電柱230的第一端232暴露於第二元件20的第二表面22，且第三導電柱230的第二端234連接第二接墊24。第一導電線路240，例如是元件表面的重佈線路，其位於第一元件10的第一表面12，並且連接第一導電柱210的第一端212以及第二導電柱220的第一端222。第二導電線路250，例如是元件表面的重佈線路，其位於第二元件20的第二表面22，並且連接第一導電柱210的第二端214以及第三導電柱230的第一端232。由此，第一元件10的第一接墊14可藉由導通孔結構200而電性連接第二元件20的第二接墊24。

在可能的情況下，為了避免第一導電柱210與第一元件 10的半導體材料之間的電性導通，第一導電柱210的側壁與第一元件10以及第二元件20之間可能具有第一絕緣層292。同理，第二導電柱220與第一元件10之間可能具有第二絕緣層294，第三導電柱230與第二元件20之間可能具有第三絕緣層296。

在本實施例中，第二導電柱220的第二端224可與第一 接墊14的上表面接合，因此導通孔結構200與第一接墊14之間 具有充分的接觸區域。此外，第三導電柱230的第二端234可與第二接墊24的下表面接合，因此導通孔結構200與第二接墊24之間具有充分的接觸區域。

反觀其他的導通孔結構設計(未繪示)，通常會使導電柱直 接貫穿第一接墊14，亦即導通孔結構僅藉由開孔14a的內壁來連接第一接墊14。相較於其他的導通孔結構，本實施例的導通孔結構200分別與第一接墊14以及第二接墊24之間具有較大的接觸區域，因此有助於大幅降低導通孔結構200與第一接墊14以及第二接墊24之間的電性阻抗，提高導通孔結構200在封裝結構中的電性表現與可靠度。

此外，本實施例的導通孔結構200對於第一接墊14以及 第二接墊24的相對位置可以提供更大的彈性。例如，在圖4A所繪示的封裝結構中，第一接墊14與第二接墊24在垂直方向上的位置大約是對齊的。然而，如圖4B所繪示的另一種變化例，第一接墊14與第二接墊24在垂直方向上的位置可以是不對齊(misalighed)的，導通孔結構200仍然可以連接第一接墊14與第二接墊24。

雖然本實施例繪示了兩元件堆疊的結構作為範例，但本 技術領域中具有通常知識者在參酌本揭露的說明之後應能理解，本揭露所提出的導通孔結構200或是下文的其他導通孔結構，還可應用於三個以上元件堆疊形成的封裝結構中，用以連接其中任兩接墊。在製作上，可以在完成導通孔結構200的製作之後，再 堆疊其他的半導體元件於圖4A或4B所示的封裝結構的上下兩側。

另一方面，如圖5A與5B所示，第一導電線路240以及第二導電線路250還可分別作為對外接點，以藉由凸塊(或銲球)282、銲線284或其他方式(如導電材料)等連接到外部電路。

圖6A~6E繪示本實施例之導通孔結構200的製作流程。

首先，如圖6A所示，提供第一元件10，其例如是晶圓經單體化後形成的半導體晶片，或是尚未單體化的晶圓。並且，藉由蝕刻製程在第一元件10的第一表面12形成第一開孔52以及暴露第一接墊14的第二開孔54。在此蝕刻製程之前，例如可以參考前述實施例所示，進行光阻製程，以形成圖案化光阻作為蝕刻罩幕。由於第一接墊14的材料相較於第一元件10的半導體材料具有高蝕刻選擇比，因此第一接墊14在蝕刻製程中可作為蝕刻終止層(etching stopper)，第一開孔52的深度L1會大於第二開孔54的深度L2。

接著，如圖6B所示，在第一開孔52以及第二開孔54的內壁分別形成第一絕緣層292的第一部分292a以及第二絕緣層294。藉由電鍍，分別在第一開孔52以及第二開孔54內形成第一導電柱210的第一部分210a以及第二導電柱220，並且在第一元件10的第一表面12上形成第一導電線路240。所述第一導電線路240例如是第一元件10的重佈線路，可連接第一導電柱210的第一部分210a以及第二導電柱220。

之後，如圖6C所示，將第一元件10倒置，以第一表面 12接合至承載基板60。第一元件10與承載基板60之間具有黏著層62，以將第一元件10固定在承載基板60上。並且，由背對該第一表面12的一側來薄化第一元件10，以暴露出第一導電柱210的第一部分210a的末端。

接著，如圖6D所示，將第二元件20堆疊於第一元件10 上。並且，如圖6E所示，藉由類似圖6A與6B的步驟，在第二元件20的第二表面22形成第三開孔56以及暴露第二接墊24的第四開孔58。並且，在第二元件20的第三開孔56以及第四開孔58內分別形成第一絕緣層292的第二部分292b、第三絕緣層296。 此外，分別在第三開孔56以及第四開孔58內電鍍形成第一導電柱210的第二部分210b以及第三導電柱230，並且在第二元件20的第二表面22上形成第二導電線路250。所述第二導電線路250例如是第二元件20表面的重佈線路，可連接第一導電柱210的第二部分210b以及第三導電柱230。此外，第一導電柱210的第二部分210b會與第一部分210a連接，以形成完整的第一導電柱210。至此，導通孔結構200的製作已大致完成。之後，可將承載基板60移除。

此外，如前文所述，第一導電線路240以及第二導電線 路250還可分別作為對外接點。因此，本實施例可選擇如圖6F所示，先在第二導電線路250上形成凸塊(或銲球)282之後，再如圖6G所示將承載基板60移除。

本實施例所提出的導通孔結構200的製作方法可相容於 現有的導通孔製程，步驟簡單，可在不造成成本負擔的情況下形成具有良好的電性表現與可靠度的導通孔結構200。相較於其他導通孔結構的設計，本實施例所提出的導通孔結構200具有高製程效率以及低成本的優勢。

圖7為依照本揭露之一實施例的又一種封裝結構的剖面 圖。

本實施例的導通孔結構300適用於堆疊式半導體元件封 裝，以連接相互堆疊的第一元件10以及第二元件20。所述第一元件10以及第二元件20可以是各種適於進行堆疊式封裝的半導體元件，例如光感測晶片、控制晶片等等。在形態上，第一元件10以及第二元件20可為晶圓經單體化後形成的半導體晶片，或是尚未單體化的晶圓。意即，本實施例的導通孔結構300可於晶圓級封裝製程中形成，或是於晶片級封裝製程中形成。

在本實施例中，第一元件10與第二元件20沿垂直方向 相互堆疊，其中第一元件10具有背對第二元件20的第一表面12以及位於第一元件10內部的第一接墊14，第二元件20具有背對第一元件10的第二表面22以及位於第二元件20內部的第二接墊24。

導通孔結構300包括第一導電柱310、第二導電柱320 以及導電線路330。第一導電柱310貫穿部分的第一元件10，且位於第一元件10的第一表面12與第一接墊14之間。第一導電柱310的第一端312暴露於第一元件10的第一表面12，且第一導電 柱310的第二端314連接第一接墊14。第二導電柱320貫穿第一元件10以及至少部分的第二元件20，且位於第一元件10的第一表面12與第二接墊24之間。第二導電柱320的第一端322暴露於第一元件10的第一表面12，且第二導電柱320的第二端324連接第二接墊24。導電線路330例如是元件表面的重佈線路，其位於第一元件10的第一表面12，並且連接第一導電柱310的第一端312以及第二導電柱320的第一端322。由此，第一元件10的第一接墊14可藉由導通孔結構300而電性連接第二元件20的第二接墊24。

在可能的情況下，為了避免第一導電柱310與第一元件 10的半導體材料之間的電性導通，第一導電柱310的側壁與第一元件10之間可能具有第一絕緣層392。同理，第二導電柱320的側壁與第一元件10之間以及第二導電柱320的側壁與第二元件20之間可能具有第二絕緣層394。

在本實施例中，第一導電柱310的第二端314可與第一 接墊14的下表面接合，因此導通孔結構300與第一接墊14之間具有充分的接觸區域。此外，第二導電柱320的第二端324可與第二接墊24的下表面接合，因此導通孔結構300與第二接墊24之間具有充分的接觸區域。

反觀其他的導通孔結構設計(未繪示)，通常會使導電柱直 接貫穿第一接墊14，亦即導通孔結構僅藉由開孔14a的內壁來連接第一接墊14。相較於其他的導通孔結構，本實施例的導通孔結 構300分別與第一接墊14以及第二接墊24之間具有較大的接觸區域，因此有助於大幅降低導通孔結構300與第一接墊14以及第二接墊24之間的電性阻抗，提高導通孔結構300在封裝結構中的電性表現與可靠度。

雖然本實施例繪示了兩元件堆疊的結構作為範例，但本 技術領域中具有通常知識者在參酌本揭露的說明之後應能理解，本揭露所提出的導通孔結構300還可應用於三個以上元件堆疊形成的封裝結構中，用以連接其中任兩接墊。在製作上，可以在完成導通孔結構300的製作之後，再堆疊其他的半導體元件於圖7所示的封裝結構的上下兩側。

另一方面，如同前述實施例的圖5A與5B所示，本實施 例的導電線路330還可作為對外接點，以藉由凸塊、銲球、銲線、導電材料或其他方式連接到外部電路。此外，在可能的情況下，本揭露並不限定接墊的位置。例如，本實施例的第二接墊24還可能位於第二元件20的第二表面22，以作為封裝結構對外的接點，而藉由凸塊、銲球、銲線或導電材料等方式連接到外部電路。

本實施例的導通孔結構300的製作方法可參考前述實施 例，於此不再贅述。本實施例所提出的導通孔結構300的製作方法可相容於現有的導通孔製程，步驟簡單，可在不造成成本負擔的情況下形成具有良好的電性表現與可靠度的導通孔結構300。相較於其他導通孔結構的設計，本實施例所提出的導通孔結構300具有高製程效率以及低成本的優勢。

下文更舉例說明採用本揭露之導通孔結構的光感測元件封裝。如圖8所示，所揭露的光感測元件封裝400為背照式光感測元件(backside illumination photosensitive device)封裝，主要包括承載件(Carrier)410以及光感測元件420。承載件410具有承載面411、相對於承載面411的第一表面412。光感測元件420沿垂直方向堆疊於承載件410的承載面411之上，並且電性連接至承載件410。光感測元件420具有背對承載件410的第二表面422。更詳細而言，光感測元件420包括感測單元陣列426以及線路層(或為內連線層)428，其中線路層428位於感測單元陣列426與承載件410之間。

在本揭露中，感測單元陣列426包括陣列排列的多個互補金氧半導體(Complementary Metal Oxide Semiconductor,CMOS)元件或多個電荷耦合元件(Charge Coupled Device,CCD)。此外，承載件410例如是控制晶片或其他的功能晶片。換言之，本揭露可藉由堆疊式半導體元件封裝將具有感測單元陣列426的光感測元件與控制晶片或其他具有不同功能的晶片整合在單一封裝結構內。感測單元陣列426可藉由線路層428電性連接到承載件410。

感測單元陣列426還可包括微光學結構層427以及彩色濾光層429，使得光線可通過微光學結構層427以及彩色濾光層429而被下方的互補金氧半導體元件或電荷耦合元件所接收，以將光訊號轉換成電訊號。此外，光感測元件420還可包括透光蓋板421，其配置於感測單元陣列426之上，並藉由黏著層423接合至 感測單元陣列426。透光蓋板421具有所述的第二表面422。在此，透光蓋板421例如是透光的塑膠基板或透光的強化玻璃基板，其材料可以是聚甲基丙烯酸酯(polymethyl methacrylate，PMMA)、丙烯酸樹酯(acrylic resin)或是其他合適的透光材料。

本揭露提出的多種導通孔結構可被應用於前述的光感測元件封裝400，以電性連接光感測元件封裝400內部的不同接墊，或是，將光感測元件封裝400內部的接墊電性連接至表面的對外接點。

圖9繪示將圖1之導通孔結構100應用於光感測元件封裝400的實施例。在本實施例中，承載件410具有承載面411、相對於承載面411的第一表面412，且承載件410內部具有第一接墊414，且第一接墊414具有開孔414a。光感測元件420還包括第二接墊424，其中第一接墊414對第一表面412的投影與第二接墊424對第一表面412的投影至少部分重疊。

參酌圖1、2以及3A~3C所示之實施例的導通孔結構100，承載件410例如是所述實施例的第一元件10，而光感測元件420例如是所述實施例的第二元件20。導通孔結構100可沿垂直方向貫穿承載件410以及部分的光感測元件420，以連接第一接墊414以及第二接墊424。

關於導通孔結構100的詳細結構及其與第一接墊414以及第二接墊424之間的連接關係，可參考前述實施例，此處不再贅述。本實施例的導通孔結構100與第一接墊414之間具有較大 的接觸區域，因此有助於大幅降低導通孔結構100與第一接墊414之間的電性阻抗，提高光感測元件封裝400的電性表現與可靠度。本實施例的技術方案可相容於現有的光感測元件封裝製程，步驟簡單，且具有高製程效率以及低成本的優勢。

圖10繪示將圖1之導通孔結構100應用於光感測元件封裝400的另一實施例。本實施例的結構與圖9所示的實施例類似，主要的差異在於第二接墊424位於光感測元件420的第二表面422，即透光蓋板421的頂面，以作為整體封裝結構對外的接點，而可藉由凸塊、銲球、銲線或導電材料等方式連接到外部電路。因此，本實施例的導通孔結構100垂直貫穿承載件410與光感測元件420。

圖11繪示將圖7之導通孔結構300應用於光感測元件封裝400的實施例。在本實施例中，承載件410內部具有第一接墊414，而光感測元件420內部具有第二接墊424。

參酌圖7所示之實施例的導通孔結構300，承載件410例如是所述實施例的第一元件10，而光感測元件420例如是所述實施例的第二元件20。導通孔結構300包括連接第一接墊414的第一導電柱310、連接第二接墊424的第二導電柱320，以及連接第一導電柱310與的二導電柱320的導電線路330。

關於導通孔結構300的詳細結構及其與第一接墊414以及第二接墊424之間的連接關係，可參考前述實施例，此處不再贅述。本實施例的導通孔結構300與第一接墊414以及第二接墊 424之間具有較大的接觸區域，因此有助於大幅降低導通孔結構300與第一接墊414之間的電性阻抗，提高光感測元件封裝400的電性表現與可靠度。本實施例的技術方案可相容於現有的光感測元件封裝製程，步驟簡單，且具有高製程效率以及低成本的優勢。

圖12繪示將圖7之導通孔結構300應用於光感測元件封 裝400的另一實施例。本實施例的結構與圖11所示的實施例類似，主要的差異在於第二接墊424位於光感測元件420的第二表面422，即透光蓋板421的頂面，以作為整體封裝結構對外的接點，而可藉由凸塊、銲球、銲線或導電材料等方式連接到外部電路。

綜上所述，本揭露提出了適用於堆疊式半導體元件封裝 的多種導通孔結構，其與接墊之間可具有較大的接觸區域，有助於大幅降低訊號傳輸的電性阻抗，使得採用此導通孔結構的封裝結構，例如光感測元件封裝，可具有良好的電性表現與可靠度。 此外，本揭露所提出的導通孔結構可相容於現有的半導體元件封裝製程，步驟簡單。相較於其他導通孔結構的設計，本揭露的導通孔結構具有高製程效率以及低成本的優勢。

雖然本揭露已以實施例說明如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧第一元件

12‧‧‧第一表面

14‧‧‧第一接墊

14a‧‧‧開孔

20‧‧‧第二元件

22‧‧‧第二表面

24‧‧‧第二接墊

100‧‧‧導通孔結構

110‧‧‧第一導電柱

112‧‧‧第一導電柱的第一端

114‧‧‧第一導電柱的第二端

120‧‧‧第二導電柱

122‧‧‧第二導電柱的第一端

124‧‧‧第二導電柱的第二端

192‧‧‧第一絕緣層

194‧‧‧第二絕緣層

Claims (18)

1. 一種導通孔結構，用於連接相互堆疊的一第一元件以及一第二元件，其中該第一元件具有一第一表面以及位於該第一元件內部的一第一接墊，該第二元件與該第一表面分別位於該第一元件的相對兩側，且該第二元件具有背對該第一元件的一第二表面以及位於該第二元件內部的一第二接墊，該導通孔結構包括：一第一導電柱，貫穿該第一元件以及該第二元件，該第一導電柱的一第一端以及一第二端分別暴露於該第一元件的該第一表面以及該第二元件的該第二表面；一第二導電柱，貫穿部分的該第一元件，且位於該第一元件的該第一表面與該第一接墊之間，該第二導電柱的一第一端暴露於該第一元件的該第一表面，且該第二導電柱的一第二端連接該第一接墊；一第三導電柱，貫穿部分的該第二元件，且位於該第二元件的該第二表面與該第二接墊之間，該第三導電柱的一第一端暴露於該第二元件的該第二表面，且該第三導電柱的一第二端連接該第二接墊；一第一導電線路，位於該第一元件的該第一表面，並且連接該第一導電柱的該第一端以及該第二導電柱的該第一端；以及一第二導電線路，位於該第二元件的該第二表面，並且連接該第一導電柱的該第二端以及該第三導電柱的該第一端。
2. 如申請專利範圍第1項所述的導通孔結構，更包括一第一 絕緣層，位於該第一導電柱的側壁與該第一元件之間以及該第一導電柱的側壁與該第二元件之間。
3. 如申請專利範圍第1項所述的導通孔結構，更包括一第二絕緣層，位於該第二導電柱的側壁與該第一元件之間。
4. 如申請專利範圍第1項所述的導通孔結構，更包括一第三絕緣層，位於該第三導電柱的側壁與該第二元件之間。
5. 一種導通孔結構，用於連接相互堆疊的一第一元件以及一第二元件，其中該第一元件具有一第一表面以及位於該第一元件內部的一第一接墊，該第二元件與該第一表面分別位於該第一元件的相對兩側，且該第二元件具有一第二接墊以及背對該第一元件的一第二表面，該導通孔結構包括：一第一導電柱，貫穿部分的該第一元件，且位於該第一元件的該第一表面與該第一接墊之間，其中該第一導電柱的一第一端暴露於該第一元件的該第一表面，且該第一導電柱的一第二端連接該第一接墊；一第二導電柱，貫穿該第一元件以及至少部分的該第二元件，且位於該第一元件的該第一表面與該第二接墊之間，其中該第二導電柱的一第一端暴露於該第一元件的該第一表面，且該第二導電柱的一第二端連接該第二接墊；以及一導電線路，位於該第一元件的該第一表面，並且連接該第一導電柱的該第一端以及該第二導電柱的該第一端。
6. 如申請專利範圍第5項所述的導通孔結構，其中該第二接 墊位於該第二元件的內部。
7. 如申請專利範圍第5項所述的導通孔結構，其中該第二接墊暴露於該第二表面。
8. 如申請專利範圍第5項所述的導通孔結構，更包括一第一絕緣層，位於該第一導電柱的側壁與該第一元件之間。
9. 如申請專利範圍第5項所述的導通孔結構，更包括一第二絕緣層，位於該第二導電柱的側壁與該第一元件之間以及該第二導電柱的側壁與該第二元件之間。
10. 一種封裝結構，包括：一第一元件，具有一第一接墊；一第二元件，堆疊於該第一元件上，且該第二元件具有一第二接墊；以及如申請專利範圍第1~9項中任一項所述的該導通孔結構，連接該第一接墊與該第二接墊。
11. 一種光感測元件封裝，包括：一承載件(Carrier)，具有一承載面、相對於該承載面的一第一表面以及位於該承載件內部的一第一接墊，且該第一接墊具有一開孔；一光感測元件，堆疊於該承載件的該承載面之上，並且電性連接至該承載件，該光感測元件具有背對該承載件的一第二表面，且該光感測元件包括；一感測單元陣列； 一線路層，位於該感測單元陣列與該承載件之間；以及一第二接墊，該第一接墊對該第一表面的投影與該第二接墊對該第一表面的投影至少部分重疊；一導通孔結構，貫穿該承載件以及至少部分的該光感測元件，以連接該第一接墊以及該第二接墊，其中該導通孔結構包括：一第一導電柱，位於該承載件的該第一表面與該第一接墊之間，該第一導電柱的一第一端暴露於該承載件的該第一表面，該第一導電柱的一第二端接觸該第一接墊並覆蓋該開孔，且該第一導電柱的該第二端的外徑大於該開孔的直徑；以及一第二導電柱，位於該第一接墊與該第二接墊之間，其中該第二導電柱的一第一端穿過該第一接墊的該開孔而連接該第一導電柱的該第二端，且該第二導電柱的一第二端連接該第二接墊。
12. 如申請專利範圍第11項所述的光感測元件封裝，其中該第二接墊位於該線路層內。
13. 如申請專利範圍第11項所述的光感測元件封裝，其中該第二接墊暴露於該第二表面。
14. 如申請專利範圍第11項所述的光感測元件封裝，其中該光感測元件更包括：一透光蓋板，配置於該感測單元陣列之上，該透光蓋板具有 該第二表面；以及一黏著層，配置於該透光蓋板與該感測單元陣列之間。
15. 一種光感測元件封裝，包括：一承載件(Carrier)，具有一承載面、相對於該承載面的一第一表面以及位於該承載件內部的一第一接墊，且該第一接墊具有一開孔；一光感測元件，堆疊於該承載件的該承載面之上，並且電性連接至該承載件，該光感測元件具有背對該承載件的一第二表面，且該光感測元件包括；一感測單元陣列；一線路層，位於該感測單元陣列與該承載件之間；以及一第二接墊；一導通孔結構，包括：一第一導電柱，貫穿部分的該承載件，且位於該承載件的該第一表面與該第一接墊之間，該第一導電柱的一第一端暴露於該承載件的該第一表面，且該第一導電柱的一第二端連接該第一接墊；以及一第二導電柱，貫穿該承載件以及至少部分的該光感測元件，且位於該承載間的該第一表面與該第二接墊之間，該第二導電柱的一第一端暴露於該承載件的該第一表面，且該第二導電柱的一第二端連接該第二接墊；以及 一導電線路，位於該承載件的該第一表面，並且連接該第一導電柱的該第一端以及該第二導電柱的該第一端。
16. 如申請專利範圍第15項所述的光感測元件封裝，其中該第二接墊位於該線路層內。
17. 如申請專利範圍第15項所述的光感測元件封裝，其中該第二接墊暴露於該第二表面。
18. 如申請專利範圍第15項所述的光感測元件封裝，其中該光感測元件更包括：一透光蓋板，配置於該感測單元陣列之上，該透光蓋板具有該第二表面；以及一黏著層，配置於該透光蓋板與該感測單元陣列之間。