JP2010199602A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP2010199602A JP2010199602A JP2010095406A JP2010095406A JP2010199602A JP 2010199602 A JP2010199602 A JP 2010199602A JP 2010095406 A JP2010095406 A JP 2010095406A JP 2010095406 A JP2010095406 A JP 2010095406A JP 2010199602 A JP2010199602 A JP 2010199602A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solid
- state imaging
- imaging device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】カラーフィルターやオンチップレンズ等を良好な状態で形成することを可能にする、固体撮像素子の構造を提供する。
【解決手段】受光部が形成された半導体層の上に、カラーフィルター34又はオンチップレンズ35が、少なくとも形成され、固体撮像素子のチップ33の下面側で配線基板31に電気的に接続されている固体撮像素子を構成する。
【選択図】図7
【解決手段】受光部が形成された半導体層の上に、カラーフィルター34又はオンチップレンズ35が、少なくとも形成され、固体撮像素子のチップ33の下面側で配線基板31に電気的に接続されている固体撮像素子を構成する。
【選択図】図7
Description
本発明は、固体撮像素子及びその製造方法に係わる。
半導体デバイスの高集積化に伴い、トランジスタ及び他の半導体素子をより縮小して実装密度をさらに高める傾向にある。
このため、固体撮像素子においても、素子を高集積化することが求められる。
このため、固体撮像素子においても、素子を高集積化することが求められる。
従来の固体撮像素子、特にCMOS型固体撮像素子(CMOSセンサ)では、フォトダイオードからなる受光部よりも上層に配線部(配線層が絶縁層を介して複数層形成されている)あり、配線部より上方にオンチップレンズが設けられ、入射光がオンチップレンズから配線部の配線層の間を通して受光部に照射される構成となっている。
このため、素子の高集積化が進むことにより、配線層等の障害物により入射光のケラレを生じて、充分な光を受光部に照射することができなくなる。
このため、素子の高集積化が進むことにより、配線層等の障害物により入射光のケラレを生じて、充分な光を受光部に照射することができなくなる。
この問題に対する改善策として、配線が形成された表面とは反対側から光を照射する、裏面照射型固体撮像素子が提案されている(例えば、特許文献1参照。)。このように、裏面側(配線部とは反対側)より受光部に光を照射することにより、配線層等の障害物の影響を受けず、実効開口率100%を達成することが可能になり、大幅に感度を上げることができる。
そして、前記特許文献1には裏面照射型構造のCCD固体撮像素子が記載されているが、裏面照射型構造を、CMOS型固体撮像素子(CMOSセンサ)にも同様に適用することが可能である。
この裏面照射型構造を有するCMOS型固体撮像素子(CMOSセンサ)は、例えば、次のようにして製造することができる。
図10Aに示すように、シリコン基板51の表面付近に、受光部となるフォトダイオードPDを形成する。
次に、図10Bに示すように、シリコン基板51上に、絶縁層52を介して配線層53が多層形成された配線部54を形成する。
続いて、絶縁層52の表面を平坦化して、図10Cに示すように、絶縁層52の表面に支持基板55を貼り合わせる。
次に、図11Dに示すように、ウエハの上下を反転してから、図11Eに示すように、裏面のシリコン基板51をエッチングする。
続いて、レジスト等を塗布して、これを露光やリフローすることにより、図11Fに示すように、カラーフィルター56とオンチップレンズ57を形成する。
このようにして、裏面照射型のCMOSセンサを製造することができる。
図10Aに示すように、シリコン基板51の表面付近に、受光部となるフォトダイオードPDを形成する。
次に、図10Bに示すように、シリコン基板51上に、絶縁層52を介して配線層53が多層形成された配線部54を形成する。
続いて、絶縁層52の表面を平坦化して、図10Cに示すように、絶縁層52の表面に支持基板55を貼り合わせる。
次に、図11Dに示すように、ウエハの上下を反転してから、図11Eに示すように、裏面のシリコン基板51をエッチングする。
続いて、レジスト等を塗布して、これを露光やリフローすることにより、図11Fに示すように、カラーフィルター56とオンチップレンズ57を形成する。
このようにして、裏面照射型のCMOSセンサを製造することができる。
さて、半導体装置において、システムLSIの高機能化、高性能化、低コスト化、仕様の自由度の拡大の手段の一つとして、機能性の異なるチップを接続して一つのシステムLSIとするマルチチップモジュールが提案されている。
例えば、チップ間を接続する配線基板上に、機能デバイスが搭載されたチップとメモリチップや演算処理チップを接続することにより、高機能かつ高性能なシステムLSIを低コストで作製することができる。
例えば、チップ間を接続する配線基板上に、機能デバイスが搭載されたチップとメモリチップや演算処理チップを接続することにより、高機能かつ高性能なシステムLSIを低コストで作製することができる。
このようなマルチチップモジュールの一構成として、例えば、配線基板に接続する各チップの接続面にそれぞれバンプを形成して、バンプを介して各チップと配線基板とを電気的に接続する構成がある。
このようにバンプを介して接続することにより、パッドをチップの上面に形成してワイヤにより配線基板に電気的に接続した構成よりも、モジュールの面積を低減することができるため、モジュールの小型化を図ることができる。
このようにバンプを介して接続することにより、パッドをチップの上面に形成してワイヤにより配線基板に電気的に接続した構成よりも、モジュールの面積を低減することができるため、モジュールの小型化を図ることができる。
ところで、表面照射型構造又は裏面照射型構造のいずれの構造であっても、固体撮像素子のチップには、電源等の外部との電気的接続を行うための端子を設ける必要がある。
この端子は、固体撮像素子のチップをパッケージ化する際の接続方法に応じて、チップの上面側又は下面側に設けられる。
この端子は、固体撮像素子のチップをパッケージ化する際の接続方法に応じて、チップの上面側又は下面側に設けられる。
例えば、固体撮像素子のチップの上面側(オンチップレンズやカラーフィルターと同じ側)に端子を設けた場合には、配線基板にチップを実装する際に、ワイヤボンディングにより端子と配線基板とを接続する。
ここで、図10A〜図11Fに製造工程を示した裏面照射型のCMOS型固体撮像素子において、チップの上面側に端子を設ける場合の製造方法を図12に示す。
図10A〜図11Fでは、フォトダイオードPDから成る受光部を含む撮像領域のみを示したが、端子(パッド)は撮像領域以外の周辺部分に設けられる。
まず、図12Aに示すように、配線層53を形成するときにパッド部の配線層61を形成する。上下の配線層61はコンタクト層62により接続されている。
次に、シリコン基板51と絶縁層(酸化シリコン層等)52をエッチングして、パッド部の最上層の配線層61(61A)に達する凹部を形成する。そして、表面をSiN膜63で覆った後、配線層61(61A)の中央部が露出し、配線層61(61A)から凹部の側壁を経てシリコン基板51の表面に亘って残るようにSiN膜63をパターニングする(以上図12B参照)。そして、最上層の配線層61(61A)がパッド電極となる。
次に、レジスト等を表面に塗布して、これを露光やリフローして、図12Cに示すように、カラーフィルター56とオンチップレンズ57を形成する。
図10A〜図11Fでは、フォトダイオードPDから成る受光部を含む撮像領域のみを示したが、端子(パッド)は撮像領域以外の周辺部分に設けられる。
まず、図12Aに示すように、配線層53を形成するときにパッド部の配線層61を形成する。上下の配線層61はコンタクト層62により接続されている。
次に、シリコン基板51と絶縁層(酸化シリコン層等)52をエッチングして、パッド部の最上層の配線層61(61A)に達する凹部を形成する。そして、表面をSiN膜63で覆った後、配線層61(61A)の中央部が露出し、配線層61(61A)から凹部の側壁を経てシリコン基板51の表面に亘って残るようにSiN膜63をパターニングする(以上図12B参照)。そして、最上層の配線層61(61A)がパッド電極となる。
次に、レジスト等を表面に塗布して、これを露光やリフローして、図12Cに示すように、カラーフィルター56とオンチップレンズ57を形成する。
このときに、裏面照射型のCMOSセンサでは、配線層52よりも上層にシリコン基板51があるために、従来の表面照射型CMOSセンサと比較して、シリコン基板(例えば約10μm)51の分だけ、パッド電極61Aが表面から深い位置になる。
このため、パッド電極61Aに達するエッチングが深くなり、エッチングが困難になると共に、パッド電極61A上の穴にカラーフィルター56やオンチップレンズ57用の塗布液が入ってしまう。
そして、平面図を図13に示すように、パッド電極P(61A)は、固体撮像素子の撮像領域60の周囲に多数設けられるため、パッド電極P(61A)の深い穴に塗布液が入ってしまうことによって、塗布膜の厚さのバラツキを生じる。
このように、塗布膜の厚さにバラツキを生じることにより、カラーフィルター56やオンチップレンズ57の厚さや形状が不均一になり、製造される固体撮像素子の画質が悪化してしまう。
このため、パッド電極61Aに達するエッチングが深くなり、エッチングが困難になると共に、パッド電極61A上の穴にカラーフィルター56やオンチップレンズ57用の塗布液が入ってしまう。
そして、平面図を図13に示すように、パッド電極P(61A)は、固体撮像素子の撮像領域60の周囲に多数設けられるため、パッド電極P(61A)の深い穴に塗布液が入ってしまうことによって、塗布膜の厚さのバラツキを生じる。
このように、塗布膜の厚さにバラツキを生じることにより、カラーフィルター56やオンチップレンズ57の厚さや形状が不均一になり、製造される固体撮像素子の画質が悪化してしまう。
これに対して、固体撮像素子のチップの下面側に端子を設けた場合には、端子がカラーフィルターやオンチップレンズとは反対側になるため、上述したパッド電極による問題は生じない。
ところが、下面側に端子を設けた固体撮像素子のチップを、前述したバンプを介して接続を行う構成のマルチチップモジュールに用いる場合には、以下の問題を生じる。
チップの下面に形成したバンプを介して、チップを配線基板に接続を行う場合には、確実に接続を行うために、治具等で上面側から押圧して熱圧着する必要がある。
固体撮像素子では、カラーフィルターやオンチップレンズを形成する際に、表面にレジスト等を塗布しており、固体撮像素子の従来の一般的な製造方法では、チップに分割する前のウエハの状態でレジスト等の塗布を行っている。
しかしながら、この一般的な製造方法により形成した固体撮像素子のチップでは、カラーフィルターやオンチップレンズが上面に形成されているので、治具で押圧すると、カラーフィルターやオンチップレンズに応力がかかり、変形や膜厚の変化を生じてしまう虞がある。
固体撮像素子では、カラーフィルターやオンチップレンズを形成する際に、表面にレジスト等を塗布しており、固体撮像素子の従来の一般的な製造方法では、チップに分割する前のウエハの状態でレジスト等の塗布を行っている。
しかしながら、この一般的な製造方法により形成した固体撮像素子のチップでは、カラーフィルターやオンチップレンズが上面に形成されているので、治具で押圧すると、カラーフィルターやオンチップレンズに応力がかかり、変形や膜厚の変化を生じてしまう虞がある。
そこで、固体撮像素子のチップ及び配線基板をバンプを介して接続することを可能にするために、チップを配線基板に接続した後に、カラーフィルターやオンチップレンズを形成することが考えられる。
具体的には、マルチチップモジュールを構成する各チップ(固体撮像素子のチップ及び他の半導体チップ)を熱圧着により配線基板に接続した後に、チップの上面にレジスト等を塗布する。
このように製造すれば、固体撮像素子のチップをバンプにより配線基板に接続することが可能になるため、固体撮像素子のチップを含むマルチチップモジュールを実現すると共に、モジュールの小型化を図ることができる。
具体的には、マルチチップモジュールを構成する各チップ(固体撮像素子のチップ及び他の半導体チップ)を熱圧着により配線基板に接続した後に、チップの上面にレジスト等を塗布する。
このように製造すれば、固体撮像素子のチップをバンプにより配線基板に接続することが可能になるため、固体撮像素子のチップを含むマルチチップモジュールを実現すると共に、モジュールの小型化を図ることができる。
しかしながら、配線基板に接続された固体撮像素子のチップと他のチップとの間には凹部が残っており、チップの上面と凹部とにより段差が形成される。
このため、カラーフィルターやオンチップレンズを形成するために、レジスト等を塗布したときに、段差によって塗布膜の厚さが不均一になってしまう。
これにより、カラーフィルターやオンチップレンズの厚さや形状が不均一になり、製造される固体撮像素子の画質が悪化してしまう。
このため、カラーフィルターやオンチップレンズを形成するために、レジスト等を塗布したときに、段差によって塗布膜の厚さが不均一になってしまう。
これにより、カラーフィルターやオンチップレンズの厚さや形状が不均一になり、製造される固体撮像素子の画質が悪化してしまう。
上述した問題の解決のために、本発明においては、カラーフィルターやオンチップレンズ等を良好な状態で形成することを可能にする、固体撮像素子の構造及び固体撮像素子の製造方法を提供するものである。
本発明の固体撮像素子は、受光部が形成された半導体層の上に、カラーフィルター又はオンチップレンズが、少なくとも形成され、固体撮像素子のチップの下面側で配線基板に電気的に接続されているものである。
上述の本発明の固体撮像素子の構成によれば、固体撮像素子のチップの下面側で配線基板に電気的に接続されている構成であるため、例えばフリップチップボンディングにより接続を行うことが可能であり、ワイヤ配線で接続するワイヤボンディングの場合と比較して、ワイヤ部分(チップの上面の端子を含む)を省略することができる。これにより、チップの上面を広く受光面として利用することや、チップの占有する面積を低減することが可能になる。
本発明の固体撮像素子の製造方法は、半導体層に固体撮像素子の受光部が形成されたチップの下面側を配線基板に電気的に接続する工程と、チップの周囲の凹部に埋め込み材を埋め込む工程と、表面を平坦化した後、チップ及び埋め込み材の上に、レジストを塗布する工程と、このレジストを用いて、チップの上面に、カラーフィルター又はオンチップレンズを形成する工程とを有するものである。
上述の本発明の固体撮像素子の製造方法によれば、チップの周囲の凹部に埋め込み材を埋め込む、表面を平坦化することにより、チップの上面と、その周囲の上面を平坦面とすることができる。そしてその上にレジストを塗布するので、レジストの塗布面が平坦面であり、レジストを均一に塗布形成することができる。そして、均一な厚さに塗布されたレジストを用いて、カラーフィルター又はオンチップレンズを形成することにより、カラーフィルター又はオンチップレンズを所定の厚さや大きさで均一に形成することができる。
本発明の他の構成の固体撮像素子によれば、固体撮像素子のチップの下面側で配線基板に電気的に接続した固体撮像素子を構成することにより、ワイヤボンディングのワイヤ部分を省略して、チップの上面を広く受光面として利用することができる。また、固体撮像素子のチップの占有する面積を低減することができるため、配線基板の小型化を図ることができる。
また、半導体層の下に絶縁層内に配線層が形成されて成る配線部が設けられている構成、即ち裏面照射型構造の固体撮像素子の構成としたときには、裏面照射型構造によって受光面を表面照射型構造よりも広くとることができると共に、ワイヤボンディングのワイヤ部分を省略できるため、実装面積に対する受光面の割合をさらに大きくすることができる。
また、固体撮像素子のチップの下面側を配線基板に電気的に接続し、チップの周囲の凹部に埋め込み材を埋め込んで表面を平坦化した後、チップ及び埋め込み材の上にレジストを塗布して、このレジストを用いて、チップの上面にカラーフィルター又はオンチップレンズを形成するようにしたときには、カラーフィルターやオンチップレンズ等の光学部品を形成するための塗布膜を均一に塗布形成することができる。
これにより、カラーフィルターやオンチップレンズ等の光学部品を均一に形成することができる。
従って、接続用のパッドをカラーフィルターやオンチップレンズ等の光学部品と同じ側に配置形成した場合においても、所望の良好な画質を有する固体撮像素子を実現することができる。
これにより、カラーフィルターやオンチップレンズ等の光学部品を均一に形成することができる。
従って、接続用のパッドをカラーフィルターやオンチップレンズ等の光学部品と同じ側に配置形成した場合においても、所望の良好な画質を有する固体撮像素子を実現することができる。
さらに、固体撮像素子のチップを、配線基板に複数の半導体チップを接続した構成(いわゆるマルチチップモジュールに用いた構成)を製造する場合に、各チップ間の凹部を埋めて埋め込み材を形成するようにしたときには、配線基板上に所望の良好な画質を有する固体撮像素子が搭載された複数の半導体チップを形成することができ、固体撮像素子の高性能化や高機能化を図ることが可能になり、また所望の良好な画質を有する固体撮像素子を含むシステムLSIのモジュールを実現することができる。
まず、本発明に対する参考例として、固体撮像素子の一形態の概略構成図(断面図)を図1に示す。本形態は、裏面照射型のCMOS型固体撮像素子(CMOSセンサ)に適用したものである。
この固体撮像素子1は、シリコン層2内に受光部となるフォトダイオードPDが形成され、シリコン層2の上にカラーフィルター3が形成され、カラーフィルター3の上にオンチップレンズ4が形成されている。また、シリコン層2の下に、絶縁層5内に複数層(図1では3層)の配線層6が形成されて成る配線部7が設けられている。配線部7は支持基板8上にあり、この支持基板8により全体が支持されている。
カラーフィルター3及びオンチップレンズ4は、受光部(フォトダイオードPD)が形成されたシリコン層2の表面側にある配線部7とは反対側に、即ちシリコン層2の裏面側に、配置されており、裏面照射型の構造を有する固体撮像素子1となっている。
カラーフィルター3及びオンチップレンズ4は、受光部(フォトダイオードPD)が形成されたシリコン層2の表面側にある配線部7とは反対側に、即ちシリコン層2の裏面側に、配置されており、裏面照射型の構造を有する固体撮像素子1となっている。
画素を構成する受光部等が設けられた撮像領域10は、図10〜図12に示した、従来の裏面照射型のCMOS型固体撮像素子と同様の構成になっている。
本形態の固体撮像素子1においては、特に撮像領域10以外の部分のシリコン層2内に、パッド電極11が埋め込まれており、このパッド電極11は、絶縁膜12によってシリコン層2と絶縁されている。また、パッド電極11の上面側では、絶縁膜12及びシリコン層2に、パッド電極11に達する開口が形成されている。また、開口の側壁からシリコン層2の上面に亘って絶縁膜15が形成されている。
パッド電極11は、図13に示した従来の場合と同様に、撮像領域10の周囲に多数形成される。
パッド電極11の下の絶縁層5内には、パッド部の配線層13が形成されており、パッド部の配線層13は、撮像領域10の配線層6と同数(図1では3層)形成されており、各配線層13及びパッド電極11の間はコンタクト層14により電気的に接続されている。このうち、パッド電極11と一番上の配線層13との間のコンタクト層14は、絶縁膜12及び絶縁層5を貫通して形成されている。
また、パッド部の配線層13は、撮像領域10の配線層6のうちのいずれかの配線層6に、図示した断面以外の部分でつながっている。これにより、各パッド電極11がいずれかの配線層6に電気的に接続されている。
パッド電極11の下の絶縁層5内には、パッド部の配線層13が形成されており、パッド部の配線層13は、撮像領域10の配線層6と同数(図1では3層)形成されており、各配線層13及びパッド電極11の間はコンタクト層14により電気的に接続されている。このうち、パッド電極11と一番上の配線層13との間のコンタクト層14は、絶縁膜12及び絶縁層5を貫通して形成されている。
また、パッド部の配線層13は、撮像領域10の配線層6のうちのいずれかの配線層6に、図示した断面以外の部分でつながっている。これにより、各パッド電極11がいずれかの配線層6に電気的に接続されている。
本形態の固体撮像素子1では、パッド電極11がシリコン層2に埋め込まれて形成されているため、パッド電極11の上面とシリコン層2の上面との段差が小さくなっている。
これにより、カラーフィルター3やオンチップレンズ4を形成するためのレジスト等を塗布するときに、表面の段差のため塗布膜厚が不均一になることを抑制することができる。
これにより、カラーフィルター3やオンチップレンズ4を形成するためのレジスト等を塗布するときに、表面の段差のため塗布膜厚が不均一になることを抑制することができる。
本形態の固体撮像素子1は、例えば次のようにして製造することができる。
シリコン基板21・シリコン酸化膜22・シリコン層2から成るSOI基板20を用意して、このSOI基板20のシリコン層2をエッチングして凹部を形成する。
その後、凹部の内壁に絶縁膜12、例えばSiN膜を形成してから、凹部内を埋めるように、例えばめっき法によりパッド電極11となる金属層(例えばCu)を形成する。このときのめっきは、無電解めっき又は電解めっきのいずれでもよい。
金属層に不要な部分(例えばシリコン層2の表面に付着したもの等)があれば、その部分を除去して、金属層から成るパッド電極11を形成する。
パッド電極11を形成した後に、その表面を絶縁膜12、例えばSiN膜で覆う(以上図2A参照)。
続いて、図2Bに示すように、シリコン層2内に受光部となるフォトダイオードPDを形成する。
シリコン基板21・シリコン酸化膜22・シリコン層2から成るSOI基板20を用意して、このSOI基板20のシリコン層2をエッチングして凹部を形成する。
その後、凹部の内壁に絶縁膜12、例えばSiN膜を形成してから、凹部内を埋めるように、例えばめっき法によりパッド電極11となる金属層(例えばCu)を形成する。このときのめっきは、無電解めっき又は電解めっきのいずれでもよい。
金属層に不要な部分(例えばシリコン層2の表面に付着したもの等)があれば、その部分を除去して、金属層から成るパッド電極11を形成する。
パッド電極11を形成した後に、その表面を絶縁膜12、例えばSiN膜で覆う(以上図2A参照)。
続いて、図2Bに示すように、シリコン層2内に受光部となるフォトダイオードPDを形成する。
続いて、シリコン層2上に多層の配線層6を有する配線部7を形成する。具体的には、次のように形成する。
即ち、シリコン層2上に薄い絶縁膜(MOSトランジスタのゲート絶縁膜と同様のもの)を形成する。
次に、異方性エッチング等により、パッド電極11上の絶縁膜12及び薄い絶縁膜を貫通してパッド電極11に達する孔(ビア)を形成する。そして、薄い絶縁膜上に第1層の導電膜を形成する。これにより、パッド電極11上の孔が導電膜で埋められてコンタクト層14が形成される。その後、第1層の導電層に対してパターニングを行うことにより、第1層の配線層6A,13Aを形成する。
次に、第1層の配線層6A,13Aを覆って層間絶縁層を形成し、層間絶縁層に配線層13Aに達する孔を形成した後、層間絶縁層上に第2層の導電膜を形成する。これにより配線層13A上にコンタクト層14が形成される。その後、第2層の導電層に対してパターニングを行うことにより、第2層の配線層6B,13Bを形成する。
以下同様にして、第3層の配線層6C,13Cを形成し、その上を絶縁層5で覆う(以上図2C参照)。
即ち、シリコン層2上に薄い絶縁膜(MOSトランジスタのゲート絶縁膜と同様のもの)を形成する。
次に、異方性エッチング等により、パッド電極11上の絶縁膜12及び薄い絶縁膜を貫通してパッド電極11に達する孔(ビア)を形成する。そして、薄い絶縁膜上に第1層の導電膜を形成する。これにより、パッド電極11上の孔が導電膜で埋められてコンタクト層14が形成される。その後、第1層の導電層に対してパターニングを行うことにより、第1層の配線層6A,13Aを形成する。
次に、第1層の配線層6A,13Aを覆って層間絶縁層を形成し、層間絶縁層に配線層13Aに達する孔を形成した後、層間絶縁層上に第2層の導電膜を形成する。これにより配線層13A上にコンタクト層14が形成される。その後、第2層の導電層に対してパターニングを行うことにより、第2層の配線層6B,13Bを形成する。
以下同様にして、第3層の配線層6C,13Cを形成し、その上を絶縁層5で覆う(以上図2C参照)。
次に、絶縁層5の表面を平坦化した後、図示しない接着層を介して、図3Dに示すように、絶縁層5に支持基板8を貼り合わせる。
次に、図3Eに示すように、ウエハの上下を反転して、シリコン層2の裏面側が上になるようにする。
さらに、図3Fに示すように、裏面をエッチングする。これにより、SOI基板20のシリコン基板21及びシリコン酸化膜22が除去されて、シリコン層2の裏面側が露出する。
さらに、図3Fに示すように、裏面をエッチングする。これにより、SOI基板20のシリコン基板21及びシリコン酸化膜22が除去されて、シリコン層2の裏面側が露出する。
次に、パッド電極11の裏面側にある絶縁膜12及びシリコン層2を開口してパッド電極11を露出させる。その後、表面を覆ってSiN膜等の絶縁膜15を形成し、パッド電極11の中央部が露出すると共にパッド電極11から周囲のシリコン層2上に跨って絶縁膜15が残るようにパターニングする(以上図4G参照)。これにより、パッド電極11が露出して、パッドとして使用することが可能になる。
さらに、表面にレジスト等を塗布して塗布膜を形成し、塗布膜に対してパターニングやリフローを行うことにより、受光部等を含む撮像領域のシリコン層2上にカラーフィルター3及びオンチップレンズ4を順次形成する(以上図4H参照)。
このとき、パッド電極11の上面とシリコン層2の上面との間の段差が少ないので、塗布膜の膜厚をほぼ均一に形成することができる。
このとき、パッド電極11の上面とシリコン層2の上面との間の段差が少ないので、塗布膜の膜厚をほぼ均一に形成することができる。
なお、図2Aでシリコン層2を深くエッチングできない場合には、図3Fの裏面エッチングを行った後に、パッド部だけさらにエッチングを行うようにする。この場合には、エッチングした後の深さ即ちパッド部のパッド電極11の深さが、カラーフィルターとオンチップレンズ層の塗布むらが発生しない深さとなるようにすることになる。即ち、図2Aではそこまでの深さまでシリコン層をエッチングすることが必要である。
また、図2Aではシリコン層2の途中まで凹部を形成しているが、シリコン酸化膜22をエッチングストッパとして用いてエッチングを行うことにより、シリコン層2を貫通してシリコン酸化膜22に達するように凹部を形成することも可能である。この場合には、図4Gに示した工程を絶縁膜12のみを開口する工程とすることや、裏面側をエッチングする工程でパッド電極11を露出させたりすることが可能になる。
また、図2A〜図4Hでは、SOI基板20を用いて本形態の固体撮像素子1を製造しているが、シリコン基板を用いて製造することも可能である。
その場合の製造工程を次に示す。
まず、図5Aに示すように、シリコン基板25内にエッチングにより凹部を形成し、図2Aに示したと同様に、凹部内に絶縁膜12及びパッド電極11を形成する。
次に、図5Bに示すように、シリコン基板25内に受光部となるフォトダイオードPDを形成する。
その場合の製造工程を次に示す。
まず、図5Aに示すように、シリコン基板25内にエッチングにより凹部を形成し、図2Aに示したと同様に、凹部内に絶縁膜12及びパッド電極11を形成する。
次に、図5Bに示すように、シリコン基板25内に受光部となるフォトダイオードPDを形成する。
続いて、図5Cに示すように、シリコン基板25上に、多層の配線層6を有する配線部7を形成する。配線部7の形成方法は図2Cと同様にする。パッド部においても、図2Cと同様に、配線層13A,13B,13C及びコンタクト層14を形成する。
次に、絶縁層5の表面を平坦化した後、図示しない接着層を介して、図6Dに示すように、絶縁層5に支持基板8を貼り合わせる。
次に、絶縁層5の表面を平坦化した後、図示しない接着層を介して、図6Dに示すように、絶縁層5に支持基板8を貼り合わせる。
次に、図6Eに示すように、ウエハの上下を反転して、シリコン基板25の裏面側が上になるようにする。
さらに、図6Fに示すように、シリコン基板25の裏面をエッチングすることにより、シリコン基板25を薄くする。これにより、フォトダイオードPDやパッド電極11の厚さよりも少し厚いシリコン基板25(シリコン層2)を残し、図3Fに示した状態と同様の状態とする。
その後は、図4G及び図4Hに示したと同様にして、本形態の固体撮像素子1を製造することができる。
さらに、図6Fに示すように、シリコン基板25の裏面をエッチングすることにより、シリコン基板25を薄くする。これにより、フォトダイオードPDやパッド電極11の厚さよりも少し厚いシリコン基板25(シリコン層2)を残し、図3Fに示した状態と同様の状態とする。
その後は、図4G及び図4Hに示したと同様にして、本形態の固体撮像素子1を製造することができる。
上述の本形態によれば、予めシリコン層2の表面側から形成した凹部内にパッド電極11を形成しておいたので、パッド電極11とカラーフィルター3を形成するシリコン層2の裏面との段差が小さくなる。
これにより、カラーフィルター3やオンチップレンズ4を形成するためのレジスト等を塗布する際に、塗布膜の厚みむらを抑制することができ、これにより、膜厚や形状が均一であり良質のカラーフィルター3やオンチップレンズ4を形成することができる。
これにより、カラーフィルター3やオンチップレンズ4を形成するためのレジスト等を塗布する際に、塗布膜の厚みむらを抑制することができ、これにより、膜厚や形状が均一であり良質のカラーフィルター3やオンチップレンズ4を形成することができる。
また、パッド部に深い凹部を形成しなくてもパッド電極11を形成することができることから、プロセスマージンが大きくなり、製造歩留まりを向上することが可能になる。
なお、上述の形態では、CMOS型固体撮像素子に本発明を適用したが、裏面照射型の固体撮像素子であれば、その他の構成の固体撮像素子(例えば、裏面照射型のCCD固体撮像素子等)にも同様に適用することが可能である。
また、カラーフィルター或いはオンチップレンズのうち、少なくとも一方を形成する固体撮像素子であれば、同様に適用することが可能である。
また、カラーフィルター或いはオンチップレンズのうち、少なくとも一方を形成する固体撮像素子であれば、同様に適用することが可能である。
続いて、本発明の実施の形態を説明する。
本実施の形態は、固体撮像素子のチップを含む複数の半導体チップを、バンプを介して配線基板に接続した構成のマルチチップモジュールに適用したものである。
本実施の形態は、固体撮像素子のチップを含む複数の半導体チップを、バンプを介して配線基板に接続した構成のマルチチップモジュールに適用したものである。
まず、本実施の形態のマルチチップモジュールの構造を図7に示す。
シリコンインタポーザ基板31に、バンプ(突起電極)32を介して、固体撮像素子のチップ33と、2個のその他の半導体チップ36とが、即ち合計3個のチップが接続されていることにより、いわゆるマルチチップモジュール30が構成されている。
固体撮像素子のチップ33の上面には、カラーフィルター34及びオンチップレンズ35が形成されている。
なお、図中37は、接続用のアンダーフィル材料を示している。
シリコンインタポーザ基板31に、バンプ(突起電極)32を介して、固体撮像素子のチップ33と、2個のその他の半導体チップ36とが、即ち合計3個のチップが接続されていることにより、いわゆるマルチチップモジュール30が構成されている。
固体撮像素子のチップ33の上面には、カラーフィルター34及びオンチップレンズ35が形成されている。
なお、図中37は、接続用のアンダーフィル材料を示している。
バンプ(突起電極)32は、例えばSnを含む合金(はんだ等)からなり、公知の方法で形成される。また、バンプ32にAu又はCuを含む合金を用いてもよい。
本実施の形態のマルチチップモジュール30の構成によれば、シリコンインタポーザ基板31上に、固体撮像素子のチップ33を含む合計3個のチップが接続されていることにより、固体撮像素子に対して高機能化を図ることができる。
また、本実施の形態のマルチチップモジュール30の構成によれば、固体撮像素子のチップ33の下面側で、バンプ32を介してシリコンインタポーザ基板31に接続されているため、ワイヤ配線で接続するワイヤボンディングの場合と比較して、チップの上面の端子を含むワイヤ部分を省略することができる。これにより、チップ33の上面を広く受光面として利用することが可能になる。また、シリコンインタポーザ基板31上で固体撮像素子のチップ33やその他のチップ36の占有する面積を低減することが可能になるため、シリコンインタポーザ基板31の小型化を図ることができる。
そして、特にチップ33の固体撮像素子が、受光部が形成された半導体層に対してオンチップレンズ35とは反対側(下側)に配線部が設けられた裏面照射型構造である場合には、裏面照射型構造によって受光面を表面照射型構造よりも広くとることができると共に、ワイヤボンディングのワイヤ部分を省略した分、実装面積に対する受光面の割合をさらに大きくすることができる。
そして、特にチップ33の固体撮像素子が、受光部が形成された半導体層に対してオンチップレンズ35とは反対側(下側)に配線部が設けられた裏面照射型構造である場合には、裏面照射型構造によって受光面を表面照射型構造よりも広くとることができると共に、ワイヤボンディングのワイヤ部分を省略した分、実装面積に対する受光面の割合をさらに大きくすることができる。
さらに、本実施の形態では、特に、後述するようにシリコンインタポーザ基板31上に接続したチップ33,36間の凹部を、埋め込み材、例えば高分子化合物で埋め込んで平坦化を行う。
そして、本実施の形態のマルチチップモジュール30は、次のようにして製造することができる。
まず、シリコンインタポーザ基板31の表面と、各半導体チップ33,36の下面に、それぞれバンプ32(突起電極)を形成しておき、これらバンプ32同士を接続して、シリコンインタポーザ基板31と半導体チップ33,36とを電気的に接続する。
また、バンプ32の周囲に、アンダーフィル材37を埋めこみ、バンプ32等接続部を保護する(以上図8A参照)。
このときのバンプ32の接続は、熱圧着によってバンプ32同士を金属結合させることにより、行うことができる。熱圧着の条件は、例えば、温度210℃・各バンプ32当たり2g荷重・30秒間押圧、とする。
また、バンプ32の周囲に、アンダーフィル材37を埋めこみ、バンプ32等接続部を保護する(以上図8A参照)。
このときのバンプ32の接続は、熱圧着によってバンプ32同士を金属結合させることにより、行うことができる。熱圧着の条件は、例えば、温度210℃・各バンプ32当たり2g荷重・30秒間押圧、とする。
次に、シリコンインタポーザ基板31上に接続したチップ33,36間の凹部を、埋め込み材38、例えば高分子化合物で埋め込む。
その後、表面の平坦化を行って、チップ33,36の表面を露出させる(以上図8B参照)。これにより、埋め込み材38の上面とチップ33,36の上面とが同一の平坦面となる。
その後、表面の平坦化を行って、チップ33,36の表面を露出させる(以上図8B参照)。これにより、埋め込み材38の上面とチップ33,36の上面とが同一の平坦面となる。
ここで、チップ間の凹部を埋め込む埋め込み材38に用いる高分子化合物としては、例えばフォトレジスト(感光性樹脂)や水溶性樹脂を用いることが可能である。
感光性樹脂を用いて凹部を埋め込んだ場合には、露光・現像によって、半導体チップの表面やチップ間の凹部内の樹脂を取り除くことができる。露光・現像を行う代わりに、ドライエッチングやウェットエッチング、CMPによって、半導体チップ表面を露出させてもよい。
水溶性樹脂を用いて凹部を埋め込んだ場合には、水洗によって、チップ表面やチップ間の凹部内の樹脂を取り除くことができる。
なお、後に形成するカラーフィルター34とオンチップレンズ35の形成プロセスの熱処理によって、埋め込み材38に用いられる高分子化合物の形状や特性の変化が、各チップ33,36とシリコンインタポーザ基板31との接続に対して信頼性上や機能性上影響しないように、埋め込み材38の材料を選定する必要がある。
感光性樹脂を用いて凹部を埋め込んだ場合には、露光・現像によって、半導体チップの表面やチップ間の凹部内の樹脂を取り除くことができる。露光・現像を行う代わりに、ドライエッチングやウェットエッチング、CMPによって、半導体チップ表面を露出させてもよい。
水溶性樹脂を用いて凹部を埋め込んだ場合には、水洗によって、チップ表面やチップ間の凹部内の樹脂を取り除くことができる。
なお、後に形成するカラーフィルター34とオンチップレンズ35の形成プロセスの熱処理によって、埋め込み材38に用いられる高分子化合物の形状や特性の変化が、各チップ33,36とシリコンインタポーザ基板31との接続に対して信頼性上や機能性上影響しないように、埋め込み材38の材料を選定する必要がある。
次に、必要に応じて、図9Cに示すように、表面を研磨してチップ33,36の厚さを薄くする。これは、公知の方法、例えばCMP、ドライエッチング、ウェットエッチングを用いて、またはそれらの方法を組み合わせて行うことができる。
なお、この工程を行うためには、チップの上面側が、半導体基板等の除去可能な厚い層であることが必要である。チップ36は、通常の半導体チップであるため、バンプ33による接続を行うために半導体基板が上側になっている。そして、固体撮像素子のチップ33でも同様に基板が上側とするためには、裏面照射型の構造として、さらに下側即ち表面側に端子を引き出す構成とする必要がある。
なお、この工程を行うためには、チップの上面側が、半導体基板等の除去可能な厚い層であることが必要である。チップ36は、通常の半導体チップであるため、バンプ33による接続を行うために半導体基板が上側になっている。そして、固体撮像素子のチップ33でも同様に基板が上側とするためには、裏面照射型の構造として、さらに下側即ち表面側に端子を引き出す構成とする必要がある。
次に、平坦化された表面に、レジスト等を塗布して、パターニングやリフロー等を行うことにより、図9Dに示すように、固体撮像素子のチップ33の上面にカラーフィルター34及びオンチップレンズ35を順次形成する。
このとき、チップ33,36間の凹部に埋め込まれた埋め込み材38によって表面が平坦化されているために、所望の形状にパターニングが可能となる。
その後、図9Eに示すように、埋め込み材(高分子化合物)38を除去する。
このようにして、図7に示した、マルチチップモジュール30を製造することができる。
このようにして、図7に示した、マルチチップモジュール30を製造することができる。
なお、好ましくは、インタポーザ基板31を、多数のモジュール30に対応する一体に形成した基板として、各モジュール30を構成する複数のチップ33,36の接続と、各モジュール30の固体撮像素子のチップ33用のレジスト等の塗布及びカラーフィルター34やオンチップレンズ35の形成とを行った後、基板31をダイシングして、各モジュール30のインタポーザ基板31を得るようにする。
このとき、チップ33,36の間の埋め込み材を除去した方が、容易にダイシングを行うことができる。
少なくともダイシング部の埋め込み材を除去することにより、容易にダイシングを行うことができる。
このとき、チップ33,36の間の埋め込み材を除去した方が、容易にダイシングを行うことができる。
少なくともダイシング部の埋め込み材を除去することにより、容易にダイシングを行うことができる。
このようにすれば、多数のモジュール30のチップに同時にレジストを塗布することができ、また多数のモジュール30を同時に作製することができる。
従って、マルチチップモジュール構成とした場合の、工程数を抑制することができる。
従って、マルチチップモジュール構成とした場合の、工程数を抑制することができる。
上述の本実施の形態によれば、固体撮像素子のチップ33を含む複数の半導体チップ33,36の下面側でバンプ32を介してシリコンインタポーザ基板31に接続してマルチチップモジュール30を構成していることにより、チップ33,36が占有する面積を低減することができる。これにより、マルチチップモジュール30の小型化を図ることができる。
そして、固体撮像素子のチップ33に加えて他の半導体チップ36をシリコンインタポーザ基板31に接続してマルチチップモジュール30を構成しているため、固体撮像素子の高性能化や多機能化を図ることができる。
そして、固体撮像素子のチップ33に加えて他の半導体チップ36をシリコンインタポーザ基板31に接続してマルチチップモジュール30を構成しているため、固体撮像素子の高性能化や多機能化を図ることができる。
また、本実施の形態によれば、各チップ33,36の間の凹部を埋め込み材38で埋めて、表面を平坦化してから、レジストを塗布して、カラーフィルター34及びオンチップレンズ35を形成することにより、表面が平坦化された状態でレジストが塗布されるためレジストの塗布厚を均一にすることができる。
これにより、厚さ方向・平面方向ともに所定のパターンでレジストを形成することができるため、カラーフィルター34及びオンチップレンズ35を所定の厚さ・大きさで均一に形成することができる。
これにより、厚さ方向・平面方向ともに所定のパターンでレジストを形成することができるため、カラーフィルター34及びオンチップレンズ35を所定の厚さ・大きさで均一に形成することができる。
従って、所望の良好な画質が得られる固体撮像素子を実現することができ、また固体撮像素子の高性能化や多機能化を図り、システムLSIを構成することができる。
なお、上述の本実施の形態において、固体撮像素子の構成は、カラーフィルター又はオンチップレンズを有し、チップのレンズ等とは反対側の面即ち下面に端子が設けられた構成であればよく、その他は特に限定されるものではない。
CCD固体撮像素子やCMOS型固体撮像素子、表面照射型構造或いは裏面照射型構造を問わず、本実施の形態の構成を適用することが可能である。
CCD固体撮像素子やCMOS型固体撮像素子、表面照射型構造或いは裏面照射型構造を問わず、本実施の形態の構成を適用することが可能である。
また、本発明は、カラーフィルター或いはオンチップレンズの少なくとも一方を形成する構成であれば、同様に適用することが可能である。
また、チップの下面だけでなく上面にも(即ち上下両面に)端子が設けられた構成としても、同様に本発明を適用することが可能である。
また、チップの下面だけでなく上面にも(即ち上下両面に)端子が設けられた構成としても、同様に本発明を適用することが可能である。
さらに、配線基板上に接続するチップが固体撮像素子のチップのみである構成にも、同様に本発明を適用することが可能である。
ところで、本発明によるマルチチップモジュールの製造方法は、上述した固体撮像素子のチップを含むマルチチップモジュール以外のマルチチップモジュールにも応用することが可能である。
特に、チップの上面側に、治具により押圧して熱圧着すると破壊されてしまうような膜を設ける必要があり、かつその膜を塗布により成膜する場合において、塗布厚を均一にすることができる効果を有する。
特に、チップの上面側に、治具により押圧して熱圧着すると破壊されてしまうような膜を設ける必要があり、かつその膜を塗布により成膜する場合において、塗布厚を均一にすることができる効果を有する。
そして、チップ上にフォトレジストを均一に塗布形成することができることから、厚さ方向・平面方向とも所望のサイズのパターンを形成することが可能となるため、チップ上にさらにデバイス部品を形成することも可能になる。これにより、チップ内のデバイスに対して特性や機能を付加して、高性能化や高機能化を図ることが可能になる。
また、埋め込み材でチップ間が平坦化されるため、チップ間の埋め込み材を残すようにすれば、チップ同士を接続する配線を埋め込み材上に形成して、配線基板と同様の機能を実現することも可能になる。これにより、マルチチップモジュールの高性能化や高機能化を、安価に実現することができる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
1 固体撮像素子、2 シリコン層、3,34 カラーフィルター、4,35 オンチップレンズ、5 絶縁層、6,13 配線層、7 配線部、8 支持基板、10 撮像領域、11 パッド電極、12 絶縁膜、14 コンタクト層、20 SOI基板、21,25 シリコン基板、22 シリコン酸化膜、30 マルチチップモジュール、31 シリコンインタポーザ基板、32 バンプ、33 (固体撮像素子の)チップ、36 半導体チップ、38 埋め込み材、PD フォトダイオード
Claims (6)
- 受光部が形成された半導体層の上に、カラーフィルター又はオンチップレンズが、少なくとも形成され、
固体撮像素子のチップの下面側で配線基板に電気的に接続されている
固体撮像素子。 - 前記配線基板に、さらに前記固体撮像素子のチップ以外の半導体チップが電気的に接続されている請求項1に記載の固体撮像素子。
- 前記配線基板と前記固体撮像素子のチップとがバンプを介して接続されている請求項2に記載の固体撮像素子。
- 前記半導体層の下に、絶縁層内に配線層が形成されて成る配線部が設けられている請求項1に記載の固体撮像素子。
- 半導体層に固体撮像素子の受光部が形成されたチップの下面側を配線基板に電気的に接続する工程と、
前記チップの周囲の凹部に埋め込み材を埋め込む工程と、
表面を平坦化した後、前記チップ及び前記埋め込み材の上に、レジストを塗布する工程と、
前記レジストを用いて、前記チップの上面に、カラーフィルター又はオンチップレンズを形成する工程とを有する
固体撮像素子の製造方法。 - 前記配線基板上に前記チップを接続する工程において、前記配線基板上に前記固体撮像素子以外の他のチップを電気的に接続し、前記埋め込み材を埋め込む工程において、各チップの間の凹部を前記埋め込み材で埋め込み、前記レジストを塗布する工程において、前記他のチップ上にも前記レジストを塗布する請求項5に記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010095406A JP2010199602A (ja) | 2010-04-16 | 2010-04-16 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010095406A JP2010199602A (ja) | 2010-04-16 | 2010-04-16 | 固体撮像素子及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003434446A Division JP4534484B2 (ja) | 2003-12-26 | 2003-12-26 | 固体撮像素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199602A true JP2010199602A (ja) | 2010-09-09 |
Family
ID=42823930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010095406A Pending JP2010199602A (ja) | 2010-04-16 | 2010-04-16 | 固体撮像素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010199602A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013051462A1 (ja) * | 2011-10-04 | 2013-04-11 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
JP2013080838A (ja) * | 2011-10-04 | 2013-05-02 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
WO2013187086A1 (ja) * | 2012-06-15 | 2013-12-19 | 浜松ホトニクス株式会社 | 固体撮像装置の製造方法及び固体撮像装置 |
JP2015156502A (ja) * | 2015-04-06 | 2015-08-27 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
WO2015133324A1 (ja) * | 2014-03-06 | 2015-09-11 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
JP2017120912A (ja) * | 2015-12-29 | 2017-07-06 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | Bsi接合能力改善のためのパッド領域下のサポート構造 |
US11776941B2 (en) | 2020-10-19 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor package |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
JP2003250072A (ja) * | 1995-05-31 | 2003-09-05 | Sony Corp | 撮像装置、信号処理装置および信号処理方法 |
WO2003096427A1 (en) * | 2002-05-10 | 2003-11-20 | Hamamatsu Photonics K.K. | Rear surface irradiation photodiode array and method for producing the same |
-
2010
- 2010-04-16 JP JP2010095406A patent/JP2010199602A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003250072A (ja) * | 1995-05-31 | 2003-09-05 | Sony Corp | 撮像装置、信号処理装置および信号処理方法 |
JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
WO2003096427A1 (en) * | 2002-05-10 | 2003-11-20 | Hamamatsu Photonics K.K. | Rear surface irradiation photodiode array and method for producing the same |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9184205B2 (en) | 2011-10-04 | 2015-11-10 | Sony Corporation | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
WO2013051462A1 (ja) * | 2011-10-04 | 2013-04-11 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
US9374511B2 (en) | 2011-10-04 | 2016-06-21 | Sony Corporation | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
US9576998B2 (en) | 2011-10-04 | 2017-02-21 | Sony Corporation | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
KR20140068951A (ko) * | 2011-10-04 | 2014-06-09 | 소니 주식회사 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기 |
JP2013080838A (ja) * | 2011-10-04 | 2013-05-02 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
US10312281B2 (en) | 2011-10-04 | 2019-06-04 | Sony Corporation | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
US11329091B2 (en) | 2011-10-04 | 2022-05-10 | Sony Corporation | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
KR102051155B1 (ko) * | 2011-10-04 | 2019-12-02 | 소니 주식회사 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기 |
CN104396016A (zh) * | 2012-06-15 | 2015-03-04 | 浜松光子学株式会社 | 固体摄像装置的制造方法及固体摄像装置 |
JP2014003091A (ja) * | 2012-06-15 | 2014-01-09 | Hamamatsu Photonics Kk | 固体撮像装置の製造方法及び固体撮像装置 |
TWI573256B (zh) * | 2012-06-15 | 2017-03-01 | Hamamatsu Photonics Kk | Manufacturing method of solid-state imaging device and solid-state imaging device |
WO2013187086A1 (ja) * | 2012-06-15 | 2013-12-19 | 浜松ホトニクス株式会社 | 固体撮像装置の製造方法及び固体撮像装置 |
US10068800B2 (en) | 2012-06-15 | 2018-09-04 | Hamamatsu Photonics K.K. | Manufacturing method for solid-state imaging device and solid-state imaging device |
US10825730B2 (en) | 2012-06-15 | 2020-11-03 | Hamamatsu Photonics K.K. | Manufacturing method for solid-state imaging device and solid-state imaging device |
WO2015133324A1 (ja) * | 2014-03-06 | 2015-09-11 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
US10651229B2 (en) | 2014-03-06 | 2020-05-12 | Sony Corporation | Solid-state image device and method for manufacturing solid-state image device, and electronic device |
JP2015156502A (ja) * | 2015-04-06 | 2015-08-27 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
JP2017120912A (ja) * | 2015-12-29 | 2017-07-06 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | Bsi接合能力改善のためのパッド領域下のサポート構造 |
US10566374B2 (en) | 2015-12-29 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via support structure under pad areas for BSI bondability improvement |
US10283549B2 (en) | 2015-12-29 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via support structure under pad areas for BSI bondability improvement |
US11069736B2 (en) | 2015-12-29 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via support structure under pad areas for BSI bondability improvement |
US10038025B2 (en) | 2015-12-29 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via support structure under pad areas for BSI bondability improvement |
US11776941B2 (en) | 2020-10-19 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534484B2 (ja) | 固体撮像素子及びその製造方法 | |
JP5618348B2 (ja) | 半導体イメージセンサ装置及びその製造方法 | |
US10134794B2 (en) | Image sensor chip sidewall interconnection | |
KR100884238B1 (ko) | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
JP4365750B2 (ja) | 半導体チップの製造方法、および半導体装置の製造方法 | |
US9748304B2 (en) | Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods | |
US7180149B2 (en) | Semiconductor package with through-hole | |
TWI509783B (zh) | 半導體裝置及其形成方法 | |
TWI408790B (zh) | 具有貫穿電極之半導體裝置及其製造方法 | |
JP4139803B2 (ja) | 半導体装置の製造方法 | |
KR102422460B1 (ko) | 반도체 소자 | |
KR101791765B1 (ko) | 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법 | |
JP6140965B2 (ja) | 半導体装置およびその製造方法 | |
JP2010199602A (ja) | 固体撮像素子及びその製造方法 | |
JP4987928B2 (ja) | 半導体装置の製造方法 | |
US9293630B2 (en) | Semiconductor package and method of forming semiconductor package | |
TW201508882A (zh) | 電子元件封裝體及其製造方法 | |
TWI798198B (zh) | 半導體裝置及半導體裝置之製造方法 | |
TW202017137A (zh) | 用於改善接合性的墊結構 | |
JP2017204510A (ja) | 光電変換装置の製造方法 | |
CN106898625B (zh) | 图像传感器芯片的封装结构及封装方法 | |
TW200926376A (en) | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same | |
US20230335519A1 (en) | Semiconductor Packages Including Mixed Bond Types and Methods of Forming Same | |
CN111009542B (zh) | 一种封装方法及封装结构 | |
JP2015153930A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |