TW201340798A - 多晶片封裝體 - Google Patents

多晶片封裝體 Download PDF

Info

Publication number
TW201340798A
TW201340798A TW101109098A TW101109098A TW201340798A TW 201340798 A TW201340798 A TW 201340798A TW 101109098 A TW101109098 A TW 101109098A TW 101109098 A TW101109098 A TW 101109098A TW 201340798 A TW201340798 A TW 201340798A
Authority
TW
Taiwan
Prior art keywords
wafer
bumps
carrier
chip package
active surface
Prior art date
Application number
TW101109098A
Other languages
English (en)
Inventor
An-Hong Liu
shi-fen Huang
Yi-Chang Lee
Hsiang-Ming Huang
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW101109098A priority Critical patent/TW201340798A/zh
Priority to CN2012101718284A priority patent/CN103311211A/zh
Publication of TW201340798A publication Critical patent/TW201340798A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種多晶片封裝體包括一承載器、一第一晶片、一第二晶片、多個第一凸塊、多個第二凸塊、一光學基板以及一框膠。第一晶片具有一第一主動表面、多個位於第一主動表面上之訊號墊、一與第一主動表面相對之背面、一位於背面上之凹陷以及多個貫穿第一晶片之導孔，訊號墊與導孔電性連接。第二晶片位於凹陷內且具有一第二主動表面。導孔透過配置於第一晶片之背面與承載器之間的第一凸塊與承載器電性連接。第二晶片透過配置於第二主動表面與承載器之間的第二凸塊與承載器電性連接。光學基板覆蓋第一主動表面，且框膠配置於光學基板與第一晶片之間。

Description

多晶片封裝體
本發明是有關於一種封裝體，且特別是有關於一種多晶片封裝體。
隨著科技進步，為了降低電子裝置的尺寸，系統級封裝(System in package,SIP)已經成為未來發展必然的趨勢之一。
以包含有互補式金氧半導體影像感測器(CMOS image sensor,CIS)與數位信號處理器(Digital signal processor,DSP)之系統級封裝(SIP)為例，數位信號處理器與互補式金氧半導體影像感測器係堆疊於電路板上，並且透過電路板彼此電性連接。此種方式雖可將多個晶片整合於單一封裝結構中，但由於此類型的系統級封裝結構在厚度上難以進一步的縮減，故在整體尺寸上較難達到輕薄化的需求。
為了進一步縮減系統級封裝結構的厚度，已有習知技術提出將數位信號處理器嵌設於電路板中之設計，並使數位信號處理器透過電路板而與互補式金氧半導體影像感測器電性連接。然而，由於電路板本身的厚度仍然無法進一步的縮減，故此技術對於系統級封裝結構在厚度上的縮減十分有限。
為了更進一步縮減系統級封裝結構的厚度，已有習知技術將數位信號處理器與互補式金氧半導體影像感測器堆疊，並且透過中介層(interposer)彼此電性連接，由於中介層的厚度較薄，故可大幅縮減系統級封裝結構的整體厚度。然而，中介層之製程較為複雜且需要較高的製作成本。
目前，尚有一種封裝方式是將數位信號處理器設置於互補式金氧半導體影像感測器之背面的凹陷中，並且在數位信號處理器的主動表面與互補式金氧半導體影像感測器的背面進行重配置線路層(Redistribution layer,RDL)的製作，以完成封裝。然而。但在兩晶片上進行線路重佈之製程上亦較為複雜且需要較高的製作成本。
承上述，如何在不大幅度增加製造成本的前提下，進一步降低系統級封裝結構的厚度，實為目前亟待解決的問題之一。
本發明提供一種多晶片封裝體，其具有厚度薄、製程簡單且成本較低的優點。
本發明提出一種多晶片封裝體，包括一承載器、一第一晶片、一第二晶片、多個第一凸塊、多個第二凸塊、一光學基板以及一框膠。第一晶片具有一第一主動表面、多個位於第一主動表面上之訊號墊、一與第一主動表面相對之背面、一位於背面上之凹陷以及多個貫穿第一晶片之導孔，其中各訊號墊分別與其相對應的導孔電性連接。第二晶片配置於凹陷內，其中第二晶片具有一第二主動表面。這些第一凸塊配置於第一晶片之背面與承載器之間，其中這些導孔透過這些第一凸塊與承載器電性連接。這些第二凸塊配置於第二主動表面與承載器之間，其中第二晶片透過這些第二凸塊與承載器電性連接。光學基板覆蓋第一主動表面。框膠配置於光學基板與第一晶片之間，其中這些訊號墊位於框膠所環繞之範圍外。
在本發明之一實施例中，上述之承載器包括一硬質電路板、一可撓性電路板或一線路薄膜或三五族半導體基板或陶瓷基板。
在本發明之一實施例中，上述之第一晶片之背面與第二晶片之第二主動表面實質上切齊，且第一凸塊與第二凸塊具有相同的高度。
在本發明之一實施例中，上述之第一晶片之背面與第二晶片之第二主動表面分別位於不同虛擬平面上，且第一凸塊的高度不同於第二凸塊的高度。
在本發明之一實施例中，上述之第一凸塊的高度大於第二凸塊的高度。
在本發明之一實施例中，上述之第一凸塊的高度小於第二凸塊的高度。
在本發明之一實施例中，多晶片封裝體更包括多個配置於承載器上之外部端子，其中外部端子透過承載器與第一凸塊以及第二凸塊電性連接，且外部端子與第一凸塊分別位於承載器的兩對側。
在本發明之一實施例中，上述之外部端子包括焊球。
在本發明之一實施例中，多晶片封裝體更包括一底填材料，其中底填材料包覆第一凸塊與第二凸塊。
在本發明之一實施例中，多晶片封裝體更包括一位於該光學基板上之濾光層。
基於上述，本發明之多晶片封裝體除了將第二晶片設置於第一晶片之凹陷處以使多晶片封裝體的整體厚度較低之外，多晶片封裝體之第一晶片與第二晶片分別利用第一凸塊與第二凸塊電性連接於承載器，具有製程簡單且成本較低之優點。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明之一實施例之一種多晶片封裝體的示意圖。請參閱圖1，本實施例之多晶片封裝體100包括一承載器110、一第一晶片120、一第二晶片130、多個第一凸塊140、多個第二凸塊150、一光學基板160以及一框膠170。
在本實施例中，承載器110可為一硬質電路板、一可撓性電路板或一線路薄膜或三五族半導體基板(III-V compound semiconductor，例如為砷化鎵、氮化鎵、磷化銦或銻化銦)、矽基礎型半導體(silicon-based semiconductor，例如為射頻互補金屬氧化物半導體、碳化矽或矽鍺)或陶瓷基板。如圖1所示，承載器110具有相對之一第一表面112及一第二表面114。多個第一接墊116設置於第一表面112，彼此間透過承載器110上之電路作為訊號之連接。多個第二接墊118設置於第二表面114，且各第一接墊116分別與其中一個第二接墊118電性連接。
在本實施例中，第一晶片120為互補式金氧半導體影像感測器，且第二晶片130為數位信號處理器，但第一晶片120與第二晶片130之種類不以此為限制。第一晶片120具有一第一主動表面122、多個位於第一主動表面122上之訊號墊124、一與第一主動表面122相對之背面126、一位於背面126上之凹陷128以及多個貫穿第一晶片120之導孔129，這些導孔129內充填有導電金屬材料。在本實施例中，第一主動表面122用以感測光訊號，並將所感測之光訊號傳遞至訊號墊124。各訊號墊124分別與其相對應的導孔129電性連接，以將光訊號透過導孔129傳遞至位於背面126上的第三接墊126a。
第一晶片120之背面126的凹陷128可利用乾蝕刻或濕蝕刻等方式而形成，但形成凹陷128之方式不以此為限。並且，凹陷128所存在之區域及深度亦可視需求而變。形成凹陷128之過程、凹陷128所位在之區域及深度必須避免傷害到第一主動表面122。第二晶片130配置於第一晶片120之背面126上的凹陷128內，且第二晶片130具有一第二主動表面132，外露於凹陷128。其中，第二晶片130可透過黏膠充填的方式黏貼於第一晶片120之凹陷128處，但第二晶片130設置於凹陷128之方式不以此為限制。多個第四接墊134設置於第二主動表面132，在本實施例中，第四接墊134之尺寸與第三接墊126a之尺寸相同。但在其他實施例中，第四接墊134之尺寸亦可不同於第三接墊126a之尺寸。
第一凸塊140配置於第一晶片120之背面126與承載器110之間，並且，第二凸塊150配置於第二主動表面132與承載器110之間。詳細而言，第一晶片120之第三接墊126a透過第一凸塊140與承載器110之其中一部份的第一接墊116電性連接，且第二晶片130之第四接墊134透過第二凸塊150與承載器110之其他第一接墊116電性連接。因此，第一主動表面122所感測之光訊號可透過第三接墊126a傳出於第一晶片120，並經由第一凸塊140、承載器110及第二凸塊150傳遞至第二晶片130以進行訊號處理。第二晶片130所處理的訊號可再透過第二凸塊150傳送至承載器110，並透過承載器之第二接墊118輸出。此外，在本實施例中，第一晶片120之背面126與第二晶片130之第二主動表面132實質上切齊，也就是說，第一晶片120之背面126與第二晶片130之第二主動表面132位於相同虛擬平面上，並且第一凸塊140與第二凸塊150具有相同的高度。
光學基板160覆蓋第一主動表面122。框膠170配置於光學基板160與第一晶片120之間，以使光學基板160與第一晶片120的第一主動表面122之間具有一空隙，可避免若光學基板160直接接觸第一晶片120之第一主動表面122，因部份區域存在氣泡而影響第一主動表面122所接收之影像結果。並且，多晶片封裝體100利用框膠170將光學基板160與第一主動表面122之間密封，以使第一晶片120的第一主動表面122之間的空隙維持無塵狀態，避免灰塵等粒子進入而影響第一主動表面122所接收之影像結果。在本實施例中，訊號墊124位於框膠170所環繞之範圍外，但在其他實施例中，訊號墊之位置亦可位於框膠所環繞之範圍內，只要訊號墊的設置不影響第一主動表面的功能即可，膠框170之材質可選自於B階膠材(B-Stage)或黏性薄膜等膠材。
在本實施例中，多晶片封裝體100更包括一外部端子180，配置於承載器110之第二接墊118上。外部端子180與第一凸塊140分別位於承載器110的兩對側。多晶片封裝體100可透過外部端子180與外部電性連接，因此，第二晶片130所處理的訊號透過第二接墊118及外部端子180而輸出於多晶片封裝體100。如圖1所示，本實施例之外部端子180為焊球。在其他實施例中，外部端子亦可為銲線或銅柱等，只要可與承載器110之第二接墊118電性連接即可，其種類不以上述為限制。當然，在其他實施例中，多晶片封裝體亦可視需求省略如焊球或銲線或銅柱等外部端子，僅透過第二接墊將訊號傳遞至外部。
由於承載器110之第一接墊116用以接合於第一凸塊140與第二凸塊150，且承載器110之第二接墊118用以接合於外部端子180。第一接墊116之尺寸大小對應於第一凸塊140與第二凸塊150，且第二接墊118之尺寸大小對應於外部端子180。並且，因為設置於晶片上的凸塊尺寸小於設置於承載器上的外接端子，故如圖1所示，第一接墊116之尺寸小於第二接墊118，但第一接墊116與第二接墊118之尺寸可視需求而調整，不以此為限制。
此外，在本實施例中，多晶片封裝體100更包括一位於該光學基板上之濾光層162。濾光層162用以過濾不需要被第一晶片120接收之光線。舉例來說，若多晶片封裝體100為相機的感光元件，可利用濾光層162來過濾紫外光與紅外光，並使可見光通過，以使第一晶片120獲得較佳的影像。製造者可視需求決定是否設置濾光層，或是設置能過濾何種波段之濾光層，以達到強化第一晶片之感測資訊的功能。
本實施例之多晶片封裝體100利用將第二晶片130設置於第一晶片120之凹陷128處，以縮減多晶片封裝體100的整體厚度。並且，在製造第一晶片120及第二晶片130時，可直接將第一凸塊140形成於第一晶片120之第三接墊126a並且將第二凸塊150形成於第二晶片130之第四接墊134，再透過迴焊(reflow)等方式將第一凸塊140與第二凸塊150接合於承載器110之第一接墊116，以使第一晶片120及第二晶片130電性連接於承載器110。製作上相較於習知的中介層之製程或線路重佈的方式更為簡單且節省成本。
圖2是依照本發明之另一實施例之一種多晶片封裝體的示意圖。請參閱圖2，本實施例之多晶片封裝體200與圖1之多晶片封裝體100的差異在於，本實施例之多晶片封裝體200更包括一底填材料(underfill)290。底填材料290位於第一晶片220、第二晶片230以及承載器210之間，且包覆第一凸塊240與第二凸塊250。
由於第一晶片220、第二晶片230以及承載器210之熱膨脹係數可能具有差異，當多晶片封裝體200經多次溫度變化後，可能導致第一凸塊240與第二凸塊250因受到第一晶片220、第二晶片230以及承載器210之重複拉扯而被破壞，產生例如是錫裂等使第一凸塊240與第二凸塊250發生電性連接不良的狀況。或是，若多晶片封裝體200受外力撞擊後，亦可能發生第一凸塊240與第二凸塊250電性連接不良的狀況。因此，於本實施例中，利用底填材料290來加強第一凸塊240與第一晶片220及承載器210之間的接合能力，以及第二凸塊250與第二晶片230及承載器210之間的接合能力，以降低多晶片封裝體200因受熱變化或是外力撞擊而發生電性不良之情況。
圖3是依照本發明之又一實施例之一種多晶片封裝體的示意圖。請參閱圖3，本實施例之多晶片封裝體300與圖1之多晶片封裝體100的差異在於，本實施例之多晶片封裝體300的第一晶片320之背面326與第二晶片330之第二主動表面332分別位於不同虛擬平面上，且第一凸塊340的高度不同於第二凸塊350的高度。
在本實施例中，第一晶片320之背面326高於第二晶片330之第二主動表面332，使得第一凸塊340的高度大於第二凸塊350的高度。這樣的高度差可使製造者在將第一晶片320與第二晶片330連接於第一凸塊340與第二凸塊350之前，能夠較方便地檢測位於第一晶片320內的第二晶片330。當然，在其他實施例中，第一晶片之背面亦可低於第二晶片之第二主動表面，使得第一凸塊的高度小於第二凸塊的高度。第一晶片之背面與第二晶片之第二主動表面之相對位置以及第一凸塊與第二凸塊的高度並不以為限，只要第一凸塊能使第一晶片之導孔電性連接於承載器，且第二凸塊能使第二晶片電性連接於承載器即可。
綜上所述，本發明之多晶片封裝體除了將第二晶片設置於第一晶片之凹陷處以降低多晶片封裝體的整體厚度之外，多晶片封裝體利用第一晶片與第二晶片透過第一凸塊、第二凸塊共同設置於承載器上使第一晶片與第二晶片電性連接，製程上可省略傳統需利用重配置缐層技術，因此本發明所採用之製程方式較習知製程更為簡單且成本較低。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300．．．多晶片封裝體
110、210．．．承載器
112．．．第一表面
114．．．第二表面
116．．．第一接墊
118．．．第二接墊
120、220、320．．．第一晶片
122．．．第一主動表面
124．．．訊號墊
126、326．．．背面
126a．．．第三接墊
128．．．凹陷
129．．．導孔
130、230、330．．．第二晶片
132、332．．．第二主動表面
134．．．第四接墊
140、240、340．．．第一凸塊
150、250、350．．．第二凸塊
160．．．光學基板
162．．．濾光層
170．．．框膠
180．．．外部端子
290．．．底填材料
圖1是依照本發明之一實施例之一種多晶片封裝體的示意圖。
圖2是依照本發明之另一實施例之一種多晶片封裝體的示意圖。
圖3是依照本發明之又一實施例之一種多晶片封裝體的示意圖。
100．．．多晶片封裝體
110．．．承載器
112．．．第一表面
114．．．第二表面
116．．．第一接墊
118．．．第二接墊
120．．．第一晶片
122．．．第一主動表面
124．．．訊號墊
126．．．背面
126a．．．第三接墊
128．．．凹陷
129．．．導孔
130．．．第二晶片
132．．．第二主動表面
134．．．第四接墊
140．．．第一凸塊
150．．．第二凸塊
160．．．光學基板
162．．．濾光層
170．．．框膠
180．．．外部端子

Claims (10)

  1. 一種多晶片封裝體，包括：一承載器；一第一晶片，具有一第一主動表面、多個位於該第一主動表面上之訊號墊、一與該第一主動表面相對之背面、一位於該背面上之凹陷以及多個貫穿該第一晶片之導孔，其中各該訊號墊分別與其相對應的導孔電性連接；一第二晶片，配置於該凹陷內，其中該第二晶片具有一第二主動表面；多個第一凸塊，配置於該第一晶片之該背面與該承載器之間，其中該些導孔透過該些第一凸塊與該承載器電性連接；多個第二凸塊，配置於該第二主動表面與該承載器之間，其中該第二晶片透過該些第二凸塊與該承載器電性連接；一光學基板，覆蓋該第一主動表面；以及一框膠，配置於該光學基板與該第一晶片之間，其中該些訊號墊位於該框膠所環繞之範圍外。
  2. 如申請專利範圍第1項所述之多晶片封裝體，其中該承載器包括一硬質電路板、一可撓性電路板、一線路薄膜、三五族半導體基板、矽基礎型半導體或陶瓷基板。
  3. 如申請專利範圍第1項所述之多晶片封裝體，其中該第一晶片之該背面與該第二晶片之該第二主動表面實質上切齊，且該些第一凸塊與該些第二凸塊具有相同的高度。
  4. 如申請專利範圍第1項所述之多晶片封裝體，其中該第一晶片之該背面與該第二晶片之該第二主動表面分別位於不同虛擬平面上，且該些第一凸塊的高度不同於該些第二凸塊的高度。
  5. 如申請專利範圍第4項所述之多晶片封裝體，其中該些第一凸塊的高度大於該些第二凸塊的高度。
  6. 如申請專利範圍第4項所述之多晶片封裝體，其中該些第一凸塊的高度小於該些第二凸塊的高度。
  7. 如申請專利範圍第1項所述之多晶片封裝體，更包括多個配置於該承載器上之外部端子，其中該些外部端子透過該承載器與該些第一凸塊以及該些第二凸塊電性連接，且該些外部端子與該些第一凸塊分別位於該承載器的兩對側。
  8. 如申請專利範圍第7項所述之多晶片封裝體，其中該些外部端子包括焊球。
  9. 如申請專利範圍第1項所述之多晶片封裝體，更包括一底填材料，其中該底填材料包覆該些第一凸塊與該些第二凸塊。
  10. 如申請專利範圍第1項所述之多晶片封裝體，更包括一位於該光學基板上之濾光層。
TW101109098A 2012-03-16 2012-03-16 多晶片封裝體 TW201340798A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101109098A TW201340798A (zh) 2012-03-16 2012-03-16 多晶片封裝體
CN2012101718284A CN103311211A (zh) 2012-03-16 2012-05-29 多芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101109098A TW201340798A (zh) 2012-03-16 2012-03-16 多晶片封裝體

Publications (1)

Publication Number Publication Date
TW201340798A true TW201340798A (zh) 2013-10-01

Family

ID=49136265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109098A TW201340798A (zh) 2012-03-16 2012-03-16 多晶片封裝體

Country Status (2)

Country Link
CN (1) CN103311211A (zh)
TW (1) TW201340798A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746037B (zh) * 2019-07-02 2021-11-11 美商威摩有限責任公司 用於相機影像感測器之可靠互連
TWI827083B (zh) * 2018-02-01 2023-12-21 成真股份有限公司 使用具有非揮發性隨機存取記憶體單元的標準商業化可編程邏輯ic晶片之邏輯驅動器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109761186A (zh) * 2018-12-29 2019-05-17 华进半导体封装先导技术研发中心有限公司 一种薄型三维集成封装方法及结构
CN109795976A (zh) * 2018-12-29 2019-05-24 华进半导体封装先导技术研发中心有限公司 超薄型三维集成封装方法及结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
TWI311356B (en) * 2006-01-02 2009-06-21 Advanced Semiconductor Eng Package structure and fabricating method thereof
KR101070921B1 (ko) * 2006-10-19 2011-10-06 삼성테크윈 주식회사 이미지 센서용 칩 패키지 및 그 제조방법
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
KR20090077580A (ko) * 2008-01-11 2009-07-15 주식회사 하이닉스반도체 멀티 칩 패키지
KR20100046760A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
CN101872757B (zh) * 2009-04-24 2012-05-23 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
TWI409932B (zh) * 2009-08-04 2013-09-21 Chipsip Technology Co Ltd 具凹槽之封裝結構及其製造方法
KR20120022183A (ko) * 2010-09-01 2012-03-12 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827083B (zh) * 2018-02-01 2023-12-21 成真股份有限公司 使用具有非揮發性隨機存取記憶體單元的標準商業化可編程邏輯ic晶片之邏輯驅動器
TWI746037B (zh) * 2019-07-02 2021-11-11 美商威摩有限責任公司 用於相機影像感測器之可靠互連
US11206732B2 (en) 2019-07-02 2021-12-21 Waymo Llc Reliable interconnect for camera image sensors

Also Published As

Publication number Publication date
CN103311211A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
US11600608B2 (en) Semiconductor package
US10784205B2 (en) Electronic package
TWI496270B (zh) 半導體封裝件及其製法
US7675131B2 (en) Flip-chip image sensor packages and methods of fabricating the same
US9496247B2 (en) Integrated camera module and method of making same
US8791536B2 (en) Stacked sensor packaging structure and method
US9716193B2 (en) Integrated optical sensor module
KR20140126598A (ko) 반도체 패키지 및 그 제조 방법
KR101597467B1 (ko) 쿨링 피처를 갖는 센서 패키지와 이를 제조하는 방법
TWI667728B (zh) 晶片接合裝置、晶片接合的方法以及晶片封裝結構
TWI652808B (zh) 多晶片塑膠球狀陣列封裝結構
TW201340798A (zh) 多晶片封裝體
KR20210053392A (ko) 센서 소자
CN102881666B (zh) 晶圆级器件封装
JP2009021564A (ja) イメージセンサモジュール及びその製造方法、並びにカメラモジュール
US9543277B1 (en) Wafer level packages with mechanically decoupled fan-in and fan-out areas
KR101232886B1 (ko) 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법
KR20060072579A (ko) 이미지 센서 패키지, 고체촬상장치 및 그 제조방법
KR100652955B1 (ko) 이미지 센서 패키지 제조방법
US20130083239A1 (en) Folded tape package for electronic devices
KR20210080718A (ko) 반도체 패키지
KR20130086403A (ko) 워피지 방지 구조를 갖는 반도체 장치
TW201628152A (zh) 電子封裝結構
TWI604593B (zh) 半導體封裝件及其製法
TWI606562B (zh) 電子封裝結構