CN102034780B - 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法 - Google Patents

集成电路芯片、具有该芯片的倒装芯片封装和其制造方法 Download PDF

Info

Publication number
CN102034780B
CN102034780B CN201010502594.8A CN201010502594A CN102034780B CN 102034780 B CN102034780 B CN 102034780B CN 201010502594 A CN201010502594 A CN 201010502594A CN 102034780 B CN102034780 B CN 102034780B
Authority
CN
China
Prior art keywords
leads
electrode pad
pad
integrated circuit
cube structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010502594.8A
Other languages
English (en)
Other versions
CN102034780A (zh
Inventor
朴辰遇
安殷彻
申东吉
姜善远
李种昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102034780A publication Critical patent/CN102034780A/zh
Application granted granted Critical
Publication of CN102034780B publication Critical patent/CN102034780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种集成电路芯片、具有该芯片的倒装芯片封装和其制造方法。在集成电路(IC)芯片、具有该芯片的倒装芯片封装中，没有设置引线线路，第一电极焊盘不接触IC芯片的焊盘区域的引线线路。因此，第一凸块结构接触第一电极焊盘而不管焊盘区域中的引线线路如何。第二电极焊盘接触IC芯片的伪焊盘区域中的引线线路。因此，伪焊盘区域中的第二凸块结构在与第二电极焊盘下面的引线线路隔开的接触点接触第二电极焊盘的上表面。

Description

集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
本申请要求于2009年10月1日递交到韩国知识产权局的第10-2009-0093968号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明总体构思的示例实施例涉及一种半导体器件和制造该半导体器件的方法，更具体地说，涉及一种包括凸块结构的集成电路(IC)芯片、制造该集成电路芯片的方法、具有该IC芯片的倒装芯片封装(flip chip package)以及制造该倒装芯片封装的方法。
背景技术
最近，信息通信(IT)、计算机和显示器产业快速发展，因此用于显示设备、计算机系统和IT设备的电子组件通常要求更高的容量以及低得多的功耗，而且还要满足轻便、纤薄、简单和小巧的要求。
出于这些原因，已经对在电子组件中封装IC器件的封装工艺和制造集成电路(IC)器件的制造工艺进行了各种研究。已经发展了制造工艺用于增加IC器件的集成度并减小稳定运行IC器件的功耗，已经发展了封装工艺用于以高密度将IC器件安装到(安装)板上。
在传统的封装工艺中，以将半导体芯片电连接到外部电子终端或器件的方式将通过各种单元工艺制造的半导体芯片安装到板上，并保护半导体芯片的内侧不受外部环境的影响。例如，双列直插式封装工艺、小外廓封装(smalloutline package)工艺、四列扁平封装(quad flat package)工艺和球栅阵列(ballgrid array)技术已被广泛建议用于将半导体芯片封装到板上。最近，考虑到对轻便、纤薄、简单和小巧的要求，已经提出了芯片尺寸封装(chip scaledpackage)工艺和芯片直接贴装(DCA)技术。
倒装芯片结合技术已经广泛地用于将IC芯片以高密度封装到板上。根据传统的倒装芯片结合技术，半导体芯片通常被倒装，芯片的电极焊盘(electrodepad)面向安装板，然后IC芯片和板彼此电结合并机械结合。
特别地，在传统的倒装芯片结合技术中，IC芯片的电极焊盘通过金属连接器(例如，凸块)连接到安装板的端子，因此IC芯片和安装板恰好通过凸块彼此电连接并机械连接。因此，与引线键合技术(wire bonding technology)相比，倒装芯片结合技术在如下所述的信号通路方面具有强劲的优点，即，电信号在IC芯片和外部电端子之间传播所经过的信号通路。因此，与IC芯片通过引线键合技术结合到板的引线结合封装相比，IC芯片通过倒装芯片结合技术结合到板的倒装芯片封装具有出众的工作特性。
IC芯片的电极焊盘通常位于IC芯片的焊盘区域，IC芯片的金属引线电连接到电极焊盘。例如，当焊盘区域形成在IC芯片的中心区域时，多个电极焊盘布置在IC芯片的中心区域中，用于集成电路的多个导电结构布置在电极焊盘的两侧部。导电结构和电极焊盘分别通过引线互相电连接，因此，电信号在导电结构和电极焊盘之间传递，或者导电结构电接地。
最近，与电极焊盘一起的补充电极焊盘被补充地用在倒装芯片封装中。为了使外部功率可不经过电极焊盘而直接施加到IC芯片，补充电极焊盘位于IC芯片的与IC芯片的焊盘区域分开的引线之上。例如，在IC芯片的远离焊盘区域的区域中的单元或者IC芯片中功率消耗相对高的另一单元可直接连接到外部功率源而不经过所述电极焊盘，从而改善倒装芯片封装的性能而不增加任何体积。
然而，由于位于IC芯片的引线之上的补充电极焊盘与布置在IC芯片的焊盘区域中的主电极焊盘相反，所以会存在由于IC芯片的引线的应力集中而引起处理倒装芯片封装的机械破裂和IC芯片的引线损坏的问题。
具体地说，当IC芯片的引线自身用作补充电极焊盘且倒装芯片结构的凸块结构形成在所述引线上时，在形成凸块结构的过程中会将机械应力集中到IC芯片的引线。应力集中可在引线的表面产生裂缝并对引线造成剥离破坏(peeling failure)。
发明内容
因此，仍存在对凸块结构形成在补充电极焊盘上而对补充电极焊盘下的引线没有任何伤害的改进的制造工艺的需求。
本发明总体构思的示例实施例提供一种集成电路器件以及一种制造该集成电路的方法，所述集成电路器件包括位于补充电极焊盘上而没有集中到补充电极焊盘下的引线的应力的凸块结构。
本发明总体构思的附加的特征和效用部分地将在随后的描述中阐述，一部分通过所述描述显而易见或者可通过实施本发明总体构思来了解。
本发明总体构思的示例实施例还提供了包括上面的集成电路器件的倒装芯片封装以及一种制造所述倒装芯片封装的方法。
根据本发明总体构思的示例实施例，提供了一种集成电路芯片，包括集成电路(IC)器件、布置在所述IC器件上的电极焊盘、覆盖电极图案的钝化图案和布置在钝化图案上的凸块结构。所述集成电路(IC)器件可包括堆叠在基底上的多个导电结构和电连接到所述导电结构的多条引线线路，所述集成电路器件可被分成没有布置引线线路的第一区域和布置引线线路的第二区域。电极焊盘可布置在所述IC器件上并可通过引线线路与所述导电结构电通信，所述电极焊盘包括第一焊盘和第二焊盘，第一焊盘布置在所述集成电路器件的第一区域中并与引线线路电连接，第二焊盘布置在所述集成电路器件的第二区域中并接触引线线路。钝化图案可覆盖电极图案并包括第一钝化开口和至少一个第二钝化开口，第一焊盘通过第一钝化开口部分地暴露，第二焊盘通过所述至少一个第二钝化开口部分地暴露。例如，第二钝化开口可与第二焊盘下的引线线路隔开。凸块结构，可布置在钝化图案上并可包括第一凸块结构和第二凸块结构，第一凸块结构通过第一钝化开口与第一焊盘连接，第二凸块结构通过第二钝化开口与第二焊盘连接。
在本发明总体构思的示例性实施例中，第二钝化开口可包括与引线线路沿第一方向隔开第一距离的第一分裂钝化开口以及与引线线路沿与第一方向相对的第二方向隔开第二距离的第二分裂钝化开口，使得第二凸块结构可分别通过第一分裂钝化开口和第二分裂钝化开口连接第二焊盘，第一分裂钝化开口和第二分裂钝化开口沿相对于引线线路彼此对称的方向与引线线路隔开。相反，第一方向可与第二方向基本一致，使得第一分裂钝化开口和第二分裂钝化开口可沿基本相同的方向与引线线路隔开。
在本发明总体构思的示例性实施例中，引线线路可包括将驱动功率施加到导电结构的多条功率线和使引线线路电接地的多条接地线。
在本发明总体构思的示例性实施例中，所述IC芯片还包括布置在钝化图案上的缓冲图案。所述缓冲图案可包括第一缓冲开口和至少一个第二缓冲开口，第一焊盘通过第一缓冲开口部分地暴露，第二焊盘通过所述至少一个第二缓冲开口部分地暴露。例如，缓冲图案可包含氮化物、聚酰亚胺和环氧树脂中的一种。
在本发明总体构思的示例性实施例中，所述凸块结构可包括导电凸块和下屏障金属层，所述导电凸块接触安装基底，所述下屏障金属层设置在导电凸块和电极焊盘之间并将导电凸块结合到电极焊盘。所述下屏障金属层可包括具有屏障层和金属层的双层，所述屏障层使凸块结构到电极焊盘中的扩散最小化，所述金属层增加屏障层和凸块结构之间的结合力。相反，所述下屏障金属层可包括通过无电镀工艺涂覆在电极焊盘上的镍层。
根据本发明总体构思的示例性实施例，提供一种倒装芯片封装，包括：安装基底、集成电路(IC)芯片、外部端子和下填充层。安装基底可包括主体、上接触焊盘和下接触焊盘，所述主体中布置安装电路图案，所述上接触焊盘在所述主体的上表面上，所述下接触焊盘在所述主体的下表面上，所述安装电路图案电连接到上接触焊盘和下接触焊盘。IC芯片可通过第一凸块结构和第二凸块结构接触安装基底的上接触焊盘，所述IC芯片的第一凸块结构可布置在没有布置引线线路的焊盘区域，所述IC芯片的第二凸块结构可布置在布置引线线路的伪焊盘区域。外部端子可连接到下接触焊盘，下填充层可填充安装基底和IC芯片之间的间隙空间。
根据本发明总体构思的示例性实施例，提供一种制造上面提到的IC芯片的方法。集成电路(IC)器件可形成在诸如晶片的半导体基底上。集成电路(IC)器件可包括堆叠在基底上的多个导电结构和电连接到所述导电结构的多条引线线路。所述IC器件被分成没有布置引线线路的第一区域和布置引线线路的第二区域。在IC器件上可形成电极焊盘，使得电极焊盘可与所述导电结构通过引线线路电通信。电极焊盘可包括布置在集成电路器件的第一区域中并与引线线路电连接的第一焊盘和布置在集成电路器件的第二区域中并接触引线线路的第二焊盘。可将钝化图案形成在电极图案上，使得钝化图案包括第一钝化开口和至少一个第二钝化开口，第一焊盘通过所述第一钝化开口部分地暴露，第二焊盘通过所述至少一个第二钝化开口部分地暴露，所述第二钝化开口与第二焊盘下的引线线路隔开。在钝化图案上可形成包括第一凸块结构和第二凸块结构的凸块结构，使得第一凸块结构通过第一钝化开口与第一焊盘连接，且第二凸块结构通过第二钝化开口与第二焊盘连接。
在本发明总体构思的示例实施例中，可沿着所述集成电路器件的中心部分准备第一区域，可在集成电路器件的包括集成电路器件的单元区域和边界区域的两侧部准备第二区域，使得第一焊盘可成直线规则地形成在第一区域中，且第二焊盘可随机地形成在第二区域中，使得第二区域中的引线线路被第二焊盘覆盖。
在本发明总体构思的示例实施例中，钝化图案可被典型地形成，其中，钝化层可形成在其上形成电极焊盘的基底上且掩膜图案可形成在所述钝化层上。掩膜图案可包括第一掩膜开口和第二掩膜开口，钝化层通过所述第一掩膜开口和所述第二掩膜开口以分别与第一焊盘和第二焊盘对应的方式部分地暴露。第二掩膜开口与第二电极焊盘下面的引线线路隔开。通过使用作为蚀刻掩膜的掩膜图案的蚀刻工艺可从基底移除钝化层，从而形成第一钝化开口和第二钝化开口，第一焊盘通过所述第一钝化开口部分地暴露，所述第二钝化开口与所述引线线路隔开，第二焊盘通过所述第二钝化开口部分地暴露。
在本发明总体构思的示例实施例中，第二掩膜开口可包括第一分裂掩膜开口和第二分裂掩膜开口，第一分裂掩膜开口与引线线路沿第一方向隔开第一距离，第二分裂掩膜开口与引线线路沿第二方向隔开第二距离，使得第二钝化开口形成为与第一分裂掩膜开口对应的第一分裂钝化开口和与第二分裂掩膜开口对应的第二分裂钝化开口。
在本发明总体构思的示例实施例中，第二方向可与第一方向基本一致或相反，使得第二钝化开口形成为可沿基本相同的方向或可沿相对于所述引线线路彼此对称的方向与所述引线线路隔开的第一分裂钝化开口和第二分裂钝化开口。
在本发明总体构思的示例实施例中，可进一步在钝化图案上形成缓冲图案。缓冲图案可包括分别与第一钝化开口和第二钝化开口对应的第一缓冲开口和第二缓冲开口，使得第一焊盘可通过第一钝化开口和第一缓冲开口部分地暴露且第二焊盘可通过第二钝化开口和第二缓冲开口部分地暴露。
在本发明总体构思的示例实施例中，凸块结构可被典型地形成在在缓冲图案上，其中，在与第一缓冲开口和第二缓冲开口共形的缓冲图案上形成初始下屏障金属层(UBM)，使得第一焊盘和第二焊盘可分别接触在第一缓冲开口和第二缓冲开口中的初始下屏障金属层。在初始下屏障金属层上形成掩膜图案。所述掩膜图案可包括开口，第一缓冲开口和第二缓冲开口通过该开口暴露，在第一缓冲开口、第二缓冲开口和掩膜开口中可形成第一初始凸块结构和第二初始凸块结构。可从缓冲图案移除掩膜图案和掩膜图案下的初始下屏障金属层，从而分别在第一缓冲开口和第二缓冲开口中形成第一下屏障金属层和第二下屏障金属层。可对初始凸块结构执行回流工艺，从而分别在第一下屏障金属层和第二下屏障金属层上形成第一凸块结构和第二凸块结构。
在本发明总体构思的示例实施例中，可通过使用作为电镀掩膜的掩膜图案的电镀工艺来形成第一初始凸块结构和第二初始凸块结构。可通过使用镍的无电镀工艺将第一初始UBM层和第二初始UBM层涂覆在缓冲图案上。
根据本发明总体构思的示例实施例，提供一种制造倒装芯片封装的方法。可为制造倒装芯片封装准备安装基底。安装基底可包括主体、上接触焊盘和下接触焊盘，安装电路图案布置在所述主体中，上接触焊盘位于所述主体的上表面上，下接触焊盘位于所述主体的下表面上。所述安装电路图案可电连接到所述上接触焊盘和所述下接触焊盘。可将安装基底的上接触焊盘与集成电路(IC)芯片的第一凸块结构和第二凸块结构结合，所述IC芯片可包括：多个导电结构；多条引线线路，驱动所述导电结构；第一电极焊盘和第二电极焊盘，用于传输信号。第一凸块结构可布置在集成电路芯片的第一区域中，引线线路在第一区域中可电连接到第一电极焊盘。第二凸块结构可布置在集成电路芯片的第二区域中，引线线路在第二区域中可接触第二电极焊盘。可将外部端子连接到安装基底的下接触焊盘。可将下填充层填充到集成电路芯片和安装基底之间的间隙空间中。
根据本发明总体构思的示例实施例，凸块结构可以以这样的构造接触IC芯片的单元区域和边界区域中的电极焊盘，即，凸块结构可从下面的引线线路移位间隙距离。因此，虽然IC芯片的内应力可根据由外部电子装置的安装、IC芯片和安装基底的结合以及凸块结构的形成引起的外部冲击而变化，但是可最小化和/或防止内应力集中到引线线路，从而最小化IC芯片中的引线线路上的剥落和裂缝。另外，电极焊盘和凸块结构可以以多个接触点接触，从而改善凸块结构的接触可靠性。因此，可通过使凸块结构从伪焊盘区域中的引线线路移位来增加和/或改进IC芯片和包括所述IC芯片的倒装芯片封装的产品可靠性。
本发明总体构思的示例实施例还提供一种集成电路(IC)芯片，包括：IC器件，包括至少一个基底、绝缘层和引线线路，所述集成电路器件具有第一区域和第二区域；第一电极焊盘，设置在不接触引线线路的第一区域中的集成电路器件的绝缘层上；第一凸块结构，设置在第一区域上，以接触第一电极焊盘；第二电极焊盘，设置在接触引线线路的第二区域中的集成电路器件的绝缘层上；第二凸块结构，设置在第二区域上，以在与引线线路隔开的接触点处接触第二电极焊盘。
本发明总体构思的示例实施例还提供一种集成电路(IC)芯片，包括：IC器件，包括至少一个基底、绝缘层和引线线路，所述集成电路器件具有第一区域和第二区域；第一电极焊盘，设置在不接触引线线路的第一区域中的集成电路器件的绝缘层上；第一凸块结构，设置在第一区域上，以接触第一电极焊盘；第二电极焊盘，设置在接触引线线路的第二区域中的集成电路器件的绝缘层上；第二凸块结构，所述第二凸块结构在第一接触点接触第二电极焊盘，第一接触点沿第一方向与引线线路隔开第一距离，且所述第二凸块结构在第二接触点接触第二电极焊盘，第二接触点沿第二方向与引线线路隔开第二距离。
本发明总体构思的示例实施例还提供一种制造集成电路(IC)芯片的方法，该方法包括：形成包括至少一个基底、绝缘层和引线线路的集成电路器件，所述集成电路器件具有第一区域和第二区域；在不接触引线线路的第一区域中的集成电路器件的绝缘层上形成第一电极焊盘；在第一区域上形成第一凸块结构，以接触第一电极焊盘；在接触引线线路的第二区域中的集成电路器件的绝缘层上形成第二电极焊盘；在第二区域上形成第二凸块结构，所述第二凸块结构在与引线线路隔开的接触点接触第二电极焊盘。
本发明总体构思的示例实施例还提供一种制造集成电路(IC)芯片的方法，该方法包括：形成包括至少一个基底、绝缘层和引线线路的集成电路器件，所述集成电路器件具有第一区域和第二区域；在不接触引线线路的第一区域中的集成电路器件的绝缘层上形成第一电极焊盘；在第一区域上形成第一凸块结构，以接触第一电极焊盘；在接触引线线路的第二区域中的集成电路器件的绝缘层上形成第二电极焊盘；在第二区域上形成第二凸块结构，所述第二凸块结构在第一接触点接触第二电极焊盘，第一接触点沿第一方向与引线线路隔开第一距离，且所述第二凸块结构在第二接触点接触第二电极焊盘，第二接触点沿第二方向与引线线路隔开第二距离。
附图说明
通过下面结合附图对示例性实施例进行的描述，本发明总体构思的上述和/或其他方面将会变得清楚和易于理解，其中：
图1是示出根据本发明总体构思的示例实施例的集成电路(IC)芯片的透视图；
图2A是示出根据本发明总体构思的示例性实施例的在图1中示出的IC芯片的第一区域中的第一凸块结构和第一电极焊盘之间的接触结构的截面图；
图2B是示出根据本发明总体构思的示例性实施例的在图1中示出的IC芯片的第二区域中的第二凸块结构和第二电极焊盘之间的第一接触结构的截面图；
图2C是示出根据本发明总体构思的示例性实施例的在图1中示出的IC芯片的第二区域中的第二凸块结构和第二电极焊盘之间的第二接触结构的截面图；
图3A到图3H是示出根据本发明总体构思的示例性实施例的制造图1中示出的IC芯片的方法的截面图；
图4是示出根据本发明总体构思的示例性实施例的包括在图1中示出的包括集成电路(IC)芯片的倒装芯片封装的截面图；
图5A到图5C是示出根据本发明总体构思的示例性实施例的图4中示出的制造倒装芯片封装的方法的截面图。
具体实施方式
在下文中将参照示出本发明总体构思的示例实施例的附图来更充分地描述各种示例实施例。然而，本发明可以以许多不同的形式来实施，并且不应被解释成局限于这里阐述的示例实施例。相反，提供这些示例实施例以使本公开将是彻底的和完全的，并将把本发明的范围充分传递给本领域技术人员。在附图中，为了清晰起见，可夸大层和区域的尺寸和相对尺寸。
应当理解，当元件或层被指出“在”另一元件或层“上”、“连接到”或
“结合到”另一元件或层时，该元件或层可直接在另一元件或层上、直接连接到或直接结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被指出“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。相同的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应当理解，虽然在这里可使用术语第一、第二、第三等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅仅用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
可在这里使用诸如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等空间关系术语来容易地描述图中所示的一个元件或特征与其他元件或特征的关系。应当理解，除了附图中描述的方位以外，空间关系术语还意图包括装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件的方位随后将被定位在其他元件或特征的“上方”。因此，示例性术语“在...下方”可以包括“在...上方”和“在...下方”两种方位。装置可以位于另外的方位(旋转90度或者在其他方位)，进而这里使用的空间关系描述符应该被相应地解释。
这里使用的术语仅仅是为了描述特定的示例实施例，而非意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照剖视图来描述本发明的示例实施例，所述剖视图是本发明的理想化示例实施例(和中间结构)的示意图。这样，预计会出现例如由制造技术和/或公差引起的图示的形状变化。因此，本发明的示例实施例不应该被解释为局限于在此示出的区域的具体形状，而应该包括例如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘通常具有倒圆或曲线的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的掩埋区可导致在掩埋区和通过其发生注入的表面之间的区域中出现一定程度的注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制本发明的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思相同的意思，而不是理想地或者过于形式化地解释它们的意思。
现在将详细说明本发明总体构思的实施例，实施例的示例在附图中示出，其中，相同的标号始终指示相同的元件。下面参照附图描述实施例以解释本发明总体构思。
图1是示出根据本发明总体构思的示例实施例的示出集成电路(IC)芯片的透视图。
参照图1，根据本发明总体构思的示例实施例的集成电路(IC)芯片100可包括IC器件110、第一凸块结构120和第二凸块结构130。IC器件110可包括可堆叠在半导体基底(例如，晶片)上的多个导电结构(未示出)以及电连接所述导电结构的多个引线结构。第一凸块结构120和第二凸块结构130可与IC器件110的导电结构进行数据信号的通信。
在本发明总体构思的示例实施例中，导电结构可堆叠在晶片上来制造半导体器件，引线结构可布置在导电结构的上方。引线结构可通过绝缘层与导电结构电绝缘。
例如，导电结构可包括用于易失性存储器件(例如，具有至少一个晶体管和一个电容器的动态随机存取存储器(DRAM)器件)的操作单元以及非易失性存储器件(例如，具有串选择晶体管(string selection transistor)、单元晶体管和接地选择晶体管的闪存器件)的操作块单元。
例如，引线结构可包括：金属插件，用于穿透绝缘层并接触导电结构；引线线路，接触金属插件并布置在绝缘层上。引线线路可包括：信号线，用于传输输入信号和输出信号；电力线，用于将电能施加到IC器件110的导电结构；地线，用于使导电结构电接地。
多个第一凸块结构120和第二凸块结构130可布置在IC器件110上，通过IC器件110接收的外部信号可通过第一凸块结构120和第二凸块结构130传递到引线线路。IC器件110可通过第一凸块结构120和第二凸块结构130与安装基底(将在下文描述)机械结合。外部信号可通过第一凸块结构120和第二凸块结构130传递到IC器件110。
在本发明总体构思的示例实施例中，第一凸块结构120可被规则地布置(例如，第一凸块结构120的多个凸块可以互相以预定间隔布置)在IC器件110的第一区域(例如，焊盘区域PA)中，第二凸块结构130可以随机地布置(例如，第二凸块结构130的多个凸块互相可以以随机间隔布置)在IC器件110的第二区域中。第二区域可对应于IC器件110的除第一区域之外的其余区域并且可包括IC器件110的单元区域(例如，如图1中所示的区域“C”)和边界区域(例如，如图1中所示的区域“P”)。以下，与焊盘区域PA相比，第二区域可被称为伪焊盘区域(PPA)。PPA可包括单元区域“C”和边界区域“P”，如图1中所示。
第一区域或焊盘区域PA可包括IC器件110的辅助区域或空闲区域和用于操作单元区域(例如，单元区域“C”)中的导电结构的一个或多个端子，且边界区域(例如，边界区域“P”)可设置在第一区域PA中。考虑到IC器件110的辅助区域或空闲区域，单元区域和边界区域可以是主区域。IC器件110的导电结构可布置在单元区域中，用于驱动导电结构的驱动电路可布置在边界区域中。
在本发明总体构思的示例实施例中，用于将外部信号传输到导电结构的多个连接端子可布置在第一区域PA中，所述外部信号可经由连接端子施加到导电结构。IC器件110的单元区域和边界区域中的引线线路可延伸到第一区域PA的第一电极焊盘。具体地说，第一凸块结构120和电连接到第一凸块结构120的多个第一电极焊盘可布置在第一区域PA的线路中，IC器件110的引线线路可从包括单元区域和边界区域的第二区域PPA延伸到第一区域PA的第一电极。因此，在第一区域PA中可不布置将信号传输到导电结构的引线线路，因此，形成第一凸块结构120的方法不会导致引线线路的损坏和/或可最小化对引线线路的损坏。多个连接端子以及与所述连接端子电连接的电极焊盘可布置在第一区域或焊盘区域PA的至少一部分中，可不在第一区域PA中布置引线线路。
虽然上面描述的本发明总体构思的示例实施例探讨了第一区域PA可布置在IC器件的中心区域(中心类型)，但是可以对焊盘区域的形状和结构作出任意其他的修改，以实现这里公开的本发明构思的示例性实施例。例如，焊盘区域PA可布置在IC器件110的两个边缘部分(边缘型)，因此单元区域和边界区域可设置在两个侧部焊盘区域之间。
IC器件110可由可通过第一凸块结构120施加的一个或多个信号来操作。所述一个或多个信号可经由第一区域PA中的第一电极焊盘传输到IC器件110。可根据施加到第一凸块结构120的信号将一个或多个电极焊盘布置在第一区域PA中。例如，第一电极焊盘可包括：数据信号焊盘，与导电结构进行一个或多个数据信号的通信；功率焊盘，将电功率施加到导电结构；接地焊盘，使导电结构电接地。
通过半导体器件的一个或多个制造工艺，导电结构可布置在包括单元区域和边界区域的第二区域PPA中。引线线路可布置在第二区域PPA的顶部。
在本发明总体构思的示例性实施例中，第二凸块结构130可电连接到第二电极焊盘的上表面，引线线路可电连接到第二电极焊盘的下表面。具体地说，用于操作导电结构的主信号可通过第一凸块结构120施加到IC器件110，用于选择性操作导电结构的补充信号可通过第二凸块结构130施加到IC器件110。因此，第二电极焊盘可随意地布置在第二区域中并且可直接接触引线线路。连接端子和电连接到连接端子的第二电极焊盘可随意地或选择性地布置在第二区域中，以完成本发明总体构思的示例性实施例，因此第二区域可被称为伪焊盘区域PPA。
第二凸块结构130可根据相应的导电结构的特性和IC芯片100的特性被随机地布置在第二区域中，以实现这里公开的本发明总体构思的示例性实施例。第二电极焊盘可包括：辅助功率焊盘，用于将辅助功率施加到相应的导电结构；辅助接地焊盘，用于增加和/或改进IC器件110的电接地特性。
例如，当考虑到IC器件110的高运行速度(例如，大于或等于预定阈值运行速度)第一凸块结构120会将不足的驱动功率(例如，小于预定阈值运行功率的驱动功率)传递到导电结构时，可通过第二凸块结构130将辅助功率传输到IC器件110的导电结构。当导电结构可能没有通过第一凸块结构120充分地接地到环境时，可以利用第二电极焊盘改进和/或增加导电结构的电接地特性。
虽然可不在第一区域PA中布置引线，但是在第二区域PPA中可布置一条或多条引线线路。因此，与第一凸块结构120相比，第二凸块结构130可与第二凸块结构130下面的引线线路隔开。当形成第二凸块结构130时，可保护第二区域中的引线线路，因此当形成凸块结构130时可最小化对引线线路的损坏。
图2A是示出根据本发明总体构思的示例性实施例的在图1中示出的IC芯片的第一区域中的第一凸块结构和第一电极焊盘之间的接触结构的截面图。
参照图2A，第一电极焊盘114a可位于导电结构和IC器件110的第一区域PA的绝缘层112上，堆叠在基底111上的引线线路可通过绝缘层112与第一电极114a电绝缘。钝化图案113和缓冲图案115可顺序地形成在第一电极114a和绝缘层112上，第一电极焊盘114a的顶表面可通过开口局部地暴漏。
第一电极焊盘114a可电连接到IC器件110的引线线路，钝化图案113可包括氧化硅。钝化图案113可覆盖导电结构和引线线路，因而在随后的工艺中保护导电结构和引线线路。钝化图案113可包括第一钝化开口113a，第一电极114a可通过第一钝化开口113a局部地暴露。第一电极114a可包括导电金属，例如铜(Cu)和铝(A1)。第一电极焊盘114a还可包括吸收体(未示出)，以吸收在封装结合工艺的粘附步骤中或芯片电特性分选(EDS)工艺中利用探针针尖的接触步骤中的机械负载。
缓冲图案115可包括绝缘材料、聚酰亚胺膜和环氧树脂。缓冲图案115可吸收第一凸块结构120的负载，因此可防止第一凸块结构120挤压绝缘层112下面的导电结构，或者可最小化第一凸块结构120的挤压。
缓冲图案115可包括尺寸小于或等于钝化开口113a的尺寸的第一缓冲开口115a。第一电极焊盘114a可通过钝化开口113a和缓冲开口115a局部暴露。在本发明总体构思的示例实施例中，钝化开口113a和第一缓冲开口115a可成形为同心环形。
第一凸块结构120可位于缓冲图案115a上并可接触第一电极114a的通过钝化开口113a和缓冲开口115a暴露的一部分。例如，第一凸块结构120可包括用于接触第一电极焊盘114a的下屏障金属(under-barrier metal，UBM)层122和在UBM层122上的球形焊料凸块121。高导电金属柱(未示出)可设置在UBM层122和焊料凸块121之间。
焊料凸块I 21可包括铅(Pb)和锡(Sn)的合金，UBM层122可改善焊料凸块121和第一电极焊盘114a之间的结合特性。另外，UBM层122可防止焊料凸块121在形成焊料凸块121的回流工艺中扩散到第一电极焊盘114a中。
例如，UBM层122可包括：屏障层(未示出)，用于最小化和/或防止焊料凸块121扩散到第一电极焊盘114a中；金属层(未示出)，用于增加和/或改善屏障层和焊料凸块121之间的结合力。另外，UBM层122可包括通过无电镀工艺(electroless plating process)涂覆在第一电极焊盘114a上的镍层。
由于在第一电极焊盘114a下可不布置IC器件110的引线线路，所以可以在形成第一凸块结构120的步骤中最小化对引线线路的损坏。例如，没有应力或者小于预定阈值的应力在形成第一凸块结构120的步骤中可被施加到引线线路，因此，当形成第一凸块结构120时，可最小化和/或防止由在引线线路上的应力集中导致的表面剥落和裂缝。在本发明总体构思的示例实施例中，第一凸块结构120的中心轴可与第一电极焊盘114a的中心轴重合。
相反，第二凸块结构130的中心轴可与第二电极焊盘114b的中心轴可以以这样的结构隔开，即，第二凸块结构130的中心轴可如图2B中所示与IC器件110的引线线路隔开。在形成第二凸块结构130的步骤中，可最小化和/或防止对引线线路的损坏。
图2B是示出在图1中示出的IC芯片的第二区域中的第二凸块结构和第二电极焊盘之间的第一接触结构的截面图。图2A和图2B分别示出在第一区域处和第二区域处的同一IC芯片100。因此，在图2B中，相同的标号指示图2A中相同的元件，将省略对相同元件的详细描述。
参照图2B，引线线路116可位于第二电极焊盘114b之下，所述第二电极焊盘114b可位于IC器件110的第二区域PPA中。
在本发明总体构思的示例实施例中，引线线路116可包括电连接到导电结构的金属引线并可通过绝缘层112与导电结构电绝缘。
第二电极焊盘114b可通过第二钝化图案113b和第二缓冲开口115b部分地暴露，第二凸块结构130可直接接触第二电极焊盘114b的暴露的部分。
第二凸块结构130可包括球形焊料凸块131和第二下屏障金属(UBM)层132。
第二凸块结构130的中心轴可与引线线路的中心隔开第一距离d1或从引线线路的中心转移第一距离d1，从而最小化可由形成第二凸块结构130导致的对引线线路的破坏。例如，可以防止和/或最小化由第二凸块结构130的负载导致的内应力集中到引线线路116中，从而最小化在形成第二凸块结构130的步骤中由在引线线路116上的应力集中导致的表面剥落和裂缝。
可考虑在第二凸块结构130周围的邻近的导电结构来确定第一距离d1(例如，通过计算机仿真和/或利用测量单元的测量)，以最小化对引线线路116的损坏。具体地说，引线结构束(例如，金属引线和互连插件(interconnection plug))可布置在第二凸块结构130之下，该束引线结构总体上可被处理为单个引线结构，第一距离d1可被确定为第二凸块结构130的中心轴和该束引线结构之间的间隙距离。
虽然上面描述的本发明总体构思的示例实施例探讨了第二凸块结构相对于引线结构移位，但是第二凸块结构130可从为本领域普通技术人员所知的任意其他的下面的结构移位，以在形成第二凸块结构130的过程中最小化对所述下面的结构的损坏。尽管上面描述的本发明总体构思的示例实施例公开了第二凸块结构130可从所述下面的引线结构向左移位，但是第二凸块结构130可根据IC芯片100的特性和包括所述IC芯片100的封装的特性从所述下面的引线结构沿任意其他方向移位，这是本领域普通技术人员应当知道的。
具体地说，当第二凸块结构130可在两个点或更多的点接触第二电极焊盘114b时，多个第二钝化开口113b和第二缓冲开口115b可设置在IC器件110中，如图2C中所示。
图2C是示出在图1中示出的IC芯片的第二区域中的第二凸块结构130和第二电极焊盘114b之间的第二接触结构的截面图。即，第二凸块结构130可在多个点处接触第二电极焊盘114b，所述多个点通过一对裂口113b1和113b2以及对应的成对的第一分裂缓冲开口115b1和第二分裂缓冲开口115b2至少部分地暴露。
参照图2C，引线线路116可布置在第二电极焊盘114b的中心部分的下方，第二钝化开口113b可包括可彼此相对地定位的所述一对分裂开口113b1和113b2。第一分裂钝化开口113b1可从引线线路116的中心沿第一方向隔开或移位第一距离d1，第二分裂钝化开口113b2可从引线线路116的中心沿第二方向隔开或移位第二距离d2。第一方向可以与第二方向不同，例如，第一方向可与第二方向相反。第二缓冲开口115b也可包括可分别与所述第一分裂钝化开口113b 1和第二分裂钝化开口113b2对应的所述一对第一分裂缓冲开口115b1和第二分裂缓冲开口115b2。因此，第二凸块结构130可在可通过所述分裂开口113b1、115b1、113b2和115b2暴露的两个点接触第二电极焊盘114b。
在本发明总体构思的示例实施例中，第一分裂开口113b1和115b1以及第二分裂开口113b2和115b2可相对于引线线路116彼此对称，因此第一距离d1可与第二距离d2基本相同。
第二凸块结构130可在多个接触点被第二电极焊盘114b支撑，因此可最小化和/或防止由于第二凸块结构130引起的内应力集中在一点。即，可通过在第二凸块结构130和第二电极焊盘114b间的多点接触来充分地防止和/或最小化应力集中。多点接触可改善和/或增加第二凸块结构130和第二电极焊盘114b之间的接触可靠性。虽然第二凸块结构130通过第一分裂开口113b1和115b1与第二电极焊盘140的接触在引线线路116的左侧可能被损坏，但是第二凸块结构130通过第二分裂开口113b2和115b2与第二电极焊盘114b的接触可在引线线路116的右侧保持不变，从而增加第二凸块结构130的接触可靠性。
虽然上面描述的本发明总体构思的示例实施例公开了第一分裂开口113b1和115b1可相对于引线线路116与第二分裂开口113b2和115b2对称地定位，但是可以在IC器件110中作出本领域普通技术人员知道的任何其他改变的构造。例如，第一分裂开口113b1和115b1以及第二分裂开口113b2和115b2可以以一行布置在金属引线116的相同的侧部。
即，当金属引线可布置在第二电极焊盘114b的中心部分之下时，第一分裂开口113b1和115b1以及第二分裂开口113b2和115b2的中心轴线可沿相同方向分别与引线线路116的中心隔开第一距离d1和第二距离d2。因此，第二凸块结构130可在两个点接触第二电极焊盘114b的第一部分。
第二凸块结构130和第二电极焊盘114b之间的接触点数目和接触构造可根据加工条件和IC器件110的器件特性来改变，以实现这里公开的本发明总体构思的示例性实施例。
根据本发明总体构思的示例性实施例，IC芯片100的凸块结构可以这样的构造与IC芯片中的伪焊盘区域(PPA)中的电极焊盘接触，即，凸块表面可从下面的引线线路移位间隙距离。因此，可最小化和/或防止对引线线路的应力集中，从而最小化在IC芯片中的引线线路上的裂缝和剥落。电极焊盘和凸块结构可以以多个接触点接触，从而改善和/或增加凸块结构的接触可靠性。
以下，将参照图3A到图3H详细描述制造如图1中所示的IC芯片100的方法。
图3A到图3H是示出制造图1中示出的IC芯片的方法的截面图。在图3A到图3H中，相同的标号表示图1和图2A到图2C中相同的元件。
参照图3A，多个导电结构(未示出)和用于驱动所述导电结构的包括引线线路116的引线结构可形成在基底111上，使得导电结构和引线结构可通过绝缘层112彼此电绝缘，从而形成集成电路(IC)器件110。IC器件110可包括：第一区域或焊盘区域PA，其中可不布置引线线路116且可预备延伸到引线线路116的附加导线(未示出)；第二区域或伪焊盘区域PPA，其中可布置引线线路116。即，IC器件110可包括：第一区域，没有引线线路116；第二区域，包括引线线路116；附加导线，延伸到引线线路116。
在本发明总体构思的示例实施例中，基底111可包括诸如晶片的半导体基底，导电结构可通过一系列单元工艺堆叠在晶片上，以制造半导体器件。引线线路116可包括可将数据信号和功率信号传输给导电结构的多条金属线，引线线路116可布置在第二区域PPA中。相反，将输入信号传输到引线线路116的连接端子可布置在第一区域PA中。因此，在第一区域PA中可不布置引线线路116，在第一区域PA中可布置吸收外部震动(例如，吸收来自随后的诸如芯片电特性分选(EDS)工艺的工艺中的振动)的吸收体和将信号传输给引线线路的连接端子。
在本发明总体构思的示例实施例中，绝缘层112可包括氧化物和氮化物，引线线路116可通过绝缘层112与导电结构电绝缘。引线结构可包括穿透绝缘层112并接触导电结构的互连插件(未示出)以及与该互连插件电接触的金属线。
参照图3B，电极焊盘114可分别形成在IC器件110的第一区域PA和第二区域PPA中。例如，第一电极焊盘114a可布置在第一区域PA中并且可与IC器件110的引线线路116电连接，第二电极焊盘114b可布置在第二区域PPA中并且可接触IC器件110的引线线路116。
第一电极焊盘114a可规则地布置在第一区域PA中。即，第一电极焊盘114a可在第一区域PA中互相以预定间隔布置。相反，第二电极焊盘114b可以这样的方式随机地布置在第二区域PPA中，即，特定的引线线路可根据IC器件110的特性至少部分地被第二电极焊盘114b覆盖。即，第二电极焊盘114b可以以随机的间隔互相布置。第二电极焊盘114可包括导电材料，例如铜(Cu)和铝(A1)。
第一电极焊盘114a可在第一区域PA中形成为预定的图案形状，所述第一区域PA可预先为电极焊盘准备。相反，第二电极焊盘114b可以这样的方式随意地或选择性地形成在第二区域PPA中，即，特定的引线线路可被第二电极焊盘114b覆盖以补充添加特定的数据信号或功率信号，或者可将电接地线加至与特定引线线路对应的特定导电结构。
在本发明总体构思的示例实施例中，第一区域PA可定位在IC器件110的中心部分，包括单元区域和边界区域(例如，区域“C”和“P”，分别如图1中所示)的第二区域PPA可定位在第一区域PA的两侧部。导电结构可形成在单元区域中，用于驱动导电结构的逻辑电路可形成在边界区域上。另外，第一区域PA可布置在IC器件110的两边缘部，第二区域PPA可设置在横向的第一区域PA之间，如本领域普通技术人员所知。
参照图3C，钝化层117可形成在包括电极焊盘114的IC器件110上。
在本发明总体构思的示例实施例中，钝化层117可包括氧化硅、氮化硅和它们的复合物(composite)。钝化层117可保护导电结构不受环境的影响。
参照图3D，第一掩模图案150可形成在钝化层117上，使得第一掩模图案150可包括：第一掩膜开口151，与第一电极焊盘114a对应的钝化层117可通过所述第一掩膜开口151在第一区域PA中被局部地暴露；第二掩膜开口152，与第二电极焊盘114b对应的钝化层117可通过所述第二掩膜开口152在第二区域PPA中局部地暴露。
在本发明总体构思的示例实施例中，第一掩模图案150可包括光致抗蚀剂图案。具体地说，第二掩膜开口152可包括：第一分裂掩膜开口152a，其中心轴可与第二电极焊盘114b的中心沿第一方向隔开；第二分裂掩膜开口152b，其中心轴线可与第二电极焊盘114b的中心沿与第一方向不同的第二方向隔开。
例如，分裂掩膜开口152a和152b中的各个开口的中心线之间的间隙距离可由掩膜图案工艺中的移位值来确定。该掩膜图案的移位值可指示从引线线路116的中心移位的距离量。即，移位值是引线线路116的中心与分裂掩膜开口152a和152b中的至少一个的中心线之间的距离。因此，钝化层117可通过第二区域PPA中的第一分裂掩膜开口152a和第二分裂掩膜开口152b局部地暴露，与第二电极焊盘114b的两侧部对应的钝化层117可通过第二掩膜开口152部分地暴露。
参照图3E，可通过使用作为蚀刻掩膜的第一掩模图案150的蚀刻工艺来从绝缘层112蚀刻掉钝化层117，从而形成包括第一钝化开口113a和第二钝化开口113b的钝化图案113。第一电极焊盘114a可通过第一钝化开口113a部分地暴露，第二电极焊盘114b可通过第二钝化开口113b部分地暴露。
在本发明总体构思的示例实施例中，第一电极焊盘114a的中心部分可通过第一钝化开口113a暴露。相反，第二电极焊盘114b的相对侧部可通过第二钝化开口113b暴露，所述侧部与第二电极焊盘114b的中心线隔开。在这种情况下，所述电极焊盘的中心线可经由所述电极焊盘的表面的中心点经过基板。
例如，第二钝化开口113b可包括：第一分裂钝化开口113b1，第二电极焊盘114b的第一侧部可通过第一分裂钝化开口113b1暴露；第二分裂钝化开口113b2，第二电极焊盘114b的第二侧部可通过第二分裂钝化开口113b2暴露。即，第一分裂钝化开口113b 1的中心轴可与第二电极焊盘的中心线沿第一方向隔开预定距离d1，第二分裂钝化开口113b2的中心轴可与第二电极焊盘的中心线沿不同于第一方向的第二方向隔开第二距离d2。例如，第一方向可以与第二方向相反。因此，可沿第一方向与第二电极焊盘114b的中心线隔开的所述第一侧部可通过第一分裂钝化开口113b1暴露，可与第二电极焊盘114b的中心线沿第二方向隔开的所述第二侧部可通过第二分裂钝化开口113b2暴露。
在本发明总体构思的示例实施例中，第一方向和第二方向可相对于第二电极焊盘114b的中心线彼此对称，第二电极焊盘114b的左侧部和右侧部可通过第二钝化开口113b暴露。
在本发明总体构思的示例实施例中，分裂钝化开口113b1和113b2可形成在第二电极焊盘114b的单个侧部，因此第二电极焊盘114b的相对的侧部中的一个侧部可通过分裂钝化开口113b1和113b2暴露。即，第一分裂钝化开口113b1和第二分裂钝化开口113b2的中心轴可沿基本相同的方向与第二电极焊盘114b的中心线隔开。在本发明总体构思的示例实施例中，第一距离d1和第二距离d2可以形成为相同，因此第一分裂钝化开口113b1和第二分裂钝化开口113b2可沿一条线布置在第二电极焊盘114b的侧部中的一个侧部处。由于引线线路116可布置在第二电极焊盘114b的中心部分之下，所以第二电极焊盘114b的第一侧部和第二侧部可与引线线路116隔开第一距离d1和第二距离d2。
参照图3F，缓冲层119可形成在钝化图案113上，第二掩膜图案160可形成在缓冲层119上，使得缓冲层119可通过第二掩膜图案160至少部分地暴露，以与第一钝化开口113a和第二钝化开口113b对应。
例如，缓冲层119可以以足以填满第一钝化开口113a和第二钝化开口113b的厚度通过沉积工艺形成在钝化图案113上。缓冲层119的上部可通过诸如化学机械抛光(CMP)工艺的平坦化工艺被平坦化。例如，缓冲层119可包括氮化物层、聚酰亚胺膜和环氧树脂层。第一电极焊盘114a和第二电极焊盘114b可通过缓冲层119彼此电绝缘并且可吸收在随后的工艺中可形成在缓冲层119上的凸块结构的负载。缓冲层119可在随后的用于形成凸块结构的回流工艺中减轻和/或最小化机械应力。
第二掩膜图案160可形成在平坦的缓冲层119上并包括第三掩膜开口161和第四掩膜开口162，与第一电极焊盘114a对应的缓冲层119可通过第三掩膜开口161暴露在第一区域PA中，与第二电极焊盘114b对应的缓冲层119可通过第四掩膜开口162暴露在第二区域PPA中。第三掩膜开口161的尺寸小于或等于第一掩膜开口151的尺寸，第四掩膜开口162的尺寸小于或等于第二掩膜开口152的尺寸。
具体地说，第四掩膜开口162可包括：第三分裂掩膜开口162a，其中心轴可与第二电极焊盘114b的中心沿第一方向隔开；第四分裂掩膜开口162b，其中心轴可与第二电极焊盘114b的中心沿不同于第一方向的第二方向隔开。因此，缓冲层119可通过第三分裂掩膜开口162a和第四分裂掩膜开口162b部分地暴露在第二区域PPA中，与第二电极焊盘114b的两侧部对应的缓冲层119可通过第四掩膜开口162暴露。
参照图3G，可通过使用作为蚀刻掩膜的第二掩膜图案160的蚀刻工艺来从钝化图案113蚀刻掉缓冲层119，从而形成缓冲图案115。在本发明总体构思的示例实施例中，缓冲图案115可包括第一缓冲开口115a和第二缓冲开口115b，第一电极焊盘114a可通过第一缓冲开口115a部分地暴露在第一区域PA中，第二电极焊盘114b可通过第二缓冲开口115b部分地暴露在第二区域PPA中。
具体地说，第二缓冲开口115b可包括第一分裂缓冲开口115b1和第二分裂缓冲开口115b2，第二电极焊盘114b的第一侧部可通过第一分裂缓冲开口115b1暴露，第二电极焊盘114b的第二侧部可通过第二分裂缓冲开口115b2暴露，第一分裂缓冲开口115b1和第一分裂钝化开口113b1可以是同心环，第二分裂缓冲开口115b2和第二分裂钝化开口113b2可以是同心环。即，第一分裂缓冲开口115b1的中心轴可与第二电极焊盘114b的中心线沿第一方向隔开第一距离d1，第二分裂缓冲开口115b2的中心轴可与第二电极焊盘114b的中心线沿可与第一方向不同的第二方向隔开第二距离d2。因此，可与第二电极焊盘114b的中心线沿第一方向隔开的第一侧部可通过第一分裂钝化开口113b1和第一分裂缓冲开口115b1暴露，可与第二电极焊盘114b的中心线沿第二方向隔开的第二侧部可通过第二分裂钝化开口113b2和第二分裂缓冲开口115b2暴露。因此，可充分地防止和/或最小化在形成分裂开口的蚀刻工艺中施加到引线线路116的机械应力集中到引线线路116的一点。第二凸块结构130可在许多接触点接触第二电极焊盘114b，从而最小化由第二凸块结构的负载引起的对引线线路116的应力集中。
由于当第一距离d1和第二距离d2可增加时，对引线线路116的应力集中可减轻，所以可根据第二区域PPA中的导电结构和对一条或多条引线线路(例如，所有的引线线路)的应力集中确定第一距离d1和第二距离d2，以减小应力的总和。
在本发明总体构思的示例实施例中，钝化掩膜开口151和152以及缓冲掩膜开口161和162可通过相应的光刻工艺形成。钝化掩膜开口151和152以及缓冲掩膜开口161和162可通过单个光刻工艺同时地形成，这应当为本领域普通技术人员所知。
具体地说，钝化层117和缓冲层119可连续地形成在绝缘层112上，单个掩膜图案(未示出)可形成在缓冲层119上。缓冲层119和钝化层117可通过使用作为蚀刻掩膜的掩膜图案的蚀刻工艺从绝缘层112被顺序地蚀刻掉，从而在绝缘层112上同时地形成钝化图案113和缓冲图案115。钝化掩膜开口和缓冲掩膜开口可通过单个光刻工艺形成为单个开口。
参照图3H，第一凸块结构120可形成在第一区域PA中的缓冲图案115上，第二凸块结构130可形成在第二区域PPA的缓冲图案115上。
在本发明总体构思的示例实施例中，初始的下屏障金属(UBM)层(未示出)可根据包括第一缓冲开口115a和第二缓冲开口115b的缓冲图案115的表面轮廓形成在缓冲图案115上，因此第一缓冲开口115a和第二缓冲开口115b的底表面可被初始的UBM层覆盖。因此，由于缓冲开口115a和115b的底表面可对应于电极焊盘114的顶表面，所以第一电极焊盘114a和第二电极焊盘114b可直接接触初始的UBM层。第三掩膜图案(未示出)可以这样的方式形成在初始的UBM层上，即，缓冲开口115a和115b可通过第三掩膜图案的开口(未示出)暴露。利用作为电镀掩膜的第三掩膜图案可在初始的UBM层上执行电镀工艺，从而在与第一缓冲开口115a对应的初始UBM层上形成第一初始凸块结构(未示出)，并在与第二缓冲开口115b对应的初始UBM层上形成第二初始凸块结构(未示出)。第三掩膜图案和第三掩膜图案下面的初始UBM层可从缓冲图案115移除，因此第一初始凸块结构和第一UBM层122可形成在第一区域PA中，以填满第一缓冲开口115a，第二初始凸块结构和第二UBM层132可形成在第二区域PPA中，以填满第二缓冲开口115b。可对初始凸块结构执行回流工艺，从而形成成形为球的第一凸块结构120和第二凸块结构130。因此，第一凸块结构120和第一UBM层122可形成在第一缓冲开口115a和第二凸块结构130上，第二UBM层132可形成在第二缓冲开口115b上，从而制造IC芯片100。
虽然上面讨论的本发明总体构思的示例实施例公开了焊盘区域PA可布置在基底111的中心部分中的中心式IC芯片，但是焊盘区域PA可布置在基底111的侧部的边缘式IC芯片也可用与上面描述的方法相同的方法制造。
虽然本发明总体构思的示例实施例公开了第二凸块结构130可在两个接触点接触第二电极焊盘114b，但是在第二凸块结构130和第二电极焊盘114b之间的接触构造和接触点的数目可根据工艺条件和IC器件110的器件要求而改变。即，第二凸块结构130可在多个接触点接触第二电极焊盘114b。
根据本发明总体构思的示例实施例的制造IC芯片的方法，凸块结构可在IC芯片的伪焊盘区域接触电极焊盘，使得凸块结构可从下面的引线线路移位间隙距离。因此，可以充分地防止对于引线线路的应力集中，从而最小化在IC芯片中的引线线路上的剥落和裂缝。电极焊盘和凸块结构可以以一个或多个接触点接触，从而改善凸块结构的接触可靠性。
图4是示出在图1中示出的包括集成电路(IC)芯片的倒装芯片封装的截面图。
参照图4，根据本发明总体构思的示例实施例的倒装芯片封装200可包括集成电路(IC)芯片100、安装基底210、下填充层220和外部端子230。
IC芯片100可包括与参照图1详细描述的IC芯片的结构和构造基本相同的结构和构造，因此将省略在IC芯片100上的任意进一步的详细描述。
安装基底210可布置在IC芯片100下方。例如，安装基底210可包括：上连接单元212，可电连接到IC芯片100的第一凸块结构120和第二凸块结构130；下连接单元213，可电连接到外部端子230；主体211，上连接单元212和下连接单元213可分别位于其上部和下部。安装电路图案(未示出)可布置在主体211中，因此IC芯片100的第一凸块结构120和第二凸块结构130可通过主体211中的安装电路电连接到外部端子230。
在本发明总体构思的示例实施例中，安装基底210可包括印刷电路板(PCB)、玻璃基底和柔性膜。可为上接触焊盘212a提供上连接单元212，可为下接触焊盘213a提供下连接单元213。上连接单元212和下连接单元213可包括光致阻焊剂(PSR)。
IC芯片100的凸块结构120和130可接触上连接焊盘212a，因此可电连接到主体211中的安装电路图案。安装电路图案可电连接到包括接触外部端子230的下接触焊盘213a的下连接单元213。外部端子230可电连接到安装电路图案。电装置或电子装置可安装到外部端子230。例如，外部端子230可包括焊料球，电装置可包括具有IC芯片100的逻辑电路器件或存储模块以及具有所述逻辑电路器件或存储模块的电子系统。该电子系统可包括计算机系统、移动电话、MP3播放器、多媒体系统和可实现在此公开的本发明总体构思的示例性实施例的任意其他的电装置。
因此，IC芯片100的单元区域和边界区域的导电结构可以以凸块结构120和130、主体211中的安装电路图案和外部端子230为媒介电连接到电装置和/或电子装置。
第二凸块结构130可以以这样的构造接触IC芯片100的第二区域PPA中的第二电极焊盘114b，即，第二凸块结构可从下面的引线线路116移位间隙距离。可充分地最小化和/或防止对引线线路116的应力集中，从而最小化IC芯片100的引线线路116上的剥落和裂缝。
在IC芯片100和安装基底210之间的间隙空间可用下填充层220填满，因此可充分地保护第一凸块结构120和第二凸块结构130不受外部震动的影响。另外，诸如环氧模塑料(EMC)的密封构件(未示出)可设置在倒装芯片封装中，因此IC芯片100可被密封并与环境隔离。
虽然上面描述的本发明总体构思的示例实施例描述了单个芯片可安装在安装基底上的单芯片封装，但是多个芯片也可安装在单个安装基底上，从而通过上面公开的方法形成多芯片封装。
根据本发明总体构思的倒装芯片封装的示例实施例，即使IC芯片100的内应力会根据环境的变化而改变，也可最小化对于引线线路的应力集中，从而增加倒装芯片封装的可靠性。
以下可参照图5A到图5C详细描述图4中示出的倒装芯片封装的制造方法。
图5A到图5C是示出图4中示出的制造倒装芯片封装的方法的处理步骤的截面图。
参照图5A，IC芯片100可安装在安装基底210上。例如，IC芯片100的凸块结构120和130可与上接触焊盘212a对齐，可对IC芯片100和安装基底210执行热结合处理。因此，IC芯片100的凸块结构120和130可分别结合到上接触焊盘212a。
参照图5B，在凸块结构120和130与安装基底210之间的间隙空间可被下填充层220填满，因此凸块结构120和130可与环境隔离。然后，可对下填充层220执行热处理，从而硬化下填充层220。当下填充层220可被硬化时，凸块结构120和130以及上接触焊盘212a也可随下填充层220一起被硬化，从而增强凸块结构和上接触焊盘之间的粘附。
参照图5C，可将外部端子230结合到安装基底210的下接触焊盘213a。此后，IC芯片100可通过密封构件(未示出)被密封而与环境隔离，从而制造倒装芯片封装200。
因此，虽然IC芯片100的内应力可因为连接到外部装置的外部端子230和安装基底而增加，但是可最小化和/或防止内应力集中到IC芯片的引线线路。
根据本发明总体构思的示例实施例，凸块结构可接触IC芯片的单元区域和边界区域的电极焊盘，使得凸块结构可从下面的引线线路移位间隙距离。因此，虽然IC芯片的内应力可根据由外部电子装置的安装、IC芯片和安装基底的结合以及凸块结构的形成引起的外部冲击而变化，但是可最小化和/或防止内应力集中到引线线路，从而最小化IC芯片中的引线线路上的剥落和裂缝。电极焊盘和凸块结构可以以多个接触点接触，从而改善凸块结构的接触可靠性。因此，可通过使凸块结构从伪焊盘区域(PPA)中的引线线路移位来增加和/或改进IC芯片和包括所述IC芯片的倒装芯片封装的产品可靠性。
上述内容是对示例实施例的说明且不应被解释成对示例实施例的限制。虽然已经描述了一些示例实施例，但是本领域技术人员将容易理解，在本质上不脱离本发明的新颖的教导和优点的情况下，可以在示例实施例中作出许多修改。因此，意图将所有这样的修改包括在如权利要求所限定的本发明的范围之内。在权利要求中，方法加功能的项意图覆盖执行所引用的功能的这里公开的结构，并且不仅覆盖结构等同物，也覆盖等同的结构。因此，应当理解，上述内容是对各个示例实施例的说明且不应局限于公开的特定实施例，意图将对公开的示例实施例的修改以及其他示例实施例包括在权利要求的范围之内。

Claims (24)

1.一种集成电路芯片，包括：
集成电路器件，包括堆叠在基底上的多个导电结构和电连接到所述导电结构的多条引线线路，所述集成电路器件被分成没有布置引线线路的第一区域和布置引线线路的第二区域；
电极焊盘，布置在所述集成电路器件上并通过引线线路与所述导电结构电连通，所述电极焊盘包括第一焊盘和第二焊盘，第一焊盘布置在所述集成电路器件的第一区域中并与引线线路电连接，第二焊盘布置在所述集成电路器件的第二区域中并接触引线线路；
钝化图案，覆盖电极焊盘并包括第一钝化开口和至少一个第二钝化开口，第一焊盘通过第一钝化开口部分地暴露，第二焊盘通过所述至少一个第二钝化开口部分地暴露，第二钝化开口与第二焊盘下的引线线路水平地隔开；
凸块结构，布置在钝化图案上并包括第一凸块结构和第二凸块结构，第一凸块结构通过第一钝化开口与第一焊盘接触，第二凸块结构通过第二钝化开口与第二焊盘接触，从而第二凸块结构与下面的引线线路水平地隔开。
2.根据权利要求1所述的集成电路芯片，其中，第二钝化开口包括与引线线路沿第一方向隔开第一距离的第一分裂钝化开口以及与引线线路沿第二方向隔开第二距离的第二分裂钝化开口，使得第二凸块结构分别通过第一分裂钝化开口和第二分裂钝化开口连接第二焊盘。
3.根据权利要求2所述的集成电路芯片，其中，第一方向与第二方向一致或相反，使得第一分裂钝化开口和第二分裂钝化开口沿相同的方向与所述引线线路隔开或者沿相对于所述引线线路彼此对称的方向与所述引线线路隔开。
4.根据权利要求1所述的集成电路芯片，其中，引线线路包括将驱动功率施加到导电结构的多条功率线和使引线线路电接地的多条接地线。
5.根据权利要求1所述的集成电路芯片，还包括：
布置在钝化图案上的缓冲图案，所述缓冲图案包括第一缓冲开口和至少一个第二缓冲开口，第一焊盘通过第一缓冲开口部分地暴露，第二焊盘通过所述至少一个第二缓冲开口部分地暴露。
6.根据权利要求5所述的集成电路芯片，其中，缓冲图案包含氮化物、聚酰亚胺和环氧树脂中的一种。
7.根据权利要求1所述的集成电路芯片，其中，所述凸块结构包括导电凸块和下屏障金属层，所述导电凸块接触安装基底，所述下屏障金属层设置在导电凸块和电极焊盘之间并将导电凸块结合到电极焊盘。
8.根据权利要求7所述的集成电路芯片，其中，所述下屏障金属层包括双层，所述双层具有屏障层和金属层，所述屏障层使凸块结构到电极焊盘中的扩散最小化，所述金属层增加屏障层和凸块结构之间的结合力。
9.根据权利要求7所述的集成电路芯片，其中，所述下屏障金属层包括通过无电镀工艺涂覆在电极焊盘上的镍层。
10.一种倒装芯片封装，包括：
安装基底，包括主体、上接触焊盘和下接触焊盘，所述主体中布置安装电路图案，所述上接触焊盘在所述主体的上表面上，所述下接触焊盘在所述主体的下表面上，所述安装电路图案电连接到上接触焊盘和下接触焊盘；
集成电路芯片，接触安装基底的上接触焊盘，所述集成电路芯片包括第一凸块结构和第二凸块结构，第一凸块结构与布置在焊盘区域中的第一电极焊盘直接接触，在焊盘区域下没有布置引线线路，第二凸块结构与布置在伪焊盘区域中的第二电极焊盘接触，在伪焊盘区域中，引线线路位于第二电极焊盘下方且接触第二电极焊盘，从而第二凸块结构与下面的引线线路水平地分离，其中，引线线路从伪焊盘区域延伸到第一电极焊盘；
外部端子，连接到下接触焊盘；
下填充层，填充安装基底和集成电路芯片之间的间隙空间。
11.一种制造集成电路芯片的方法，该方法包括：
形成包括堆叠在基底上的多个导电结构和电连接到所述导电结构的多条引线线路的集成电路器件，所述集成电路器件被分成没有布置引线线路的第一区域和布置引线线路的第二区域；
在集成电路器件上形成电极焊盘，使得电极焊盘与所述导电结构通过引线线路电连通，电极焊盘包括布置在集成电路器件的第一区域中并与引线线路电连接的第一焊盘和布置在集成电路器件的第二区域中并接触引线线路的第二焊盘；
在电极图案上形成钝化图案，使得钝化图案包括第一钝化开口和至少一个第二钝化开口，第一焊盘通过所述第一钝化开口部分地暴露，第二焊盘通过所述至少一个第二钝化开口部分地暴露，所述第二钝化开口与第二焊盘下的引线线路水平地隔开；
在钝化图案上形成包括第一凸块结构和第二凸块结构的凸块结构，使得第一凸块结构通过第一钝化开口与第一焊盘接触，且第二凸块结构通过第二钝化开口与第二焊盘接触，从而第二凸块结构与下面的引线线路水平地分开。
12.根据权利要求11所述的方法，其中，沿着所述集成电路器件的中心部分准备第一区域，在集成电路器件的包括集成电路器件的单元区域和边界区域的两侧部准备第二区域，使得第一焊盘成直线规则地形成在第一区域中，且第二焊盘随机地形成在第二区域中，使得第二区域中的引线线路被第二焊盘覆盖。
13.根据权利要求11所述的方法，其中，形成钝化图案的步骤包括：
在基底上形成钝化层，电极焊盘形成在所述基底上；
在钝化层上形成掩膜图案，掩膜图案包括第一掩膜开口和第二掩膜开口，钝化层通过所述第一掩膜开口和所述第二掩膜开口以分别与第一焊盘和第二焊盘对应的方式部分地暴露，第二掩膜开口与第二电极焊盘下面的引线线路隔开；
通过使用作为蚀刻掩膜的掩膜图案的蚀刻工艺从基底移除钝化层，从而形成第一钝化开口和第二钝化开口，第一焊盘通过所述第一钝化开口部分地暴露，所述第二钝化开口与所述引线线路隔开，第二焊盘通过所述第二钝化开口部分地暴露。
14.根据权利要求13所述的方法，其中，第二掩膜开口包括第一分裂掩膜开口和第二分裂掩膜开口，第一分裂掩膜开口与引线线路沿第一方向隔开第一距离，第二分裂掩膜开口与引线线路沿第二方向隔开第二距离，使得第二钝化开口形成为与第一分裂掩膜开口对应的第一分裂钝化开口和与第二分裂掩膜开口对应的第二分裂钝化开口。
15.根据权利要求14所述的方法，其中，第二方向与第一方向一致或相反，使得第二钝化开口形成为沿相同的方向或沿相对于所述引线线路彼此对称的方向与所述引线线路隔开的第一分裂钝化开口和第二分裂钝化开口。
16.根据权利要求13所述的方法，还包括：
在钝化图案上形成缓冲图案，缓冲图案包括分别与第一钝化开口和第二钝化开口对应的第一缓冲开口和第二缓冲开口，使得第一焊盘通过第一钝化开口和第一缓冲开口部分地暴露且第二焊盘通过第二钝化开口和第二缓冲开口部分地暴露。
17.根据权利要求16所述的方法，其中，在缓冲图案上形成凸块结构的步骤包括：
在与第一缓冲开口和第二缓冲开口共形的缓冲图案上形成初始下屏障金属层，使得第一焊盘和第二焊盘分别接触在第一缓冲开口和第二缓冲开口中的初始下屏障金属层；
在初始下屏障金属层上形成掩膜图案，所述掩膜图案包括开口，第一缓冲开口和第二缓冲开口通过该开口暴露；
在第一缓冲开口、第二缓冲开口和掩膜开口中形成第一初始凸块结构和第二初始凸块结构；
从缓冲图案移除掩膜图案和掩膜图案下的初始下屏障金属层，从而分别在第一缓冲开口和第二缓冲开口中形成第一下屏障金属层和第二下屏障金属层；
对初始凸块结构执行回流工艺，从而分别在第一下屏障金属层和第二下屏障金属层上形成第一凸块结构和第二凸块结构。
18.根据权利要求17所述的方法，其中，通过使用作为电镀掩膜的掩膜图案的电镀工艺形成第一初始凸块结构和第二初始凸块结构。
19.根据权利要求17所述的方法，其中，形成第一初始下屏障金属层和第二初始下屏障金属层的步骤包括通过无电镀工艺在缓冲图案上涂覆镍。
20.一种制造倒装芯片封装的方法，该方法包括：
准备包括主体、上接触焊盘和下接触焊盘的安装基底，安装电路图案布置在所述主体中，上接触焊盘位于所述主体的上表面上，下接触焊盘位于所述主体的下表面上，所述安装电路图案电连接到所述上接触焊盘和所述下接触焊盘；
将安装基底的上接触焊盘与集成电路芯片的第一凸块结构和第二凸块结构结合，集成电路芯片被分成没有布置引线线路的第一区域和布置引线线路的第二区域，所述集成电路芯片包括：多个导电结构；多条引线线路，驱动所述导电结构；第一电极焊盘和第二电极焊盘，用于传输信号；第一凸块结构，布置在集成电路芯片的第一区域中，引线线路电连接到第一区域中的第一电极焊盘；第二凸块结构，布置在集成电路芯片的第二区域中，引线线路在第二区域中接触第二电极焊盘，从而第二凸块结构与下面的引线线路水平地分开；
将外部端子连接到安装基底的下接触焊盘；
在集成电路芯片和安装基底之间形成下填充层，使得安装基底和集成电路芯片之间的间隙空间被所述下填充层填充。
21.一种集成电路芯片，包括：
集成电路器件，包括至少一个基底、绝缘层和引线线路，所述集成电路器件具有第一区域和第二区域；
第一电极焊盘，设置在第一区域中的集成电路器件的绝缘层上，从而引线线路从第二区域延伸到第一电极焊盘，第一电极焊盘不与第一电极焊盘下方的引线线路直接接触；
第一凸块结构，设置在第一区域上，以接触第一电极焊盘；
第二电极焊盘，设置在第二区域中的集成电路器件的绝缘层上，从而第二电极焊盘与第二电极焊盘下方的引线线路直接接触；
第二凸块结构，设置在第二区域上，以在与下面的引线线路水平地隔开的接触点处接触第二电极焊盘。
22.一种集成电路芯片，包括：
集成电路器件，包括至少一个基底、绝缘层和引线线路，所述集成电路器件具有第一区域和第二区域；
第一电极焊盘，设置在第一区域中的集成电路器件的绝缘层上，从而引线线路从第二区域延伸到第一电极焊盘，第一电极焊盘不与第一电极焊盘下方的引线线路直接接触；
第一凸块结构，设置在第一区域上，以接触第一电极焊盘；
第二电极焊盘，设置在第二区域中的集成电路器件的绝缘层上，从而第二电极焊盘与第二电极焊盘下方的引线线路直接接触；
第二凸块结构，所述第二凸块结构在第一接触点接触第二电极焊盘，第一接触点沿第一方向与下面的引线线路水平地隔开第一距离，且所述第二凸块结构在第二接触点接触第二电极焊盘，第二接触点沿第二方向与下面的引线线路水平地隔开第二距离。
23.一种制造集成电路芯片的方法，该方法包括：
形成包括至少一个基底、绝缘层和引线线路的集成电路器件，所述集成电路器件具有第一区域和第二区域；
以引线线路从第二区域延伸到第一电极焊盘且第一电极焊盘不与第一电极焊盘下方的引线线路直接接触的这样的方式在第一区域中的集成电路器件的绝缘层上形成第一电极焊盘；
在第一区域上形成第一凸块结构，以接触第一电极焊盘；
以第二电极焊盘与第二电极焊盘下方的引线线路直接接触的这样的方式在第二区域中的集成电路器件的绝缘层上形成第二电极焊盘；
在第二区域上形成第二凸块结构，所述第二凸块结构在与下面的引线线路水平地隔开的接触点接触第二电极焊盘。
24.一种制造集成电路芯片的方法，该方法包括：
形成包括至少一个基底、绝缘层和引线线路的集成电路器件，所述集成电路器件具有第一区域和第二区域；
以引线线路从第二区域延伸到第一电极焊盘且第一电极焊盘不与第一电极焊盘下方的引线线路直接接触的这样的方式在第一区域中的集成电路器件的绝缘层上形成第一电极焊盘；
在第一区域上形成第一凸块结构，以接触第一电极焊盘；
以第二电极焊盘与第二电极焊盘下方的引线线路直接接触的这样的方式在第二区域中的集成电路器件的绝缘层上形成第二电极焊盘；
在第二区域上形成第二凸块结构，所述第二凸块结构在第一接触点接触第二电极焊盘，第一接触点沿第一方向与下面的引线线路水平地隔开第一距离，且所述第二凸块结构在第二接触点接触第二电极焊盘，第二接触点沿第二方向与下面的引线线路水平地隔开第二距离。
CN201010502594.8A 2009-10-01 2010-10-08 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法 Active CN102034780B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0093968 2009-10-01
KR1020090093968A KR101652386B1 (ko) 2009-10-01 2009-10-01 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN102034780A CN102034780A (zh) 2011-04-27
CN102034780B true CN102034780B (zh) 2015-02-04

Family

ID=43822569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010502594.8A Active CN102034780B (zh) 2009-10-01 2010-10-08 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法

Country Status (3)

Country Link
US (1) US8922012B2 (zh)
KR (1) KR101652386B1 (zh)
CN (1) CN102034780B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
JP2012174937A (ja) * 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
US8969191B2 (en) * 2013-07-16 2015-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
CN104485295A (zh) * 2014-12-16 2015-04-01 南通富士通微电子股份有限公司 晶圆级封装方法
KR102624624B1 (ko) * 2016-06-15 2024-01-12 삼성디스플레이 주식회사 집적 회로 및 그 제조 방법
KR102638304B1 (ko) * 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
US11417569B2 (en) * 2017-09-18 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having integrated circuit component with conductive terminals of different dimensions
KR102477356B1 (ko) * 2018-09-11 2022-12-15 삼성전자주식회사 반도체 패키지
US11217538B2 (en) * 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR20210051536A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지
US11243573B2 (en) * 2020-04-28 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, display apparatus and manufacturing method of semiconductor package
WO2023025064A1 (zh) * 2021-08-26 2023-03-02 西安紫光国芯半导体有限公司 一种芯片、三维芯片以及芯片的制备方法
CN115084048A (zh) * 2022-08-22 2022-09-20 成都复锦功率半导体技术发展有限公司 一种低应力Low-K半导体器件封装结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217624B2 (ja) 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
JPH09129646A (ja) 1995-10-27 1997-05-16 Hitachi Ltd 半導体装置
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
JP2001144405A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 実装基板
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure
JP2004104102A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI223882B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Bumping process
US6943103B2 (en) * 2004-01-29 2005-09-13 Tawian Semiconductor Manufacturing Co., Ltd. Methods for reducing flip chip stress
KR100583966B1 (ko) * 2004-06-08 2006-05-26 삼성전자주식회사 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
EP1815515A4 (en) * 2004-10-29 2009-03-11 Flipchip Internat L L C SEMICONDUCTOR COMPONENT SEALING WITH BULB HAVING A POLYMER LAYER
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
TWI293789B (en) * 2006-02-27 2008-02-21 Advanced Semiconductor Eng Redistribution connecting structure of solder balls
TW200941666A (en) * 2008-03-19 2009-10-01 Chipmos Technologies Inc Conductive structure of a chip and method for manufacturing the same

Also Published As

Publication number Publication date
CN102034780A (zh) 2011-04-27
KR101652386B1 (ko) 2016-09-12
US8922012B2 (en) 2014-12-30
US20110079897A1 (en) 2011-04-07
KR20110036354A (ko) 2011-04-07

Similar Documents

Publication Publication Date Title
CN102034780B (zh) 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
US10319708B2 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
US7271496B2 (en) Integrated circuit package-in-package system
CN100470793C (zh) 半导体器件和制造半导体器件的方法
US8937370B2 (en) Memory device and fabricating method thereof
CN105742262B (zh) 半导体封装及其制造方法
US7078794B2 (en) Chip package and process for forming the same
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
KR20090100895A (ko) 반도체 패키지 제조 방법
CN113130436B (zh) 半导体封装结构及其制造方法
US7122748B2 (en) Semiconductor device having packaging structure
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
CN104576417A (zh) 封装结构和封装方法
KR101037827B1 (ko) 반도체 패키지
WO2021208066A1 (zh) 电子设备、半导体晶片、芯片封装结构及其制作方法
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
KR20080105242A (ko) 칩 스케일 반도체 패키지
KR100587042B1 (ko) 적층형 패키지 및 그 제조방법
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR100955938B1 (ko) 메모리 모듈
CN118073320A (zh) 封装结构以及封装方法
CN111326422A (zh) 一种2.5d封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant