CN115084048A - 一种低应力Low-K半导体器件封装结构及其制造方法 - Google Patents
一种低应力Low-K半导体器件封装结构及其制造方法 Download PDFInfo
- Publication number
- CN115084048A CN115084048A CN202211003908.9A CN202211003908A CN115084048A CN 115084048 A CN115084048 A CN 115084048A CN 202211003908 A CN202211003908 A CN 202211003908A CN 115084048 A CN115084048 A CN 115084048A
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- stress
- buffer layer
- stress buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims description 31
- 229910052802 copper Inorganic materials 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 11
- 229910007637 SnAg Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 153
- 239000010936 titanium Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种低应力Low‑K半导体器件封装结构及其制造方法，属于半导体技术领域，包括依次连接的芯片层（1）、布线层（2）、介质层（3）和应力缓冲层（4），布线层（2）上设有开孔（5），开孔（5）中铺设有种子层（6），应力缓冲层（4）的左右两端分别搭设在所述布线层（2）的左右两端，应力缓冲层（4）的中间呈孤岛型，将一个开孔（5）分割成多个连接孔（51），每一个连接孔（51）中对应连接一个金属凸块（7），所述金属凸块（7）的两端分别搭设在应力缓冲层（4）上。本发明通过制作孤岛型应力缓冲层（4），在一个接触孔中形成多个凸块，大大降低凸块对介质层（3）的应力，降低凸块的刚度并提高了器件的可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种低应力Low-K半导体器件封装结构及其制造方法。
背景技术
随着超大规模集成电路的高速发展，芯片的集成度不断提高，特征尺寸不断减小。金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大，从而使RC延时电路延迟时间、串扰噪声和功耗等增加，这些问题成为集成电路进一步发展的制约因素。为了解决上述问题，提高芯片的速度，一方面用采用Cu金属互连线代替A1（铝）金属，减少电阻，降低金属互连层间绝缘层的介电常数。
Low-K（低介电常数）技术就是就是寻找介电常数(k)较小的材料作为芯片内部电路层之间的绝缘介质，防止各层电路的相互干扰，以提升芯片的稳定性和工作频率。集成电路的速度由晶体管的栅延时和信号的传播延时共同决定，在集成电路内，RC延时电路延迟时间决定于电阻R与电容C的乘积值，其值越小，速度越快，R值由材料的性质决定，因此降低电容值就可改善线路的传输速度，提升芯片速度。因此，Low-K器件的封装对于目前的半导体技术的发展显得尤为重要。
而对于Low-K器件封装，铜柱凸块的弹性模量和刚度较大，而Low-K材料的强度较低，在凸块加工过程中或是后续可靠性测试中，由于凸块引入较大的结构应力容易使Low-K层发生结构损坏导致器件失效。
在现有技术CN102376668B中公开了一种覆晶封装结构，其图5中提供了一种铜柱凸块的结构，其中，铜柱凸块搭设在两个开孔中，虽然能够一定程度的减小凸块引入的结构应力，但凸块的中部仍然存在凸块带来的应力，整体凸块对于介质层的压力还是较大。
发明内容
本发明的目的在于克服现有技术中存在凸块引入较大应力的问题，提供了一种低应力Low-K半导体器件封装结构及其制造方法。
本发明的目的是通过以下技术方案来实现的：
在一个方案中，本发明提供一种低应力Low-K半导体器件封装结构，包括依次连接的芯片层、布线层、介质层和应力缓冲层，所述布线层上设有开孔，所述开孔中铺设有种子层，所述应力缓冲层的左右两端分别搭设在所述布线层的左右两端，所述应力缓冲层的中间呈孤岛型，将一个所述开孔分割成多个连接孔，每一个连接孔中对应连接一个金属凸块，所述金属凸块的两端分别搭设在所述应力缓冲层上。
作为一优选项，一种低应力Low-K半导体器件封装结构，所述应力缓冲层的中心为一个孤岛，将所述开孔分割成两个连接孔，所述金属凸块的两端分别搭设在所述应力缓冲层的孤岛以及所述应力缓冲层的左端或右端。
作为一优选项，一种低应力Low-K半导体器件封装结构，所述应力缓冲层包括依次连接的第一应力缓冲层和第二应力缓冲层。
作为一优选项，一种低应力Low-K半导体器件封装结构，所述第一应力缓冲层和第二应力缓冲层均为PI缓冲层，其中，PI缓冲层指的是聚酰亚胺缓冲层。
作为一优选项，一种低应力Low-K半导体器件封装结构，所述种子层为Ti（钛）或Cu（铜）。
作为一优选项，一种低应力Low-K半导体器件封装结构，所述应力缓冲层的左右两端均为凹槽形状。
作为一优选项，一种低应力Low-K半导体器件封装结构，所述金属凸块为铜柱凸块。
作为一优选项，一种低应力Low-K半导体器件封装结构，所述铜柱凸块上铺设有SnAg层，SnAg指的是银化锡。
在另一个方案中，本发明提供一种低应力Low-K半导体器件封装结构的制造方法，所述方法包括：
S1、在芯片层上制作一层布线层；
S2、在所述布线层上依次整体沉积介质层和第一应力缓冲层；
S3、蚀刻所述第一应力缓冲层和介质层，使第一应力缓冲层和介质层的左右两端均形成凹槽形貌；
S4、涂布第二应力缓冲层，在所述介质层和第一应力缓冲层上方直接用光刻方式形成第二应力缓冲层，所述第二应力缓冲层的左右两端形成凹槽形貌，中间呈孤岛型；
S5、在所述布线层上的开孔处溅射Ti（钛）或Cu（铜）形成种子层；
S6、光刻所述种子层只露出左右两端凹槽后依次电镀铜柱以及SnAg（银化锡）层；
S7、最后通过去胶、腐蚀不需要的种子层，得到低应力Low-K半导体器件。
作为一优选项，一种低应力Low-K半导体器件封装结构的制造方法，在所述S4中形成多个孤岛。
需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
（1）本发明通过将应力缓冲层的左右两端分别搭设在所述布线层的左右两端，应力缓冲层的中间设计成呈孤岛型，将一个所述开孔分割成多个连接孔，每一个连接孔中对应连接一个金属凸块，所述金属凸块的两端分别搭设在所述应力缓冲层上，能够对一个开孔中的金属凸块分散成多个小凸块，减小了金属凸块的体积，且在应力缓冲层的孤岛处不存在大体积金属凸块，极大改善对Low-K介质层压力，该结构更能降低对介质层的应力，提高Low-K半导体器件整体封装的可靠性。
（2）本发明将第一应力缓冲层、介质层以及第二应力缓冲层的左右两端设计成凹槽形貌，使得金属凸块的应力相对更加分散，减少对底层介质应力作用。
附图说明
图1为本发明示出的一种低应力Low-K半导体器件封装结构的结构示意图；
图2为本发明示出的带有SnAg层的Low-K半导体器件封装结构的结构示意图；
图3为本发明示出的在芯片层上制作一层布线层的示意图；
图4为本发明示出的在布线层上依次整体沉积介质层和第一应力缓冲层的示意图；
图5为本发明示出的蚀刻所述第一应力缓冲层和介质层，使第一应力缓冲层和介质层的左右两端均形成凹槽形貌的示意图；
图6为本发明示出的第二应力缓冲层的制作过程示意图。
图中标号说明：1、芯片层；2、布线层；3、介质层；4、应力缓冲层；5、开孔；6、种子层；7、金属凸块；51连接孔；41、第一应力缓冲层；42、第二应力缓冲层；8、SnAg层。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明主要通过在布线层2上制作孤岛型应力缓冲层4，在一个接触孔中形成多个凸块，大大降低了凸块对介质层3的应力，降低凸块的刚度并提高了器件的可靠性。
实施例1
在一示例性实施例中，提供一种低应力Low-K半导体器件封装结构，如图1所示，器件包括依次连接的芯片层1、布线层2、介质层3和应力缓冲层4，所述布线层2上设有开孔5，所述开孔5中铺设有种子层6，所述应力缓冲层4的左右两端分别搭设在所述布线层2的左右两端，所述应力缓冲层4的中间呈孤岛型，将一个所述开孔5分割成多个连接孔51，每一个连接孔51中对应连接一个金属凸块7，所述金属凸块7的两端分别搭设在所述应力缓冲层4上。
具体地，将应力缓冲层4的左右两端分别搭设在所述布线层2的左右两端，应力缓冲层4的中间设计成呈孤岛型，将一个所述开孔5分割成多个连接孔51，每一个连接孔51中对应连接一个金属凸块7，所述金属凸块7的两端分别搭设在所述应力缓冲层4上，能够对一个开孔5中的金属凸块7分散成多个小凸块，减小了金属凸块7的体积，且在应力缓冲层4的孤岛处不存在大体积金属凸块，极大改善对Low-K介质层压力，该结构更能降低对介质层3的应力，提高Low-K半导体器件整体封装的可靠性。
进一步地，应力缓冲层4的中间可以设计多个孤岛，具体孤岛的数量根据实际需求进行设计，对此不进行限定。
实施例2
基于实施例1，提供一种低应力Low-K半导体器件封装结构，所述应力缓冲层4的中心为一个孤岛，将所述开孔5分割成两个连接孔51，所述金属凸块7的两端分别搭设在所述应力缓冲层4的孤岛以及所述应力缓冲层4的左端或右端。
进一步地，所述应力缓冲层4包括依次连接的第一应力缓冲层41和第二应力缓冲层42，通过双应力缓冲层能够进一步降低金属凸块7对介质层3的压力，提升介质层3的稳定性。
进一步地，所述第一应力缓冲层41和第二应力缓冲层42均为PI缓冲层。所述种子层6为Ti（钛）或Cu（铜）。
进一步地，所述应力缓冲层4的左右两端均为凹槽形状，通过将第一应力缓冲层41、介质层3以及第二应力缓冲层42的左右两端设计成凹槽形貌，使得金属凸块7的应力相对更加分散，减少对底层介质应力作用。
进一步地，所述金属凸块7为铜柱凸块。
进一步地，如图2所示，所述铜柱凸块上铺设有SnAg层8。
实施例3
基于与实施例1相同的发明构思，在另一示例性实施例中，提供一种低应力Low-K半导体器件封装结构的制造方法，该方法应用在Al（铝）布线层上制作孤岛型双PI应力缓冲层，在孤岛双PI 应力缓冲层的左右两端分别制作铜柱凸块，在同一Al布线层上形成的两个凸块分别搭在Al布线层的双PI应力缓冲层之上，可以降低铜柱凸块的刚度对Low-K介质层的损伤，还可以提高整体封装的可靠性。具体地，所述方法包括以下步骤：
S1、如图3所示，在芯片层1上制作一层布线层2；
S2、如图4所示，在所述布线层2上依次整体沉积介质层3和第一应力缓冲层41；
S3、如图5所示，蚀刻所述第一应力缓冲层41和介质层3，使第一应力缓冲层41和介质层3的左右两端均形成凹槽形貌；
S4、如图6所示，涂布第二应力缓冲层42，在所述介质层3和第一应力缓冲层41上方直接用光刻方式形成第二应力缓冲层42，所述第二应力缓冲层42的左右两端形成凹槽形貌，中间呈孤岛型；
S5、在所述布线层2上的开孔处溅射Ti（钛）或Cu（铜）形成种子层6；种子层材料主要是纯铜，但是随着电路稳定性的挑战性越来越高，一些可以提高铜线定性的铜合金材料也在被评估， 种子层的沉积和阻挡层类似，同样都需要非常好的填洞能力，所以在工艺上也有很多相似之处。当然材料的不同必然会带来一些工艺上的差异。早先的种子层是用离化金属物理气相沉积来生长，与钽金属Ta沉积遇到的问题类似，侧壁覆盖不好，和其他金属(钛金属Ti，钽金属Ta)相比，铜更易于离化，自离化的等离子体最稳定，离化率也最高。
此外，铜的沉积还要注意避免铜的团聚，不连续的铜薄膜在电镀的时候载流性能会大大降低，所以要求晶圆的底座要有良好的散热性能。种子层沉积需要合适的厚度，太厚的种子层会导致开口太小，增加电镀铜的难度(容易直接封口，在内部留下空洞)；如果种子层太薄，侧壁覆盖太少，载流性很差，在电镀过程也会形成缺陷，对互连线的稳定性造成不良影响。
S6、光刻所述种子层6只露出左右两端凹槽后依次电镀铜柱以及SnAg层8；
S7、最后通过去胶、腐蚀不需要的种子层6，得到如图2所示的低应力Low-K半导体器件。
进一步地，在所述S4中形成多个孤岛。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。
Claims (10)
1.一种低应力Low-K半导体器件封装结构，包括依次连接的芯片层（1）、布线层（2）、介质层（3）和应力缓冲层（4），所述布线层（2）上设有开孔（5），所述开孔（5）中铺设有种子层（6），其特征在于，所述应力缓冲层（4）的左右两端分别搭设在所述布线层（2）的左右两端，所述应力缓冲层（4）的中间呈孤岛型，将一个所述开孔（5）分割成多个连接孔（51），每一个连接孔（51）中对应连接一个金属凸块（7），所述金属凸块（7）的两端分别搭设在所述应力缓冲层（4）上。
2.根据权利要求1所述的一种低应力Low-K半导体器件封装结构，其特征在于，所述应力缓冲层（4）的中心为一个孤岛，将所述开孔（5）分割成两个连接孔（51），所述金属凸块（7）的两端分别搭设在所述应力缓冲层（4）的孤岛以及所述应力缓冲层（4）的左端或右端。
3.根据权利要求1所述的一种低应力Low-K半导体器件封装结构，其特征在于，所述应力缓冲层（4）包括依次连接的第一应力缓冲层（41）和第二应力缓冲层（42）。
4.根据权利要求3所述的一种低应力Low-K半导体器件封装结构，其特征在于，所述第一应力缓冲层（41）和第二应力缓冲层（42）均为PI缓冲层。
5.根据权利要求1所述的一种低应力Low-K半导体器件封装结构，其特征在于，所述种子层（6）为Ti或Cu。
6.根据权利要求1所述的一种低应力Low-K半导体器件封装结构，其特征在于，所述应力缓冲层（4）的左右两端均为凹槽形状。
7.根据权利要求1所述的一种低应力Low-K半导体器件封装结构，其特征在于，所述金属凸块（7）为铜柱凸块。
8.根据权利要求7所述的一种低应力Low-K半导体器件封装结构，其特征在于，所述铜柱凸块上铺设有SnAg层（8）。
9.一种低应力Low-K半导体器件封装结构的制造方法，其特征在于，所述方法包括：
S1、在芯片层（1）上制作一层布线层（2）；
S2、在所述布线层（2）上依次整体沉积介质层（3）和第一应力缓冲层（41）；
S3、蚀刻所述第一应力缓冲层（41）和介质层（3），使第一应力缓冲层（41）和介质层（3）的左右两端均形成凹槽形貌；
S4、涂布第二应力缓冲层（42），在所述介质层（3）和第一应力缓冲层（41）上方直接用光刻方式形成第二应力缓冲层（42），所述第二应力缓冲层（42）的左右两端形成凹槽形貌，中间呈孤岛型；
S5、在所述布线层（2）上的开孔处溅射Ti或Cu形成种子层（6）；
S6、光刻所述种子层（6）只露出左右两端凹槽后依次电镀铜柱以及SnAg层（8）；
S7、最后通过去胶、腐蚀不需要的种子层（6），得到低应力Low-K半导体器件。
10.根据权利要求9所述的一种低应力Low-K半导体器件封装结构的制造方法，其特征在于，在所述S4中形成多个孤岛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211003908.9A CN115084048A (zh) | 2022-08-22 | 2022-08-22 | 一种低应力Low-K半导体器件封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211003908.9A CN115084048A (zh) | 2022-08-22 | 2022-08-22 | 一种低应力Low-K半导体器件封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115084048A true CN115084048A (zh) | 2022-09-20 |
Family
ID=83244901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211003908.9A Pending CN115084048A (zh) | 2022-08-22 | 2022-08-22 | 一种低应力Low-K半导体器件封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115084048A (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020111009A1 (en) * | 2001-02-15 | 2002-08-15 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| US20050090090A1 (en) * | 2003-10-24 | 2005-04-28 | Kim Soon-Bum | Method of fabricating ultra thin flip-chip package |
| JP2008218759A (ja) * | 2007-03-06 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法 |
| US20090032975A1 (en) * | 2007-07-30 | 2009-02-05 | Stats Chippac, Ltd. | Semiconductor Device and Method of Providing Common Voltage Bus and Wire Bondable Redistribution |
| JP2010118522A (ja) * | 2008-11-13 | 2010-05-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| CN101728347A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 封装结构及其制造方法 |
| US20100140760A1 (en) * | 2008-12-09 | 2010-06-10 | Nelson Tam | Alpha shielding techniques and configurations |
| US20110079897A1 (en) * | 2009-10-01 | 2011-04-07 | Samsung Electronics Co., Ltd | Integrated circuit chip and flip chip package having the integrated circuit chip |
| US20110156253A1 (en) * | 2009-12-30 | 2011-06-30 | Industrial Technology Research Institute | Micro-bump structure |
| CN102142413A (zh) * | 2010-02-01 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 半导体元件及其制法 |
| US20110241201A1 (en) * | 2010-03-30 | 2011-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radiate Under-Bump Metallization Structure for Semiconductor Devices |
| CN102376668A (zh) * | 2010-08-06 | 2012-03-14 | 联发科技股份有限公司 | 覆晶封装结构以及半导体芯片 |
| US20130264684A1 (en) * | 2012-04-09 | 2013-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus of Wafer Level Package for Heterogeneous Integration Technology |
| US10916510B1 (en) * | 2019-11-19 | 2021-02-09 | Nanya Technology Corporation | Semiconductor device with stress-relieving features and method for fabricating the same |
| CN113594047A (zh) * | 2021-06-17 | 2021-11-02 | 西安电子科技大学 | 具有应力缓冲作用的微凸点芯片封装结构及其制备方法 |
| CN113611680A (zh) * | 2021-09-28 | 2021-11-05 | 甬矽电子(宁波)股份有限公司 | 防脱凸块封装结构及其制备方法 |
| US20220139860A1 (en) * | 2020-10-29 | 2022-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Multi-Bump Connection to Interconnect Structure and Manufacturing Method Thereof |
-
2022
- 2022-08-22 CN CN202211003908.9A patent/CN115084048A/zh active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020111009A1 (en) * | 2001-02-15 | 2002-08-15 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| US20050090090A1 (en) * | 2003-10-24 | 2005-04-28 | Kim Soon-Bum | Method of fabricating ultra thin flip-chip package |
| JP2008218759A (ja) * | 2007-03-06 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法 |
| US20090032975A1 (en) * | 2007-07-30 | 2009-02-05 | Stats Chippac, Ltd. | Semiconductor Device and Method of Providing Common Voltage Bus and Wire Bondable Redistribution |
| TW200917393A (en) * | 2007-07-30 | 2009-04-16 | Stats Chippac Ltd | Semiconductor device and method of providing common voltage bus and wire bondable redistribution |
| CN101728347A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 封装结构及其制造方法 |
| JP2010118522A (ja) * | 2008-11-13 | 2010-05-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US20100140760A1 (en) * | 2008-12-09 | 2010-06-10 | Nelson Tam | Alpha shielding techniques and configurations |
| US20110079897A1 (en) * | 2009-10-01 | 2011-04-07 | Samsung Electronics Co., Ltd | Integrated circuit chip and flip chip package having the integrated circuit chip |
| US20110156253A1 (en) * | 2009-12-30 | 2011-06-30 | Industrial Technology Research Institute | Micro-bump structure |
| CN102142413A (zh) * | 2010-02-01 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 半导体元件及其制法 |
| US20110241201A1 (en) * | 2010-03-30 | 2011-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radiate Under-Bump Metallization Structure for Semiconductor Devices |
| CN102376668A (zh) * | 2010-08-06 | 2012-03-14 | 联发科技股份有限公司 | 覆晶封装结构以及半导体芯片 |
| US20130264684A1 (en) * | 2012-04-09 | 2013-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus of Wafer Level Package for Heterogeneous Integration Technology |
| US10916510B1 (en) * | 2019-11-19 | 2021-02-09 | Nanya Technology Corporation | Semiconductor device with stress-relieving features and method for fabricating the same |
| US20220139860A1 (en) * | 2020-10-29 | 2022-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Multi-Bump Connection to Interconnect Structure and Manufacturing Method Thereof |
| CN113594047A (zh) * | 2021-06-17 | 2021-11-02 | 西安电子科技大学 | 具有应力缓冲作用的微凸点芯片封装结构及其制备方法 |
| CN113611680A (zh) * | 2021-09-28 | 2021-11-05 | 甬矽电子(宁波)股份有限公司 | 防脱凸块封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI436463B (zh) | 半導體封裝結構及其製造方法 | |
| TWI400789B (zh) | 半導體裝置 | |
| US20150155096A1 (en) | Method of forming capacitor structure | |
| JP2002252310A (ja) | 半導体チップパッケージ | |
| US11670583B2 (en) | Integrated inductor with a stacked metal wire | |
| JP4528035B2 (ja) | 半導体装置 | |
| JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
| US20080100408A1 (en) | Inductor structure | |
| US8937386B2 (en) | Chip package structure with ENIG plating | |
| WO2017113921A1 (zh) | 集成无源器件的框架封装结构及其制备方法 | |
| US6617234B2 (en) | Method of forming metal fuse and bonding pad | |
| JP4148069B2 (ja) | マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法 | |
| CN104064545A (zh) | 半导体封装结构 | |
| CN115084048A (zh) | 一种低应力Low-K半导体器件封装结构及其制造方法 | |
| JP6725095B2 (ja) | 配線基板および半導体装置 | |
| US11688667B2 (en) | Semiconductor package including a pad pattern | |
| KR101143635B1 (ko) | 적층 패키지 및 그 제조방법 | |
| KR100744464B1 (ko) | 집적형 인덕터 및 그 제조방법 | |
| CN218975442U (zh) | 一种芯片双面互连封装结构 | |
| TWI775536B (zh) | 半導體鍵合結構 | |
| WO2022021945A1 (zh) | 半导体电感结构 | |
| JP7468193B2 (ja) | 量子デバイス及びその製造方法 | |
| CN113628978A (zh) | 一种引脚重布局的无源器件及其制作方法 | |
| CN103560115A (zh) | 一种带有支撑保护结构的封装方法 | |
| KR100854927B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220920 |
|
| RJ01 | Rejection of invention patent application after publication |