CN113628978A - 一种引脚重布局的无源器件及其制作方法 - Google Patents
一种引脚重布局的无源器件及其制作方法 Download PDFInfo
- Publication number
- CN113628978A CN113628978A CN202110904043.2A CN202110904043A CN113628978A CN 113628978 A CN113628978 A CN 113628978A CN 202110904043 A CN202110904043 A CN 202110904043A CN 113628978 A CN113628978 A CN 113628978A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- dielectric layer
- hole
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000004528 spin coating Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000009713 electroplating Methods 0.000 claims abstract description 4
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 230000002860 competitive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种引脚重布局的无源器件的制作方法，包括以下步骤：S1在衬底片上制作体通孔；S2在衬底片上下表面分别制作位于下表面的第一金属层和位于上表面的第二金属层，并在第一金属层上旋涂第一介质层；S3在第二金属层上旋涂第二介质层,在第二介质层上电镀第三金属层，并在第三金属层上旋涂第三介质层；S4在第三介质层上刻蚀出第一通孔；S5制作第四金属层，并在第四金属层上旋涂第四介质层,在第四介质层上刻蚀出第二通孔；S6制作第五金属层，并在第五金属层上旋涂第五介质层；S7在第一介质层上刻蚀出焊盘开窗。本发明通过高孔径比的体通孔和较厚的表面布线层，将集成无源器件表面分布不规则的焊盘重新分配，且焊盘可与基板直接。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种引脚重布局的无源器件及其制作方法。
背景技术
当前移动设备和物联网设备市场正经历着史无前例的高速增长。尽管数字电路在摩尔定律的驱动下继续增加着集成度,但射频电路却无法按相同比例减小尺寸。因此射频电路尤其是无源器件部分的进一步集成,已经成为系统级封装技术的关键。为了满足不断增长的需求、减小尺寸和成本、增加功能，玻璃通孔(Through Glass Via，TGV)技术已成为射频前端设计的一种可行性技术。
现有的集成无源器件工艺，是采用半导体后道工艺实现无源器件电阻、电容、电感的技术，其优点是可设计出高精度的电阻、电容及低工艺误差的布线；但受限于集成电路工艺，包括电阻、电容、电感等器件只能集中在几十微米的薄层内，因此不利于焊盘的放置。而TGV工艺采用低介电常数材料玻璃做基板材料，可实现高孔径比的基板通孔和较厚的表面布线层。但如何将两者结合起来还是一个问题。
发明内容
本发明旨在提供一种引脚重布局的无源器件及其制作方法，以克服现有技术中存在的不足。
为解决上述技术问题，本发明的技术方案是：
一种引脚重布局的无源器件的制作方法，包括以下步骤：
S1在衬底片上制作体通孔，并在体通孔孔壁以及衬底片的上下表面进行物理气相沉积；
S2在衬底片上下表面分别制作位于下表面的第一金属层和位于上表面的第二金属层，并在第一金属层上旋涂第一介质层；
S3在第二金属层上旋涂第二介质层,在第二介质层上电镀第三金属层，并在第三金属层上旋涂第三介质层；
S4在第三介质层上刻蚀出第一通孔；
S5在衬底片上表面重复步骤S2，制作第四金属层，使得第四金属层和第三金属层通过第一通孔连接，并在第四金属层上旋涂第四介质层,在第四介质层上刻蚀出第二通孔；
S6在衬底片上表面重复步骤S2，制作第五金属层，使得第五金属层和第四金属层通过第二通孔连接，并在第五金属层上旋涂第五介质层；
S7在第一介质层上刻蚀出焊盘开窗。
本发明的一个较佳实施例中，还包括：
在步骤S3之前，在第一介质层下面焊接一载体；
在步骤S7之前，移除载体。
本发明的一个较佳实施例中，衬底片的材质为玻璃。
本发明的一个较佳实施例中，第一介质层至第五介质层的材质为PI或BCB。
本发明的一个较佳实施例中，步骤S1中在体通孔孔壁以及衬底片的上下表面进行物理气相沉积，包括：
在体通孔孔壁镀上金属铜。
本发明的一个较佳实施例中，步骤S1中在衬底片上制作体通孔，具体为：
采用TGV技术在衬底片上制作体通孔。
另一技术方案是：
一种根据以上任一所述的方法制造的无源器件。
与现有技术相比，本发明的有益效果是：
本发明利用TGV工艺特点，在衬底片上设计金属层和介质层以形成无源器件，通过高孔径比的体通孔和较厚的表面布线层，将集成无源器件表面分布不规则的焊盘重新分配，并适应栅格阵列封装(LGA)等表贴封装工艺，实现竞品的引脚对引脚开发；同时可进一步的提高器件内部布局的灵活性，有效利用或屏蔽电感之间、走线之间等耦合作用，实现更高性能的器件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的制作过程示意图；
图2为本发明的无源器件透视示意图。
具体地，101、衬底片；
201、体通孔；202、第一通孔；203、第二通孔；204、焊盘开窗；
301、第一金属层；302、第二金属层；303、第三金属层；304、第四金属层；305、第五金属层；306、焊盘；
401、第一介质层；402、第二介质层；403、第三介质层；404、第四介质层；405、第五介质层；
501、载体。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。因此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
如图1所示，一种引脚重布局的无源器件的制作方法，包括以下步骤：
S1在衬底片101上根据图纸制作体通孔201，并在体通孔201孔壁以及衬底片101的上下表面进行物理气相沉积(Physical Vapor Deposition，PVD)。
优选地，衬底片101的材质为玻璃，以利用其较大厚度，实现高孔径比和较厚的表面布线层。
进一步地，在体通孔201孔壁镀上金属铜，以实现后续衬底片101上下表面的连接。
再进一步地，采用TGV技术在衬底片101上制作体通孔201。
S2在衬底片101上下表面分别制作位于下表面的第一金属层301和位于上表面的第二金属层302，并在第一金属层301上旋涂第一介质层401。
具体地，通过光刻及电镀工艺制作第一金属层301和第二金属层302，第一金属层301和第二金属层302通过体通孔201连接。
S3在第二金属层302上旋涂第二介质层402,在第二介质层402上电镀第三金属层303，并在第三金属层303上旋涂第三介质层403。第二金属层302、第二介质层402以及第三金属层303构成MIM电容。
优选地，在步骤S3之前，在第一介质层401下面焊接一载体501，以增强衬底片101强度，防止制作过程中衬底片101破损。
S4在第三介质层403上刻蚀出第一通孔202。
具体地，通过光刻工艺刻蚀出第一通孔202。
S5在衬底片101上表面重复步骤S2，制作第四金属层304，使得第四金属层304和第三金属层303通过第一通孔202连接，并在第四金属层304上旋涂第四介质层404,在第四介质层404上刻蚀出第二通孔203。
S6在衬底片101上表面重复步骤S2，制作第五金属层305，使得第五金属层305和第四金属层304通过第二通孔203连接，并在第五金属层305上旋涂第五介质层405。
S7在第一介质层401上刻蚀出焊盘开窗204。焊盘开窗204与体通孔201对应，再在焊盘开窗204上制作焊盘306。
具体地，在步骤S7之前，移除载体501，再刻蚀焊盘开窗204，以将集成无源器件上因器件布线无法按指标放置的焊盘306重新布局放置，同时焊盘306可与基板直连，使得集成无源器件表面更平整，实现竞品的引脚对引脚开发，且焊盘306可充分利用衬底片101较为充裕的下表面，制作较大面积的焊盘306，因而提升了无源器件的散热性能。
并且，本方法通过体通孔201将焊盘306引到下表面，且体通孔201有一定的高度，因而与一般设计(即焊盘306放置于电感附近且处于同一平面)相比，本方法制作的无源器件的电感离参考地更远，电感Q值更高，即集成无源器件性能更好。
本实施例中，第一介质层401至第五介质层405的材质优选为PI或BCB，即聚酰亚胺或苯并环丁烯。
如图2所示，本发明还公开了一种根据以上方法制造的无源器件，该无源器件上表面通过第二金属层302、第三金属层303、第四金属层304、第五金属层305依次与邻近的通孔相连，从而形成一个三维多层螺线结构，下表面第一金属层301通过体通孔201连接上表面第二金属层302，从而实现脚位重分配。
综上所述，本发明利用TGV工艺特点，在衬底片上设计金属层和介质层以形成无源器件，通过高孔径比的体通孔和较厚的表面布线层，将集成无源器件表面分布不规则的焊盘重新分配，并适应栅格阵列封装(LGA)等表贴封装工艺，实现竞品的引脚对引脚开发；同时可进一步的提高器件内部布局的灵活性，有效利用或屏蔽电感之间、走线之间等耦合作用，实现更高性能的器件。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (7)
1.一种引脚重布局的无源器件的制作方法，其特征在于，包括以下步骤：
S1在衬底片上制作体通孔，并在体通孔孔壁以及衬底片的上下表面进行物理气相沉积；
S2在衬底片上下表面分别制作位于下表面的第一金属层和位于上表面的第二金属层，并在第一金属层上旋涂第一介质层；
S3在第二金属层上旋涂第二介质层,在第二介质层上电镀第三金属层，并在第三金属层上旋涂第三介质层；
S4在第三介质层上刻蚀出第一通孔；
S5在衬底片上表面重复步骤S2，制作第四金属层，使得第四金属层和第三金属层通过第一通孔连接，并在第四金属层上旋涂第四介质层,在第四介质层上刻蚀出第二通孔；
S6在衬底片上表面重复步骤S2，制作第五金属层，使得第五金属层和第四金属层通过第二通孔连接，并在第五金属层上旋涂第五介质层；
S7在第一介质层上刻蚀出焊盘开窗。
2.根据权利要求1所述的一种引脚重布局的无源器件的制作方法，其特征在于，还包括：
在步骤S3之前，在第一介质层下面焊接一载体；
在步骤S7之前，移除载体。
3.根据权利要求1所述的一种引脚重布局的无源器件的制作方法，其特征在于，衬底片的材质为玻璃。
4.根据权利要求1所述的一种引脚重布局的无源器件的制作方法，其特征在于，第一介质层至第五介质层的材质为PI或BCB。
5.根据权利要求1所述的一种引脚重布局的无源器件的制作方法，其特征在于，步骤S1中在体通孔孔壁以及衬底片的上下表面进行物理气相沉积，包括：
在体通孔孔壁镀上金属铜。
6.根据权利要求1所述的一种引脚重布局的无源器件的制作方法，其特征在于，步骤S1中在衬底片上制作体通孔，具体为：
采用TGV技术在衬底片上制作体通孔。
7.一种根据权利要求1-6任一所述的方法制造的无源器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110904043.2A CN113628978A (zh) | 2021-08-06 | 2021-08-06 | 一种引脚重布局的无源器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110904043.2A CN113628978A (zh) | 2021-08-06 | 2021-08-06 | 一种引脚重布局的无源器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113628978A true CN113628978A (zh) | 2021-11-09 |
Family
ID=78383335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110904043.2A Pending CN113628978A (zh) | 2021-08-06 | 2021-08-06 | 一种引脚重布局的无源器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113628978A (zh) |
-
2021
- 2021-08-06 CN CN202110904043.2A patent/CN113628978A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11631658B2 (en) | Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device | |
| US6532143B2 (en) | Multiple tier array capacitor | |
| US10056327B2 (en) | SOC with integrated voltage regulator using preformed MIM capacitor wafer | |
| KR100881182B1 (ko) | 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법 | |
| JP5589601B2 (ja) | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 | |
| US20100096725A1 (en) | Semiconductor Package with Embedded Spiral Inductor | |
| US11670583B2 (en) | Integrated inductor with a stacked metal wire | |
| CN113809059A (zh) | 衬底结构和其形成方法以及半导体封装结构 | |
| US20180166373A1 (en) | Method of making wiring board with interposer and electronic component incorporated with base board | |
| CN111769808A (zh) | 一种基于三维电容电感的低通滤波器及制备方法 | |
| CN111817677A (zh) | 一种基于三维电容电感的高通滤波器及制备方法 | |
| WO2017113921A1 (zh) | 集成无源器件的框架封装结构及其制备方法 | |
| WO2009118694A1 (en) | Integrated 3d high density and high quality inductive element | |
| TW201240044A (en) | Packaging substrate with well structure filled with insulator and manufacturing method | |
| CN113628978A (zh) | 一种引脚重布局的无源器件及其制作方法 | |
| JP6725095B2 (ja) | 配線基板および半導体装置 | |
| US11800635B2 (en) | Integrated passive component | |
| KR101143635B1 (ko) | 적층 패키지 및 그 제조방법 | |
| CN111769096B (zh) | 一种基于三维电容电感的通用基板及制备方法 | |
| US7476813B2 (en) | Multilayer flip-chip substrate interconnect layout | |
| WO2018054057A1 (zh) | 封装结构 | |
| CN220189642U (zh) | 具有混合键合形成的垂直电容的半导体件 | |
| US20230253384A1 (en) | Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device | |
| CN216528949U (zh) | 一种基于热氧化法制作的集成无源器件 | |
| CN213635974U (zh) | 一种芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |