CN216528949U - 一种基于热氧化法制作的集成无源器件 - Google Patents
一种基于热氧化法制作的集成无源器件 Download PDFInfo
- Publication number
- CN216528949U CN216528949U CN202123247599.3U CN202123247599U CN216528949U CN 216528949 U CN216528949 U CN 216528949U CN 202123247599 U CN202123247599 U CN 202123247599U CN 216528949 U CN216528949 U CN 216528949U
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- interconnection line
- metal
- electrically connected
- metal interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种基于热氧化法制作的集成无源器件,包括:衬底;第一介质层,其位于所述衬底上;以及电容,包括:电容下电极,其位于所述第一介质层中;金属氧化物层,其在第一介质层中位于所述电容下电极上;以及电容上电极,其位于所述金属氧化层上。该集成无源器件采用易形成致密氧化层的金属作为集成无源器件中电容器件的电极,热氧法制作的氧化银、氧化铝或氧化锌作为介质层,可以有效降低介质层厚度,提高电容器件的电容值,而且实施简单、效果明显。
Description
技术领域
本实用新型总体上涉及半导体封装技术领域,具体而言涉及一种基于热氧化法制作的集成无源器件。
背景技术
近年来,手机等便携式和移动式消费类电子设备的发展要求系统持续地实现微型化,需要在芯片上集成越来越多不同类型的元器件。而在现有技术中需要使用大量的离散无源器件,例如,在射频模块中,离散无源器件占元器件的90%,占用了80%的面积以及70%的成本。
集成无源器件(Integrated Passive Device,IPD)技术可以将无源器件集成到芯片内部,以替代离散无源器件,其主要优点包括缩短互连线路、降低寄生效应,进一步实现器件小型化,实现晶圆级工艺、具有量产效应等。
电容器是IPD电路中的关键器件。为提升电容值,要求电容器的介电层有较高的介电常数和较薄的厚度。而在常规的晶圆片级芯片规模封装(Wafer Level Chip ScalePackaging,WLCSP)工艺中,通常采用沉积SiO2或Si3N4等硅基介电材料的方式来制备电容器件的介质层,然而硅基材料的介电常数较低,而且沉积法难以制备超薄的介电层薄膜,因此这两者的影响导致采用WLCSP方法制备的IPD电容器件难以获得较高的电阻值,从而影响了对IPD电路整体性能的优化。
实用新型内容
从现有技术出发,本实用新型的任务是提供一种基于热氧化法制作的集成无源器件,采用易形成致密氧化层的金属作为集成无源器件中电容器件的电极,热氧法制作的氧化银、氧化铝或氧化锌作为介电层,可以有效降低介电层厚度,提高电容器件的电容值。
根据本实用新型,前述任务通过一种基于热氧化法制作的集成无源器件来解决,包括:
衬底;
第一介质层,其位于所述衬底上;以及
电容,包括:
电容下电极,其位于所述第一介质层中;
金属氧化物层,其在第一介质层中位于所述电容下电极上;以及
电容上电极,其位于所述金属氧化层上。
在本实用新型的一个优选方案中规定,所述金属氧化物层是由热氧化法制作形成的金属氧化物层。
在本实用新型的另一优选方案中规定,所述第一介质层为包括无机材料的介质层。
在本实用新型的又一优选方案中规定,所述电容下电极为包括银、铝或锌的电容下电极。
在本实用新型的另一优选方案中规定,所述金属氧化物层为包括氧化银、氧化铝或氧化锌的金属氧化物层。
在本实用新型的又一优选方案中规定,还包括:
第一导电通孔,其贯穿所述金属氧化物层,并与所述电容下电极电连接;
第一金属互连线,其位于所述电容上电极的左侧,并与所述电容上电极电连接;
第二金属互连线,其位于所述电容上电极的右侧,并与所述第一导电通孔电连接;
电感,其位于所述第二金属互连线的右侧,并与所述第二金属互连线电连接;
第二介质层,其位于所述第一介质层上,并包裹所述电容上电极、所述第一金属互连线、所述第二金属互连线和所述电感;
第三介质层,其位于所述第二介质层上;
第二导电通孔,其贯穿所述第三介质层,并与所述第一金属互连线或电感电连接;
第三金属互连线,其位于所述第三介质层上,并与所述第二导电通孔电连接;
第四介质层,其位于所述第三介质层上,并包裹所述第三金属互连线;
第五介质层,其位于所述第四介质层上;
第三导电通孔,其贯穿所述第五介质层,并与所述第三金属互连线电连接;
金属焊盘,其位于所述第五介质层上,并与所述第三导电通孔电连接;以及
焊球,其与所述金属焊盘电连接。
在本实用新型的另一优选方案中规定,还包括:
第一导电通孔,其贯穿所述金属氧化物层,并与所述电容下电极电连接。
第一金属互连线,其位于所述电容上电极的左侧,并与所述电容上电极电连接;
第二金属互连线,其位于所述电容上电极的右侧,并与所述第一导电通孔电连接;
第二介质层,其位于所述第一介质层上,并包裹所述电容上电极、所述第一金属互连线和所述第二金属互连线;
第三介质层,其位于所述第二介质层上;
第二导电通孔,其贯穿所述第三介质层,并与所述第一金属互连线和所述第二金属互连线电连接;
第三金属互连线,其位于所述第三介质层上,并与第二导电通孔211电连接;
电感,其位于所述第三金属互连线的右侧,并与所述第二导电通孔电连接;
第四金属互连线,其位于所述电感的右侧,并与所述电感电连接;
第四介质层,其位于所述第三介质层上,并包裹所述第三金属互连线、所述电感和所述第四金属互连线;
第五介质层,其位于所述第四介质层上;
第三导电通孔,其贯穿所述第五介质层,并与所述第三金属互连线和所述第四金属互连线电连接;
金属焊盘,其位于所述第五介质层上,并与所述第三导电通孔电连接;以及
焊球,其与所述金属焊盘电连接。
在本实用新型的又一优选方案中规定,所述第二介质层、所述第三介质层、所述第四介质层和所述第五介质层为包括无机材料或有机材料的介质层。
在本实用新型的另一优选方案中规定,所述电感为金属线缠绕形成的线圈。
本实用新型的有益效果至少在于提出了一种基于热氧化法制作的集成无源器件,其采用易形成致密氧化层的金属作为集成无源器件中电容器件的电极,热氧法制作的氧化银、氧化铝或氧化锌作为介电层,可以有效降低介电层厚度,提高电容器件的电容值,而且实施简单、效果明显。
附图说明
下面结合附图参考具体实施例来进一步阐述本实用新型。
图1示出了根据本实用新型的一个实施例的电容和电感在同一平面的集成无源器件100的剖面示意图;
图2示出了根据本实用新型的一个实施例的电容和电感在同一平面的集成无源器件100中电容和电感的俯视截面图;
图3示出了根据本实用新型的一个实施例的电容和电感在不同平面的集成无源器件200的剖面示意图;以及
图4示出了根据本实用新型的一个实施例的电容和电感在不同平面的集成无源器件200中电容和电感的俯视截面图。
具体实施方式
应当指出,各附图中的各组件可能为了图解说明而被夸大地示出,而不一定是比例正确的。在各附图中,给相同或功能相同的组件配备了相同的附图标记。
在本实用新型中,除非特别指出,“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。
在本实用新型中,各实施例仅旨在说明本实用新型的方案,而不应被理解为限制性的。
在本实用新型中,除非特别指出,量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出,在本实用新型的实施例中,为清楚、简单起见,可能示出了仅仅一部分部件或组件,但是本领域的普通技术人员能够理解,在本实用新型的教导下,可根据具体场景需要添加所需的部件或组件。
在此还应当指出,在本实用新型的范围内,“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等,而是允许一定的合理误差,也就是说,所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
下面根据具体实施例进一步阐述本实用新型。
图1示出了根据本实用新型的一个实施例的电容和电感在同一平面的集成无源器件100的剖面示意图;图2示出了根据本实用新型的一个实施例的电容和电感在同一平面的集成无源器件100中电容和电感的俯视截面图。
如图1所示,基于热氧化法制作的电容和电感在同一平面的集成无源器件100包括:
衬底101,其用于承载其上的器件。在此,术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化,或者可保持未经图案化。此外,衬底可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地,衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。
第一介质层102,其布置在衬底101上。第一介质层102是氧化硅、氮化硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料。
电容下电极103,其位于第一介质层102中。电容下电极103的材料为银、铝、锌等金属。电容下电极103为长方形金属板。
金属氧化物层104,其布置在电容下电极103上。通过热氧化法制作金属氧化物层104。金属氧化物层104充当电容介质。
第一导电通孔105,其贯穿金属氧化物层104,并与电容下电极103电连接。
电容上电极106,其位于金属氧化物层104上。电容下电极103和电容上电极106可以是相同的金属材料,也可以是不同的金属材料。电容下电极103、金属氧化物层104和电容上电极106组成电容。如图2所示,电容上电极106为长方形金属板。
本领域的技术人员应该理解上述实施例中电容下电极和电容上电极的形状不限于长方形金属板,本领域的技术人员可以基于实际需求采用其他形状的金属板作为电容下电极和电容上电极。
第一金属互连线107,其位于电容上电极106的左侧,并与电容上电极106电连接。第一金属互连线107的材料与电容上电极106的材料相同。
第二金属互连线108,其位于电容上电极106的右侧,并与第一导电通孔105电连接。
电感109,其位于第二金属互连线108的右侧,并与第二金属互连线108电连接。如图2所示,电感109是由金属线缠绕形成的电感线圈。
第二介质层110,其位于第一介质层102上,并包裹电容上电极106、第一金属互连线107、第二金属互连线108和电感109。
第三介质层111,其位于第二介质层110上。
第二导电通孔112,其贯穿第三介质层111,并与第一金属互连线107或电感109电连接。
第三金属互连线113,其位于第三介质层111上,并与第二导电通孔112电连接。
第四介质层114,其位于第三介质层111上,并包裹第三金属互连线113。
第五介质层115,其位于第四介质层114上。
第三导电通孔116,其贯穿第五介质层115,并与第三金属互连线113电连接。
金属焊盘117,其位于第五介质层115上,并与第三导电通孔116电连接。
焊球118,其与金属焊盘117电连接。
第二介质层110、第三介质层111、第四介质层114和第五介质层115可以为氧化硅、氮化硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料;也可以为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)等有机材料。
图3示出了根据本实用新型的一个实施例的电容和电感在不同平面的集成无源器件200的剖面示意图;图4示出了根据本实用新型的一个实施例的电容和电感在不同平面的集成无源器件200中电容和电感的俯视截面图。
如图3所示,基于热氧化法制作的电容和电感在不同平面的集成无源器件200包括:
衬底201,其用于承载其上的器件。
第一介质层202,其位于衬底201上。第一介质层202是氧化硅、氮化硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料。
电容下电极203,其位于第一介质层202中。电容下电极203的材料为银、铝、锌等金属。电容下电极203为长方形金属板。
金属氧化物层204,其位于电容下电极203上。通过热氧化法制作金属氧化物层204。
第一导电通孔205,其贯穿金属氧化物层204,并与电容下电极203电连接。
电容上电极206,其位于金属氧化物层204上。电容下电极203和电容上电极206可以是相同的金属材料,也可以是不同的金属材料。电容下电极203、金属氧化物层204和电容上电极206组成电容。如图4所示,电容上电极206为长方形金属板。
本领域的技术人员应该理解上述实施例中电容下电极和电容上电极的形状不限于长方形金属板,本领域的技术人员可以基于实际需求采用其他形状的金属板作为电容下电极和电容上电极。
第一金属互连线207,其位于电容上电极206的左侧,并与电容上电极206电连接。第一金属互连线207的材料与电容上电极206的材料相同。
第二金属互连线208,其位于电容上电极206的右侧,并与第一导电通孔205电连接。
第二介质层209,其位于第一介质层202上,并包裹电容上电极206、第一金属互连线207和第二金属互连线208。
第三介质层210,其位于第二介质层209上。
第二导电通孔211,其贯穿第三介质层210,并与第一金属互连线207和第二金属互连线208电连接。
第三金属互连线212,其位于第三介质层210上,并与第二导电通孔211电连接。
电感213,其位于第三金属互连线212的右侧,并与第二导电通孔211电连接。如图4所示,电感213是由金属线缠绕形成的电感线圈。
第四金属互连线214,其位于电感213的右侧,并与电感213电连接。
第四介质层215,其位于第三介质层210上,并包裹第三金属互连线212、电感213和第四金属互连线214。
第五介质层216,其位于第四介质层215上。
第三导电通孔217,其贯穿第五介质层216,并与第三金属互连线212和第四金属互连线214电连接。
金属焊盘218,其位于第五介质层216上,并与第三导电通孔217电连接。
焊球219,其与金属焊盘218电连接。
第二介质层209、第三介质层210、第四介质层214和第五介质层215可以为氧化硅、氮化硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料;也可以为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)等有机材料。
电容和电感在同一平面的集成无源器件100的制作方法,包括下列步骤:
步骤101、在衬底101上制作第一介质层102。第一介质层102是无机材料,制作方法可以是喷涂、气相沉积等。
步骤102、通过刻蚀第一介质层102形成凹槽,在凹槽中制作电容下电极103。通过在凹槽中电镀银、铝或锌制作电容下电极103。
步骤103、通过热氧化法在电容下电极103上形成金属氧化物层104。加热电容下电极,电容下电极被氧化在表面形成了一层金属氧化物层。
步骤104、制作贯穿金属氧化物层104的第一导电通孔105。通过刻蚀的方法将金属氧化物层104开口,然后电镀金属填充开口形成第一导电通孔105。
步骤105、制作位于第一介质层102上的第二介质层110。第二介质层可以是有机材料,也可以是无机材料,制作方法包括光刻、喷涂、气相沉积等。
步骤106、在第二介质层110中制作电容上电极106、第一金属互连线107、第二金属互连线108和电感109。通过刻蚀去除部分第二介质层形成线路图形和凹槽,然后在线路图形中电镀金属形成电容上电极106、第一金属互连线107和第二金属互连线108,在凹槽中缠绕金属线形成电感109。
步骤107、制作位于第二介质层110上的第三介质层111。第三介质层111可以是有机材料,也可以是无机材料,制作方法包括光刻、喷涂、气相沉积等。
步骤108、在第一金属互连线107和电感109上制作贯穿第三介质层111的第二导电通孔112。通过刻蚀的方法将第三介质层111开口,然后电镀金属填充开口形成第二导电通孔112。
步骤109、制作位于第三介质层111上的第四介质层114。第四介质层114可以是有机材料,也可以是无机材料,制作方法包括光刻、喷涂、气相沉积等。
步骤110、制作与第二导电通孔112电连接的第三金属互连线113。先在第四介质层114中刻蚀出线路,再电镀金属形成第三金属互连线113。
步骤111、制作位于第四介质层114上的第五介质层115。第五介质层115可以是有机材料,也可以是无机材料,制作方法包括光刻、喷涂、气相沉积等。
步骤112、制作贯穿第五介质层115并与第三金属互连线113电连接的第三导电通孔116。通过刻蚀的方法将第三金属互连线113上的第五介质层115开口,然后电镀金属填充开口形成第三导电通孔116。
步骤113、在第五介质层115上制作与第三导电通孔116电连接的金属焊盘117。制作金属焊盘117时,先沉积一层种子层,然后光刻出图形,再沉积金属形成金属焊盘。
步骤114、通过电镀或植球工艺在第四金属互连线117上布置焊球118。
电容和电感在不同平面的集成无源器件200的制作方法,包括下列步骤:
步骤201、在衬底201上制作第一介质层202。第一介质层202是无机材料,制作方法可以是喷涂、气相沉积等。
步骤202、通过刻蚀第一介质层202形成凹槽,在凹槽中制作电容下电极203。通过在凹槽中电镀银、铝或锌制作电容下电极203。
步骤203、通过热氧化法在电容下电极203上制作金属氧化物层204。加热电容下电极,电容下电极被氧化在表面形成了一层金属氧化物层。
步骤204、制作贯穿金属氧化物层204的第一导电通孔205。通过刻蚀的方法将金属氧化物层204开口,然后电镀金属填充开口形成第一导电通孔205。
步骤205、制作位于第一介质层202上的第二介质层209。第二介质层可以是有机材料,也可以是无机材料,制作方法包括喷涂、气相沉积等。
步骤206、在第二介质层209中制作电容上电极206、第一金属互连线207和第二金属互连线208。通过刻蚀去除部分第二介质层形成线路图形,然后在线路图形中电镀金属形成电容上电极206、第一金属互连线207和第二金属互连线208。
步骤207、制作位于第二介质层209上的第三介质层210。第三介质层110可以是有机材料,也可以是无机材料,制作方法包括光刻、喷涂、气相沉积等。
步骤208、在第一金属互连线207和第二金属互连线208上制作贯穿第三介质层210的第二导电通孔211。通过刻蚀的方法将第三介质层211开口,然后电镀金属填充开口形成第二导电通孔211。
步骤209、制作位于第三介质层210上的第四介质层215。第四介质层215可以是有机材料,也可以是无机材料,制作方法包括光刻、喷涂、气相沉积等。
步骤210、制作与第二导电通孔211电连接的第三金属互连线212、电感213以及与电感213电连接的第四金属互连线214。先在第四介质层215中刻蚀出线路图形和凹槽,再电镀金属形成第三金属互连线212和第四金属互连线214,然后在凹槽中缠绕金属线形成电感线圈。
步骤211、制作位于第四介质层215上的第五介质层216。第五介质层216可以是有机材料,也可以是无机材料,制作方法包括光刻、喷涂、气相沉积等。
步骤212、制作贯穿第五介质层216并与第三金属互连线212和第四金属互连线214电连接的第三导电通孔217。通过刻蚀的方法将第三金属互连线212和四金属互连线214上的第五介质层216开口,然后电镀金属填充开口形成第三导电通孔217。
步骤213、在第五介质层216上制作与第三导电通孔217电连接的金属焊盘218。制作金属焊盘218时,先沉积一层种子层,然后光刻出图形,再沉积金属形成金属焊盘。
步骤114、通过电镀或植球工艺在金属焊盘218上布置焊球219。
本实用新型的有益效果至少在于提出了一种基于热氧化法制作的集成无源器件,其采用易形成致密氧化层的金属作为集成无源器件中电容器件的电极,热氧法制作的氧化银、氧化铝或氧化锌作为介质层,可以有效降低介质层厚度,提高电容器件的电容值,而且实施简单、效果明显。
虽然本实用新型的一些实施方式已经在本申请文件中予以了描述,但是对本领域技术人员显而易见的是,这些实施方式仅仅是作为示例示出的。本领域技术人员可以想到众多的变型方案、替代方案和改进方案而不超出本实用新型的范围。所附权利要求书旨在限定本实用新型的范围,并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
Claims (9)
1.一种基于热氧化法制作的集成无源器件,包括:
衬底;
第一介质层,其位于所述衬底上;以及
电容,包括:
电容下电极,其位于所述第一介质层中;
金属氧化物层,其在第一介质层中位于所述电容下电极上;以及
电容上电极,其位于所述金属氧化物层上。
2.根据权利要求1所述的基于热氧化法制作的集成无源器件,其特征在于,所述金属氧化物层是由热氧化法制作形成的金属氧化物层。
3.根据权利要求1所述的基于热氧化法制作的集成无源器件,其特征在于,所述第一介质层为包括无机材料的介质层。
4.根据权利要求1所述的基于热氧化法制作的集成无源器件,其特征在于,所述电容下电极为包括银、铝或锌的电容下电极。
5.根据权利要求1所述的基于热氧化法制作的集成无源器件,其特征在于,所述金属氧化物层为包括氧化银、氧化铝或氧化锌的金属氧化物层。
6.根据权利要求1所述的基于热氧化法制作的集成无源器件,其特征在于,还包括:
第一导电通孔,其贯穿所述金属氧化物层,并与所述电容下电极电连接;
第一金属互连线,其位于所述电容上电极的左侧,并与所述电容上电极电连接;
第二金属互连线,其位于所述电容上电极的右侧,并与所述第一导电通孔电连接;
电感,其位于所述第二金属互连线的右侧,并与所述第二金属互连线电连接;
第二介质层,其位于所述第一介质层上,并包裹所述电容上电极、所述第一金属互连线、所述第二金属互连线和所述电感;
第三介质层,其位于所述第二介质层上;
第二导电通孔,其贯穿所述第三介质层,并与所述第一金属互连线或电感电连接;
第三金属互连线,其位于所述第三介质层上,并与所述第二导电通孔电连接;
第四介质层,其位于所述第三介质层上,并包裹所述第三金属互连线;
第五介质层,其位于所述第四介质层上;
第三导电通孔,其贯穿所述第五介质层,并与所述第三金属互连线电连接;
金属焊盘,其位于所述第五介质层上,并与所述第三导电通孔电连接;以及
焊球,其与所述金属焊盘连线电连接。
7.根据权利要求1所述的基于热氧化法制作的集成无源器件,其特征在于,还包括:
第一导电通孔,其贯穿所述金属氧化物层,并与所述电容下电极电连接;
第一金属互连线,其位于所述电容上电极的左侧,并与所述电容上电极电连接;
第二金属互连线,其位于所述电容上电极的右侧,并与所述第一导电通孔电连接;
第二介质层,其位于所述第一介质层上,并包裹所述电容上电极、所述第一金属互连线和所述第二金属互连线;
第三介质层,其位于所述第二介质层上;
第二导电通孔,其贯穿所述第三介质层,并与所述第一金属互连线和所述第二金属互连线电连接;
第三金属互连线,其位于所述第三介质层上,并与第二导电通孔211电连接;
电感,其位于所述第三金属互连线的右侧,并与所述第二导电通孔电连接;
第四金属互连线,其位于所述电感的右侧,并与所述电感电连接;
第四介质层,其位于所述第三介质层上,并包裹所述第三金属互连线、所述电感和所述第四金属互连线;
第五介质层,其位于所述第四介质层上;
第三导电通孔,其贯穿所述第五介质层,并与所述第三金属互连线和所述第四金属互连线电连接;
金属焊盘,其位于所述第五介质层上,并与所述第三导电通孔电连接;以及
焊球,其与所述金属焊盘电连接。
8.根据权利要求6或7所述的基于热氧化法制作的集成无源器件,其特征在于,所述第二介质层、所述第三介质层、所述第四介质层和所述第五介质层为包括无机材料或有机材料的介质层。
9.根据权利要求6或7所述的基于热氧化法制作的集成无源器件,其特征在于,所述电感为金属线缠绕形成的线圈。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123247599.3U CN216528949U (zh) | 2021-12-22 | 2021-12-22 | 一种基于热氧化法制作的集成无源器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123247599.3U CN216528949U (zh) | 2021-12-22 | 2021-12-22 | 一种基于热氧化法制作的集成无源器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216528949U true CN216528949U (zh) | 2022-05-13 |
Family
ID=81502452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123247599.3U Active CN216528949U (zh) | 2021-12-22 | 2021-12-22 | 一种基于热氧化法制作的集成无源器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216528949U (zh) |
-
2021
- 2021-12-22 CN CN202123247599.3U patent/CN216528949U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10211183B2 (en) | Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels | |
US7068138B2 (en) | High Q factor integrated circuit inductor | |
US7220667B2 (en) | Semiconductor device and method of fabricating the same | |
US7935570B2 (en) | Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars | |
KR101568875B1 (ko) | 반도체 소자와 집적 패시브 소자 모듈의 형성 방법 | |
TWI508199B (zh) | 半導體元件以及提供具有內部聚合物核心的z互連傳導柱的方法 | |
US7414309B2 (en) | Encapsulated electronic part packaging structure | |
US9368563B2 (en) | Semiconductor device including integrated passive device formed over semiconductor die with conductive bridge and fan-out redistribution layer | |
US8263437B2 (en) | Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit | |
EP1639634B1 (en) | Electronic device, assembly and methods of manufacturing an electronic device | |
US8558277B2 (en) | Semiconductor device and method of providing electrostatic discharge protection for integrated passive devices | |
US9030002B2 (en) | Semiconductor device having IPD structure with smooth conductive layer and bottom-side conductive layer | |
KR20050032009A (ko) | 집적 회로 내에 형성된 인덕터 | |
JP2008522402A (ja) | 選択的陽極酸化された金属を用いたパッケージ及びその製作方法 | |
US9640603B2 (en) | Semiconductor device and method of forming inductor over insulating material filled trench in substrate | |
CN216528949U (zh) | 一种基于热氧化法制作的集成无源器件 | |
US8895430B2 (en) | Method of making a semiconductor device comprising a land grid array flip chip bump system with short bumps | |
US11373956B2 (en) | Semiconductor device package and method of manufacturing the same | |
US11121077B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
CN111354701A (zh) | 电子封装件及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |