CN111769808A - 一种基于三维电容电感的低通滤波器及制备方法 - Google Patents

Abstract

本发明属于半导体技术领域，具体为一种基于三维电容电感的低通滤波器及制备方法。本发明的低通滤波器，其中的电容电感具有三维结构且同时集成在TSV内。该低通滤波器包括基板上的多组分开的电容电感，通过再布线电容和电感的电极，将电容、电感串联在一起，从电感端输入信号，从电容端输出信号；通过设计电容和电感参数、及再布线连接不同电容和电感调节低通滤波器频率。本发明能够有效缩小低通滤波器所占的面积，并且能够在三维集成中集成在芯片附近，有效地缩短互连延迟和缩小互连损耗，大大提高了集成度。

Description

一种基于三维电容电感的低通滤波器及制备方法

技术领域

本发明属于半导体技术领域，具体涉及一种基于三维电容电感的低通滤波器及制备方法。

背景技术

随着智能时代的来临，人们对于集成电路的集成度需求不断提高，但器件的特征尺寸已经接近物理极限。为进一步提高性能和集成度，一些研究人员将芯片在三维方向上进行异质系统集成就能极大地提高芯片的功能密度。但是三维异质系统集成过程中，各个元器件的尺寸严重影响系统集成的尺寸。特别是一些平面无源器件，例如滤波器等，尺寸较大，占据了系统较大的平面面积。本专利通过在硅等类型的基板内部垂直制备三维电容电感，仅仅在表面进行电极的连接，从而大大地缩小了滤波器的尺寸，有效地提高了垂直方向上硅的功能密度，为实现三维异质集成提供强大地技术支持，具有非常重要的意义。

目前三维异质系统集成所需的滤波器都是平面，只不过与其他的器件互连采用TSV进行，这只减小了很小一部分面积，真正占据硅表面的还是滤波器本身的较大面积。因此基于TSV三维电容电感的低通滤波器是非常有研究和商业前景的。

发明内容

本发明的目的在于提供一种面积小、集成度高的基于三维电容电感的低通滤波器及其制备方法。

本发明提供的基于三维电容电感的低通滤波器，包括基板上的多组分开的电容电感，通过再布线电容和电感的电极，将电容、电感串联在一起，从电感端输入信号，从电容端输出信号；并通过设计电容和电感参数、及再布线连接不同电容和电感调节低通滤波器频率。

所述电容电感具有三维结构且同时集成在TSV内，包括：

衬底，形成有硅通孔；

三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；

三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；

其中，所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。

本发明器件中，优选为，所述第二绝缘层为高K介质材料，所述第一绝缘层、所述第三绝缘层为氧化硅、氮化硅。

本发明器件中，优选为，所述第一金属层、所述第二金属层为Cu、TiN或Cr。

本发明器件中，优选为，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。

本发明器件中，优选为，所述通过设计电容和电感参数，及再布线连接不同电容和电感调节低通滤波器频率，具体包括：

设计电感参数：通过调整硅通孔个数、改变硅通孔排列方式、地线硅通孔的相对位置来调整电感；

设计电容参数：通过提高硅通孔侧壁电容中间介质的介电常数、制备多层侧壁电容结构来调节电容；

再布线连接不同面积的电容和不同数目的电感线圈。

本发明还提供上述基于三维电容电感的低通滤波器制备方法，包括以下步骤：

在衬底上刻蚀形成盲孔；

在所述盲孔中及衬底表面形成第一绝缘层；

在所述第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层、第二绝缘层和第二金属层，并光刻及刻蚀去除多余的第二绝缘层和第二金属层，使部分第一金属层表面露出，然后光刻刻蚀去除多余的第一金属层，使部分第一绝缘层表面露出；

形成第三绝缘层，使其覆盖所述第二金属层、所述第一金属层和所述第一绝缘层；

电镀金属，并化学机械抛光和干法刻蚀去除多余金属，仅保留所述盲孔内的中心填充金属，作为三维电感的一部分；

在所述第一金属层和所述第二金属层上分别开窗，制作测试或连接焊盘；在所述盲孔的中心填充金属表面制作三维电感的测试或连接焊盘；

临时键合保护衬底正面图形，对衬底背部进行机械研磨、抛光和干法刻蚀露出背部硅通孔，并干法刻蚀去除硅通孔底部的部分所述第一绝缘层、所述第一金属层、所述第二绝缘层和所述第二金属层，直至露出中心填充金属；

进行背部绝缘并光刻刻蚀开窗，再沉积厚金属及刻蚀形成互连，形成三维电感的平面厚金属再布线部分；

去除临时键合，获得基于三维电容电感的通用基板；

将电容、电感串联在一起，从电感端输入信号，从电容端输出信号，获得基于三维电容电感的低通滤波器。

本发明方法中，优选为，所述第二绝缘层为高K介质材料。

本发明方法中，优选为，所述第一金属层、所述第二金属层为Cu、TiN或Cr。

本发明方法中，优选为，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。

本发明方法中，优选为，通过设计电容和电感参数，及再布线连接不同电容和电感调节低通滤波器频率，具体包括设计电感参数：通过调整硅通孔个数、改变硅通孔排列方式、地线硅通孔的相对位置来调整电感设计电容参数：通过提高硅通孔侧壁电容中间介质的介电常数、制备多层侧壁电容结构来调节电容；

再布线连接不同面积的电容和不同数目的电感线圈，从而调整低通滤波器的频率。

本发明的基于三维电容电感的低通滤波器能够大大缩小滤波器所占的面积。并且能够在三维集成中集成在芯片附近，有效地缩短互连延迟和缩小互连损耗，大大提高了集成度。

附图说明

图1是本发明的基于三维电容电感的低通滤波器制备方法的流程图。

图2~14示出了基于三维电容电感的低通滤波器各步骤的结构示意图。

图15是基于三维电容电感的低通滤波器的版图的示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

本发明的基于三维电容电感的低通滤波器具有三维电容电感，其三维电容电感值可以调节，且基板的电容电感的电极分开，电容、电感串联在一起，从电感端输入信号，从电容端输出信号。

以下结合附图1~14，以在高阻硅衬底上制备基于三维电容电感的低通滤波器的方法为实施例，对本发明的技术方案做进一步的说明。图1是三维电容电感的低通滤波器制备方法的流程图，图2~14示出了基于三维电容电感的低通滤波器各步骤的结构示意图。

步骤S1，在衬底上刻蚀形成盲孔。具体而言，选用高阻硅作为衬底200，在其上采用标准光学光刻工艺，曝光出图形，作为光刻原始对准图形。薄胶光刻制作出硅通孔图形，用深硅刻蚀方法刻蚀出厚度为200微米、直径为50微米的盲孔201，所得结构如图2所示。

步骤S2，在上述结构上，采用热氧化的方法形成二氧化硅作为第一绝缘层202，所得结构如图3所示。二氧化硅的厚度优选为500nm，较厚的绝缘层能够有效降低衬底带来的电容和电感。然后，采用化学气相沉积（PECVD）方法沉积200nm的氮化硅，用以消除二氧化硅的应力，当然也可以采用其他消除应力的方法。

步骤S3，如图4~5所示，在第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层203、第二绝缘层204和第二金属层205，并光刻及刻蚀去除多余的第二绝缘层204和第二金属层205，使部分第一金属层203表面露出，去除光刻胶。然后光刻刻蚀去除多余的第一金属层203，使部分第一绝缘层202表面露出，去除光刻胶。第一金属层、第二金属层优选为Cu、TiN、Cr等金属。第二绝缘层优选为HfO₂等高K介质材料。第一金属层、第二金属层、第二绝缘层可以采用原子层沉积（ALD）、溅射等方法制备。

步骤S4，形成第三绝缘层206，使其覆盖第二金属层205、第一金属层203和第一绝缘层202，所得结构如图6所示。

步骤S5，沉积种子层并电镀金属207，如图7所示。然后化学机械抛光去除大部分金属Cu，之后退火去除Cu和二氧化硅之间的应力，再进行干法刻蚀去除残余的Cu和孔内凸出的Cu，仅保留盲孔内的中心填充金属207，作为三维电感的一部分，所得结构如图8所示。

步骤S6，在第一金属层203和第二金属层205上分别开窗，制作测试或连接焊盘208,209，即电容外电极和电容内电极，所得结构如图9所示。

步骤S7，在盲孔的中心填充金属207表面制作三维电感的测试或连接焊盘210，即电感电极。

步骤S8，将透明玻璃212与衬底200正面通过临时键合胶211进行临时键合，将正面图形保护起来，所得结构如图10所示。对衬底200背部进行机械研磨、抛光去除300微米厚的硅（硅衬底的总厚度为525微米），在距离盲孔底部25微米处停止，所的结构如图11所示。然后，干法刻蚀露出背部硅通孔，并干法刻蚀去除硅通孔底部的部分第一绝缘层202、第一金属层203、第二绝缘层204和第二金属层205，直至露出中心填充金属207，所得结构如图12所示。

步骤S9，进行背部绝缘，并光刻刻蚀开窗，再沉积厚金属及刻蚀形成互连，形成三维电感的平面厚金属再布线部分213，所得结构如图13所示。

步骤S10，去除临时键合，通用硅基板成型，所得结构如图14所示。

步骤S11，通过引线键合或布线对电容电感进行串联或者并联，并通过厚金属再布线添加所需的电阻，获得所需低通滤波器。如图15所示，将电容内电极208与电感电极210串联在一起，从电感电极210输入信号，从电容外电极209端输出信号，形成低通滤波器。由于可以通过调整TSV个数、改变TSV排列方式、地线TSV的相对位置来调整电感；提高TSV侧壁电容中间介质的介电常数、制备多层侧壁电容结构来调节电容。因此，滤波器的频率可以调节。

如图14和图15所示，本发明的基于三维电容电感的低通滤波器具有三维电容电感，且基板的电容电感的电极分开，电容内电极208与电感电极210串联在一起，从电感电极210输入信号，从电容外电极209端输出信号。其中，三维电容电感包括：衬底200，形成有硅通孔；三维电容，形成在硅通孔的侧壁上，依次包括第一金属层203、第二绝缘层204和第二金属层205。三维电感，由硅通孔的中心填充金属207和平面厚金属再布线213构成；其中，硅通孔的侧壁与三维电容之间设有第一绝缘层202，三维电容与三维电感之间设有第三绝缘层206。

低通滤波器频率可调节。通过设计电容和电感参数，及再布线连接不同电容和电感调节低通滤波器频率，电感值可以通过调整TSV个数、改变TSV排列方式、地线TSV的相对位置来调整。电容值可以通过提高TSV侧壁电容中间介质的介电常数、制备多层侧壁电容结构来调节。再布线连接不同面积的电容和不同数目的电感线圈。

优选地，第二绝缘层为高K介质材料，例如HfO₂等。第一金属层、第二金属层为Cu、TiN、Cr等金属。衬底可选用高阻硅、玻璃、双马来酰亚胺三嗪（BT）树脂、柔性基板等。第一绝缘层、第三绝缘层可以是氧化硅、氮化硅等。中心填充金属优选为Cu、W等。

Claims (10)

1.一种基于三维电容电感的低通滤波器，其特征在于，包括：基板上的多组分开的三维电容电感，通过再布线电容和电感的电极，电容、电感串联在一起，从电感端输入信号，从电容端输出信号；

通过设计电容和电感参数，及再布线连接不同电容和电感调节低通滤波器频率，

其中，所述电容电感具有三维结构，且同时集成在硅通孔内，包括：

衬底，形成有硅通孔；

三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；

三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；

所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。

2.根据权利要求1所述的基于三维电容电感的低通滤波器，其特征在于，所述第二绝缘层为高K介质材料，所述第一绝缘层、所述第三绝缘层为氧化硅或氮化硅。

3.根据权利要求1所述的基于三维电容电感的低通滤波器，其特征在于，所述第一金属层、所述第二金属层为Cu、TiN或Cr。

4.根据权利要求1所述的基于三维电容电感的低通滤波器，其特征在于，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。

5.根据权利要求1所述的基于三维电容电感的低通滤波器，其特征在于，所述通过设计电容和电感参数，及再布线连接不同电容和电感调节低通滤波器频率，具体包括：

设计电感参数：通过调整硅通孔个数、改变硅通孔排列方式、地线硅通孔的相对位置来调整电感；

设计电容参数：通过提高硅通孔侧壁电容中间介质的介电常数、制备多层侧壁电容结构来调节电容；

再布线连接不同面积的电容和不同数目的电感线圈。

6.一种基于三维电容电感的低通滤波器制备方法，其特征在于，具体步骤为：

在衬底上刻蚀形成盲孔；

在所述盲孔中及衬底表面形成第一绝缘层；

在所述第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层、第二绝缘层和第二金属层，并光刻及刻蚀去除多余的第二绝缘层和第二金属层，使部分第一金属层表面露出，然后光刻刻蚀去除多余的第一金属层，使部分第一绝缘层表面露出；

形成第三绝缘层，使其覆盖所述第二金属层、所述第一金属层和所述第一绝缘层；

电镀金属，并化学机械抛光和干法刻蚀去除多余金属，仅保留所述盲孔内的中心填充金属，作为三维电感的一部分；

在所述第一金属层和所述第二金属层上分别开窗，制作测试或连接焊盘；

在所述盲孔的中心填充金属表面制作三维电感的测试或连接焊盘；

临时键合保护衬底正面图形，对衬底背部进行机械研磨、抛光和干法刻蚀露出背部硅通孔，并干法刻蚀去除硅通孔底部的部分所述第一绝缘层、所述第一金属层、所述第二绝缘层和所述第二金属层，直至露出中心填充金属；

进行背部绝缘并光刻刻蚀开窗，再沉积厚金属及刻蚀形成互连，形成三维电感的平面厚金属再布线部分；

去除临时键合，获得基于三维电容电感的通用基板；

将电容、电感串联在一起，从电感端输入信号，从电容端输出信号，获得基于三维电容电感的低通滤波器。

7.根据权利要求6所述的基于三维电容电感的低通滤波器制备方法，其特征在于，所述第二绝缘层为高K介质材料。

8.根据权利要求6所述的基于三维电容电感的低通滤波器制备方法，其特征在于，所述第一金属层、所述第二金属层为Cu、TiN或Cr。

9.根据权利要求6所述的基于三维电容电感的低通滤波器制备方法，其特征在于，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。

10.根据权利要求6所述的基于三维电容电感的低通滤波器制备方法，其特征在于，

通过设计电容和电感参数，及再布线连接不同电容和电感调节低通滤波器频率，具体包括：

设计电感参数：通过调整硅通孔个数、改变硅通孔排列方式、地线硅通孔的相对位置来调整电感；

设计电容参数：通过提高硅通孔侧壁电容中间介质的介电常数、制备多层侧壁电容结构来调节电容；

再布线连接不同面积的电容和不同数目的电感线圈；

从而调整低通滤波器的频率。

Images