CN113611680A - 防脱凸块封装结构及其制备方法 - Google Patents
防脱凸块封装结构及其制备方法 Download PDFInfo
- Publication number
- CN113611680A CN113611680A CN202111139284.9A CN202111139284A CN113611680A CN 113611680 A CN113611680 A CN 113611680A CN 202111139284 A CN202111139284 A CN 202111139284A CN 113611680 A CN113611680 A CN 113611680A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- bump
- pad
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
本发明的实施例提供了一种防脱凸块封装结构及其制备方法,涉及半导体封装技术领域,该防脱凸块封装结构包括基底芯片、钝化层、金属组合层和导电凸起,基底芯片的一侧表面设置有金属焊垫,钝化层设置在基底芯片上,并设置有焊垫开口,在焊垫开口内设置第一缓冲凸起,且第一缓冲凸起的热膨胀系数小于导电凸起的热膨胀系数,在封装结构内部由于热膨胀系数不匹配产生热应力时,第一缓冲凸起优先于导电凸起发生变形,起到应力释放的功能,从而能够有效缓冲导电凸起的底部应力。并且第一缓冲凸起能够有效地遮挡导电凸起的底部,从而起到保护导电凸起的底部结构的作用,防止底切开口的出现,从而避免出现导电凸起脱落的情况。
Description
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种防脱凸块封装结构及其制备方法。
背景技术
随着半导体行业的快速发展,倒装封装结构广泛应用于半导体行业中,倒装芯片的封装结构利用凸块进行芯片与基板之间的电性连接。常规的凸块包括了铜柱、金属层(UBM:under bump metalization)以及钝化层(passivation), 在制作金属层UBM和铜柱后,需要针对多余的金属层和铜柱进行蚀刻去除,往往存在过度蚀刻的情况,进而导致铜柱凸块底部存在底切开口。而芯片在进行可靠性测试时,由于底切开口的存在,铜柱凸块就存在掉落的问题,容易脱落。并且常规的倒装基板铜层通常采用无核基板,其材料多采用FR4树脂或BT树脂等,在封装完成后,基板在受到外界力学条件、时间、湿度、温度等环境影响下,会发生不可逆转的塑性形变,产生一定的形变应力。同时封装体内部的芯片材料通常为硅,其热膨胀系数2.5ppm/C,而基板材料的热膨胀系数通常为12 ppm/C,由于热膨胀系数不匹配,容易导致形变应力作用在芯片的焊点处,该应力会引起焊点焊接性能下降,甚至失效,导致脱焊的情况。
发明内容
本发明的目的包括,例如,提供了一种防脱凸块封装结构,其能够避免凸块脱落,并解决由于热应力导致的焊点失效问题,保证了产品的可靠性。
本发明的实施例可以这样实现:
第一方面,本发明提供一种防脱凸块封装结构,包括:
基底芯片,所述基底芯片的一侧设置有金属焊垫;
设置在所述基底芯片上的钝化层,所述钝化层上设置有焊垫开口,所述焊垫开口与所述金属焊垫对应,以使所述金属焊垫外露于所述钝化层;
设置在所述金属焊垫上,并位于所述焊垫开口内的金属组合层;
设置在所述金属组合层上的导电凸起;
其中,所述焊垫开口内设置有与所述金属焊垫连接的第一缓冲凸起,所述第一缓冲凸起至少设置在所述焊垫开口相对的两侧,并包覆在所述导电凸起的底部的至少两侧,且所述第一缓冲凸起的热膨胀系数小于所述导电凸起的热膨胀系数,以缓冲所述导电凸起的底部应力。
在可选的实施方式中,所述焊垫开口内还设置有多个介电分隔块,多个所述介电分隔块间隔设置,并与所述金属焊垫连接,所述金属组合层分布在多个所述介电分隔块的表面和所述金属焊垫的表面。
在可选的实施方式中,所述焊垫开口内还设置有与所述金属焊垫连接的第二缓冲凸起,所述第二缓冲凸起位于所述焊垫开口的中部,并嵌设在所述导电凸起的内部。
在可选的实施方式中,所述第一缓冲凸起和所述第二缓冲凸起之间至少设置有两个所述介电分隔块,以使所述第一缓冲凸起两侧的所述金属组合层均与所述金属焊垫连接。
在可选的实施方式中,每个所述介电分隔块的截面均呈梯形,且每个所述介电分隔块的顶部宽度小于底部宽度,且所述第一缓冲凸起与位于边缘处的所述介电分隔块之间形成间隙缺口。
在可选的实施方式中,所述金属组合层包括粘接层、导电层、阻挡层和润湿层,所述粘接层设置在所述金属焊垫的表面和多个所述介电分隔块的表面,所述导电层设置在所述粘接层上,所述阻挡层设置在所述导电层上,所述润湿层设置在所述阻挡层上,所述导电凸起设置在所述润湿层上,且所述导电层同时与所述导电凸起和所述金属焊垫电连接。
在可选的实施方式中,所述导电凸起包括金属柱和金属焊帽,所述金属柱设置在所述金属组合层上,并通过所述金属组合层与所述金属焊垫电连接,所述金属焊帽设置在所述金属柱的顶部,所述第一缓冲凸起至少包覆在所述金属柱的底部的至少两侧,且所述第一缓冲凸起的热膨胀系数小于所述金属柱的热膨胀系数。
在可选的实施方式中,所述金属柱和所述金属焊帽之间还设置有防扩层,所述防扩层用于防止所述金属焊帽的金属原子扩散至所述金属柱上。
在可选的实施方式中,所述金属柱的侧壁上还设置有保护层,所述保护层包覆在所述金属柱的四周,用于防止所述金属柱与外部空气接触。
在另一方面,本发明提供了一种防脱凸块封装结构的制备方法,用于制备前述的防脱凸块封装结构,所述制备方法包括:
提供一带有金属焊垫的基底芯片;
在所述基底芯片的一侧形成钝化层,并在所述钝化层上设置焊垫开口,所述焊垫开口与所述金属焊垫对应,以使所述金属焊垫外露于所述钝化层;
在所述焊垫开口内形成第一缓冲凸起,所述第一缓冲凸起与所述金属焊垫连接,并至少设置在所述焊垫开口相对的两侧;
在所述焊垫开口内形成金属组合层,所述金属组合层位于所述第一缓冲凸起的内侧;
在所述金属组合层上形成导电凸起;
其中,所述第一缓冲凸起包覆在所述导电凸起的底部的至少两侧,且所述第一缓冲凸起的热膨胀系数小于所述导电凸起的热膨胀系数,以缓冲所述导电凸起的底部应力。
本发明实施例的有益效果包括,例如:
本发明提供的防脱凸块封装结构,在焊垫开口内设置第一缓冲凸起,第一缓冲凸起包覆在导电凸起的底部的至少两侧,且第一缓冲凸起的热膨胀系数小于导电凸起的热膨胀系数,在封装结构内部由于热膨胀系数不匹配产生热应力时,第一缓冲凸起优先于导电凸起发生变形,起到应力释放的功能,从而能够有效缓冲导电凸起的底部应力。并且第一缓冲凸起能够有效地遮挡导电凸起的底部,从而起到保护导电凸起的底部结构的作用,防止底切开口的出现,从而避免出现导电凸起脱落的情况。相较于现有技术,本发明提供的防脱凸块封装结构,其能够避免凸块脱落,并解决由于热应力导致的焊点失效问题,保证了产品的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的防脱凸块封装结构的示意图;
图2为图1中Ⅱ的局部放大示意图;
图3为本发明第二实施例提供的防脱凸块封装结构的制备方法的步骤框图;
图4至图10为本发明第二实施例提供的防脱凸块封装结构的制备方法的工艺流程图。
图标:100-防脱凸块封装结构;110-基底芯片;111-金属焊垫;130-钝化层;131-焊垫开口;133-介电分隔块;150-金属组合层;151-粘接层;153-导电层;155-阻挡层;157-润湿层;159-缺口;170-导电凸起;171-金属柱;173-金属焊帽;175-保护层;177-防扩层;179-间隙口;180-第一缓冲凸起;190-第二缓冲凸起。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的,现有的倒装芯片,在进行可靠性测试时,由于底切开口的存在,铜柱凸块存在掉落的问题,焊接可靠性差,容易脱落。并且,由于常规的基板材料的热膨胀系数与芯片材料的热膨胀系数不匹配,导致在受热时产生热应力,且该热应力作用在芯片的焊点处,导致焊点处收到水平方向的切向力,影响焊点的焊接性能,甚至导致虚焊或脱焊的现象。
为了解决上述问题,本发明提供了一种防脱凸块封装结构,其能够避免凸块脱落,并解决由于热应力导致的焊点失效问题,保证了产品的可靠性。需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
参见图1和图2,本发明提供一种防脱凸块封装结构100,其能够避免凸块脱落,并解决由于热应力导致的焊点失效问题,保证了产品的可靠性。同时能够减小凸块底部的电子迁移,提升铜柱凸块底部的金属层的性能。并能够有效地对铜柱进行保护,避免焊料侧爬。
本实施例提供的防脱凸块封装结构100,包括基底芯片110、钝化层130、金属组合层150和导电凸起170,基底芯片110的一侧表面设置有金属焊垫111,钝化层130设置在基底芯片110上,并设置有焊垫开口131,焊垫开口131与金属焊垫111对应,以使得金属焊垫111外露于钝化层130,金属组合层150设置在金属焊垫111上,且金属组合层150位于焊垫开口131内。导电凸起170设置在金属组合层150上,并朝上凸起,用于焊接在基板的焊盘上。其中,焊垫开口131内设置有与金属焊垫111连接的第一缓冲凸起180,第一缓冲凸起180至少设置在焊垫开口131相对的两侧,并包覆在导电凸起170的底部的至少两侧,且第一缓冲凸起180的热膨胀系数小于导电凸起170的热膨胀系数,以缓冲导电凸起170的底部应力。
在本实施例中,第一缓冲凸起180包覆在导电凸起170的四周,从而能够对导电凸起170的底部进行保护,且由于第一缓冲凸起180的热膨胀系数相对较小,在受力时第一缓冲凸起180优先形变,从而能够起到一定的缓冲作用,并且第一缓冲凸起180起到保护导电凸起170的底部结构的作用,防止底切开口的出现,从而避免出现导电凸起170脱落的情况。
在本实施例中,金属焊垫111为铝焊垫,且金属焊垫111与基底芯片110内部的线路层电连接,并且导电凸起170通过金属组合层150与金属焊垫111电连接,实现了导电凸起170与基底芯片110之间的电连接。在实际倒装结构中,导电凸起170用于与基板上的焊盘焊接在一起,从而实现基板与基底芯片110之间的电连接。
在本实施例中,在焊垫开口131内设置第一缓冲凸起180,第一缓冲凸起180包覆在导电凸起170的底部的四周,且第一缓冲凸起180的热膨胀系数小于导电凸起170的热膨胀系数,在封装结构内部由于热膨胀系数不匹配产生热应力时,第一缓冲凸起180优先于导电凸起170发生变形,起到应力释放的功能,从而能够有效缓冲导电凸起170的底部应力。并且第一缓冲凸起180能够有效地遮挡导电凸起170的底部,从而起到保护导电凸起170的底部结构的作用,防止底切开口的出现,从而避免出现导电凸起170脱落的情况。
在本实施例中,焊垫开口131内还设置有多个介电分隔块133,多个介电分隔块133间隔设置,并与金属焊垫111连接,金属组合层150分布在多个介电分隔块133的表面和金属焊垫111的表面。具体地,相邻两个介电分隔块133之间形成有沟槽开口,沟槽开口将底部的金属焊垫111暴露出来。在形成金属组合层150时,金属组合层150部分位于介电分隔块133的表面,部分位于金属焊垫111的表面。通过设置多个介电分隔块133,能够对金属组合层150进行分隔,避免金属组合层150全部与金属焊垫111相接触,进而降低了金属组合层150与金属焊垫111的接触面积,从而减少了金属组合层150与金属焊垫111之间的电子迁移,提升了导电凸起170底部的金属组合层150的电连接性能。
在本实施例中,介电分隔块133与焊垫开口131一并形成,且介电分隔块133的材料与钝化层130的材料相同,均采用高分子介电材料所构成,例如环氧化物、聚亚酰胺苯环丁烯等。在实际制备时,在形成钝化层130后,通过曝光、显影的方式在钝化层130上开设出焊垫开口131和沟槽开口,焊垫开口131内残留的材料便形成了介电分隔块133。
在本实施例中,焊垫开口131内还设置有与金属焊垫111连接的第二缓冲凸起190,第二缓冲凸起190位于焊垫开口131的中部,并嵌设在导电凸起170的内部。具体地,第二缓冲凸起190与第一缓冲凸起180一并形成,且第二缓冲凸起190位于两侧的第一缓冲凸起180之间,第二缓冲凸起190嵌入到导电凸起170的底部,从而能够起到内部应力释放的作用,缓冲导电凸起170的内部应力,并且提升了导电凸起170与金属焊盘之间的结合力,进一步防止导电凸起170脱落。
需要说明的是,本实施例中第一缓冲凸起180和第二缓冲凸起190通过溅射或者印刷方式形成,且第一缓冲凸起180和第二缓冲凸起190均采用缓冲材料,例如二氧化硅、氮化硅或者聚酰亚胺等,起到保护导电凸起170的底部结构的作用,并能起到缓冲效果,其热膨胀系数低于导电凸起170的底部材料,优先于铜柱变形,起到应力释放功能,以及铜柱内部缓冲柱释放内部的应力,其材料可以为二氧化矽,氮化矽、聚酰亚胺等。
在本实施例中,第一缓冲凸起180和第二缓冲凸起190之间至少设置有两个介电分隔块133,以使第一缓冲凸起180两侧的金属组合层150均与金属焊垫111连接。第二缓冲凸起190将金属组合层150分隔成左右两部分,且左右部分的金属组合层150均能够与金属焊垫111连接,提升了金属组合层150的电连接可靠性,当其中一部分金属组合层150电连接失效时,另一部分也可以实现导电凸起170和金属焊盘之间的电连接。
需要说明的是,本实施例中第二缓冲凸起190为单个,并位于焊接开口的中心位置,在本发明其他较佳的实施例中,第二缓冲凸起190也可以是多个,多个第二缓冲凸起190间隔设置,且每两个第二缓冲凸起190之间都设置有至少两个介电分隔块133,从而实现了多个金属组合层150分别实现电连接的技术效果,进一步提升了电连接的可靠性。同时,通过设置多个第二缓冲凸起190,能够进一步实现对导电凸起170的内部缓冲作用,并提升导电凸起170与金属焊盘之间的结合力。
在本实施例中,每个介电分隔块133的截面均呈梯形,且每个介电分隔块133的顶部宽度小于底部宽度,且第一缓冲凸起180与位于边缘处的介电分隔块133之间形成间隙口179。具体地,每个介电分隔块133均呈条状,其横截面呈等腰梯形,其梯形结构时可以通过控制刻蚀参数来实现。通过将介电分隔块133设置成梯形,保证了第一缓冲凸起180与介电分隔块133之间能够形成一定的间隙口179,方便第一缓冲凸起180形变时具有一定的缓冲空间。
金属组合层150包括粘接层151、导电层153、阻挡层155和润湿层157,粘接层151设置在金属焊垫111的表面和多个介电分隔块133的表面,导电层153设置在粘接层151上,阻挡层155设置在导电层153上,润湿层157设置在阻挡层155上,导电凸起170设置在润湿层157上,且导电层153同时与导电凸起170和金属焊垫111电连接。具体地,粘接层151为钛层,钛层具备极高的金属粘接性能,能够提升导电层153与金属焊垫111之间的结合强度。导电层153为铜层,铜层具有良好的导电性能,并且金属焊垫111上的铜层分隔成多个铜块,从而能够到达减小铜层面积,减小电子迁移的效果。并且导电性能良好,能够提升整个金属组合层150的电气性能。阻挡层155为镍、钒、铬等,能够阻挡相邻层之间的原子扩散。润湿层157为铜层,其材料与导电凸起170的底部材料一致,润湿层157能够起到过渡润湿上层导电凸起170的作用,从而提升导电凸起170与阻挡层155之间的结合力。
在本实施例中,粘接层151上还设置有多个缺口159,导电层153延伸至多个缺口159内,并直接与金属焊垫111的表面电接触,从而实现良好的电连接结构。此处通过粘接层151能够将导电层153分隔成多个间隔的导电铜块,以进一步减少导电层153与金属焊垫111的表面之间的接触面积,从而减少电子迁移。
导电凸起170包括金属柱171和金属焊帽173,金属柱171设置在金属组合层150上,并通过金属组合层150与金属焊垫111电连接,金属焊帽173设置在金属柱171的顶部,第一缓冲凸起180至少包覆在金属柱171的底部的至少两侧,且第一缓冲凸起180的热膨胀系数小于金属柱171的热膨胀系数。具体地,金属柱171为铜柱,金属焊帽173为锡帽,金属柱171可以采用电镀铜层的工艺形成在润湿层157上,并且金属柱171与润湿层157的材料相同,二者结合较好。
在本实施例中,金属柱171的侧壁上还设置有保护层175,保护层175包覆在金属柱171的四周,用于防止金属柱171与外部空气接触。具体地,在形成金属柱171后,利用涂覆光刻胶、开口、电镀工艺,形成包覆于金属柱171的侧壁的保护层175,通过保护层175能够有效保护金属柱171,防止其氧化,同时也能够避免锡料侧爬的问题。优选地,保护层175可以为镍、金、钯等组合金属。
在本实施例中,金属柱171和金属焊帽173之间还设置有防扩层177,防扩层177用于防止金属焊帽173的金属原子扩散至金属柱171上。具体地,在形成金属柱171及保护层175后,再次利用涂覆光刻胶、开口、电镀工艺,在金属柱171的顶部的表面形成防扩层177,起到防止顶端锡球的锡原子扩散至铜柱上的作用。其中防扩层177材料可以是镍、钒二者中的至少之一。
综上所述,本实施例提供了一种防脱凸块封装结构100,通过在焊垫开口131内设置第一缓冲凸起180,第一缓冲凸起180包覆在导电凸起170的底部的至少两侧,且第一缓冲凸起180的热膨胀系数小于导电凸起170的热膨胀系数,在封装结构内部由于热膨胀系数不匹配产生热应力时,第一缓冲凸起180优先于导电凸起170发生变形,起到应力释放的功能,从而能够有效缓冲导电凸起170的底部应力。并且第一缓冲凸起180能够有效地遮挡导电凸起170的底部,从而起到保护导电凸起170的底部结构的作用,防止底切开口的出现,从而避免出现导电凸起170脱落的情况。此外,通过设置第二缓冲凸起190,能够起到导电凸起170的内部应力释放的作用,并且第二缓冲凸起190将金属组合层150分隔开来,提升了金属组合层150的电连接可靠性。同时通过设置多个介电分隔块133,能够降低金属组合层150与金属焊盘之间的电接触面积,从而减少电子迁移。同时通过设置保护层175,能够有效地对金属柱171的侧壁进行保护。
第二实施例
参见图3,本实施例提供了一种防脱凸块封装结构100的制备方法,用于制备如第一实施例提供的防脱凸块封装结构100。
本实施例提供的防脱凸块封装结构100的制备方法,包括以下步骤:
S1:提供一带有金属焊垫111的基底芯片110。
结合参见图4,具体地,基底芯片110的一侧表面设置有金属焊垫111,金属焊垫111为铝焊垫,且金属焊垫111与基底芯片110内部的线路层电连接。
S2:在基底芯片110的一侧形成钝化层130,并在钝化层130上设置焊垫开口131。
结合参见图5,具体地,焊垫开口131与金属焊垫111对应,以使金属焊垫111外露于钝化层130。在形成焊垫开口131时,可以同步形成多个介电分隔块133。即焊垫开口131内还设置有多个介电分隔块133,多个介电分隔块133间隔设置,并与金属焊垫111连接,金属组合层150分布在多个介电分隔块133的表面和金属焊垫111的表面。具体地,相邻两个介电分隔块133之间形成有沟槽开口,沟槽开口将底部的金属焊垫111暴露出来。
在实际制备过程中,取一带有金属焊垫111的基底芯片110,利用涂布机以旋转涂布的方式将液态的钝化材料均匀涂布在基底芯片110的表面,再经由热盘(Hot plate)进行软烤(soft bake),定型成膜后形成钝化层130,通过曝光机,以近接式(Proximity)的方法利用光罩将钝化层130(passivation)预定开孔的位置遮住而未曝到光,再次通过显影方式利用显影液以喷洒(Spray)的方式来进行去除未曝光的区域,漏出焊垫开口131的位置和沟槽开口的位置,再次使用烤箱(Oven)加热将钝化层130(passivation)加速固化至完全熟化的稳定状态,最后利用使用电浆去残胶机(Descum)来清除钝化层130(passivation)表面的有机污染物或开孔内的残留物,完成漏出金属焊垫111和制备介电分隔块133的制程。其中钝化层130(passivation)材料可以为高分子介电材料所构成,例如环氧化物、聚亚酰胺苯环丁烯等。显影后将铝垫开口分为若干个沟槽开口。其中介质分隔块设计为梯形结构,方便后续形成间隙口179。
S3:在焊垫开口131内形成第一缓冲凸起180和第二缓冲凸起190。
结合参见图6,在本实施例中,第一缓冲凸起180和第二缓冲凸起190均与金属焊垫111连接,第一缓冲凸起180至少设置在焊垫开口131相对的两侧,第二缓冲凸起190位于焊垫开口131的中部。具体地,在形成铝垫开口后,在钝化层130的表面涂覆光刻胶/保护胶,然后再次利用光刻工艺(曝光/显影/烘烤)开口出第一缓冲凸起180和第二缓冲凸起190的开口位置,然后利用溅射工艺或印刷工艺,在开口槽内填充缓冲材料,最后利用电浆去残胶机(Descum)来清除多余的光刻胶,形成带有第一缓冲凸起180和第二缓冲凸起190的结构,其中第一缓冲凸起180和第二缓冲凸起190的材料可以为二氧化矽,氮化矽、聚酰亚胺等。
S4:在焊垫开口131内形成金属组合层150。
结合参见图7,具体地,金属组合层150位于第一缓冲凸起180的内侧,在形成第一缓冲凸起180和第二缓冲凸起190后,再次在钝化层130的外表面涂覆光刻胶/保护胶后,利用光刻工艺(曝光/显影/烘烤)开口漏出开口槽,然后再次利用电镀工艺,在该开口槽内电镀形成金属组合层150。
金属组合层150包括依次层叠的粘接层151、导电层153、阻挡层155和润湿层157,在实际制备时,在钝化层130的外表面涂覆光刻胶/保护胶后,利用光刻工艺(曝光/显影/烘烤)开口漏出开口槽,再利用电镀工艺在开口槽内电镀一层钛层,从而形成粘接层151,钛层具有极高的金属粘接性能,并且通过光刻胶覆盖周围区域,从而不需要进行蚀刻工艺将多余的金属层蚀刻掉,也避免了过度蚀刻的问题。
需要说明的是,在形成粘接层151时,还可以保留多个光刻胶柱,从而将粘接层151上的多个缺口159位置保留下来。
在形成粘接层151后,再次利用光刻工艺(曝光/显影/烘烤)将金属焊垫111上的光刻胶柱去除,然后再利用电镀工艺,在焊垫开口131内电镀铜层,形成导电层153,其中导电层153延伸至多个缺口159中,从而能够实现与金属焊垫111直接接触。此处铜层具有良好的导电性能,通过设置多个缺口159,将金属焊垫111上的铜层分隔成多个铜层块,从而达到减小铜层面积、减小电子迁移的作用。
在形成导电层153后,再次利用电镀工艺,在导电层153上电镀形成阻挡层155,其中阻挡层155的材料可以是镍、钒、铬等。然后在阻挡层155上电镀形成润湿层157,润湿层157的材料为铜,通过润湿层157来起到过渡润湿上层的金属柱171的作用,从而提升了金属柱171的结合性。
需要说明的是,此处利用光刻胶开口后电镀形成粘接层151、导电层153、阻挡层155和润湿层157,相较于常规的溅射后蚀刻的方式,避免了对金属组合层150的过度蚀刻的问题。
S5:在金属组合层150上形成导电凸起170。
具体地,第一缓冲凸起180包覆在导电凸起170的底部的至少两侧,且第一缓冲凸起180的热膨胀系数小于导电凸起170的热膨胀系数,以缓冲导电凸起170的底部应力。
结合参见图8,在实际制备时,当形成润湿层157后,再次在钝化层130的表面涂布光刻胶/保护胶,然后利用光刻工艺开口漏出底部的润湿层157,然后再次利用电镀工艺在开口槽内电镀铜,并形成铜柱,即形成了金属柱171,然后再利用电浆去残胶机来清除多余的光刻胶,从而形成带有铜柱的结构。
结合参见图9在形成铜柱后,再次在钝化层130的表面涂布光刻胶/光刻胶,然后再次利用光刻工艺(曝光/显影/烘烤)开口出铜柱的侧壁开口,然后再次利用电镀工艺,在开口槽内电镀一层金属,形成铜柱侧壁的保护层175,其中保护层175的材料可以是镍、金、钯等组合金属。保护层175起到保护铜柱,避免铜柱氧化以及避免上部焊料侧爬的问题。在形成保护层175后,再次利用电浆去残胶机来清除多余的光刻胶,形成带有保护层175的铜柱结构。
结合参见图10,在形成保护层175后,再次在钝化层130的表面涂覆光刻胶/保护胶,然后利用光刻工艺开口出铜柱开口,然后再次利用电镀工艺,在该开口槽内电镀镍、钒层合金,形成防扩层177,其中防扩层177起到防止顶端焊球的锡原子扩散至铜柱上。在形成防扩层177后,再次利用印刷或蒸镀的方式,在开口槽内形成金属焊帽173,其中金属焊帽173可以是锡。
请继续参见图1,在形成金属焊帽173后,将整个结构进行回流,使得焊料形成锡球,然后再次利用电浆去残胶机来清除多余的光刻胶,从而形成了带有锡球的铜柱的结构,完成最终结构。并此处通过将带有光刻胶的结构回流,能够避免焊料回流后扩散至铜柱侧壁的问题。
综上所述,本实施例提供了一种防脱凸块封装结构100的制备方法,在焊垫开口131内设置第一缓冲凸起180,第一缓冲凸起180包覆在导电凸起170的底部的至少两侧,且第一缓冲凸起180的热膨胀系数小于导电凸起170的热膨胀系数,在封装结构内部由于热膨胀系数不匹配产生热应力时,第一缓冲凸起180优先于导电凸起170发生变形,起到应力释放的功能,从而能够有效缓冲导电凸起170的底部应力。并且第一缓冲凸起180能够有效地遮挡导电凸起170的底部,从而起到保护导电凸起170的底部结构的作用,防止底切开口的出现,从而避免出现导电凸起170脱落的情况。此外,通过光刻胶开口后电镀的方式形成金属组合层150,从而不需要蚀刻金属工艺,避免了过度蚀刻的问题。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种防脱凸块封装结构,其特征在于,包括:
基底芯片,所述基底芯片的一侧设置有金属焊垫;
设置在所述基底芯片上的钝化层,所述钝化层上设置有焊垫开口,所述焊垫开口与所述金属焊垫对应,以使所述金属焊垫外露于所述钝化层;
设置在所述金属焊垫上,并位于所述焊垫开口内的金属组合层;
设置在所述金属组合层上的导电凸起;
其中,所述焊垫开口内设置有与所述金属焊垫连接的第一缓冲凸起,所述第一缓冲凸起至少设置在所述焊垫开口相对的两侧,并包覆在所述导电凸起的底部的至少两侧,且所述第一缓冲凸起的热膨胀系数小于所述导电凸起的热膨胀系数,以缓冲所述导电凸起的底部应力。
2.根据权利要求1所述的防脱凸块封装结构,其特征在于,所述焊垫开口内还设置有多个介电分隔块,多个所述介电分隔块间隔设置,并与所述金属焊垫连接,所述金属组合层分布在多个所述介电分隔块的表面和所述金属焊垫的表面。
3.根据权利要求2所述的防脱凸块封装结构,其特征在于,所述焊垫开口内还设置有与所述金属焊垫连接的第二缓冲凸起,所述第二缓冲凸起位于所述焊垫开口的中部,并嵌设在所述导电凸起的内部。
4.根据权利要求3所述的防脱凸块封装结构,其特征在于,所述第一缓冲凸起和所述第二缓冲凸起之间至少设置有两个所述介电分隔块,以使所述第一缓冲凸起两侧的所述金属组合层均与所述金属焊垫连接。
5.根据权利要求2所述的防脱凸块封装结构,其特征在于,每个所述介电分隔块的截面均呈梯形,且每个所述介电分隔块的顶部宽度小于底部宽度,且所述第一缓冲凸起与位于边缘处的所述介电分隔块之间形成间隙缺口。
6.根据权利要求2-5任一项所述的防脱凸块封装结构,其特征在于,所述金属组合层包括粘接层、导电层、阻挡层和润湿层,所述粘接层设置在所述金属焊垫的表面和多个所述介电分隔块的表面,所述导电层设置在所述粘接层上,所述阻挡层设置在所述导电层上,所述润湿层设置在所述阻挡层上,所述导电凸起设置在所述润湿层上,且所述导电层同时与所述导电凸起和所述金属焊垫电连接。
7.根据权利要求2-5任一项所述的防脱凸块封装结构,其特征在于,所述导电凸起包括金属柱和金属焊帽,所述金属柱设置在所述金属组合层上,并通过所述金属组合层与所述金属焊垫电连接,所述金属焊帽设置在所述金属柱的顶部,所述第一缓冲凸起至少包覆在所述金属柱的底部的至少两侧,且所述第一缓冲凸起的热膨胀系数小于所述金属柱的热膨胀系数。
8.根据权利要求7所述的防脱凸块封装结构,其特征在于,所述金属柱和所述金属焊帽之间还设置有防扩层,所述防扩层用于防止所述金属焊帽的金属原子扩散至所述金属柱上。
9.根据权利要求7所述的防脱凸块封装结构,其特征在于,所述金属柱的侧壁上还设置有保护层,所述保护层包覆在所述金属柱的四周,用于防止所述金属柱与外部空气接触。
10.一种防脱凸块封装结构的制备方法,其特征在于,用于制备如权利要求1-9任一项所述的防脱凸块封装结构,所述制备方法包括:
提供一带有金属焊垫的基底芯片;
在所述基底芯片的一侧形成钝化层,并在所述钝化层上设置焊垫开口,所述焊垫开口与所述金属焊垫对应,以使所述金属焊垫外露于所述钝化层;
在所述焊垫开口内形成第一缓冲凸起,所述第一缓冲凸起与所述金属焊垫连接,并至少设置在所述焊垫开口相对的两侧;
在所述焊垫开口内形成金属组合层,所述金属组合层位于所述第一缓冲凸起的内侧;
在所述金属组合层上形成导电凸起;
其中,所述第一缓冲凸起包覆在所述导电凸起的底部的至少两侧,且所述第一缓冲凸起的热膨胀系数小于所述导电凸起的热膨胀系数,以缓冲所述导电凸起的底部应力。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111139284.9A CN113611680B (zh) | 2021-09-28 | 2021-09-28 | 防脱凸块封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111139284.9A CN113611680B (zh) | 2021-09-28 | 2021-09-28 | 防脱凸块封装结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113611680A true CN113611680A (zh) | 2021-11-05 |
CN113611680B CN113611680B (zh) | 2022-01-25 |
Family
ID=78343251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111139284.9A Active CN113611680B (zh) | 2021-09-28 | 2021-09-28 | 防脱凸块封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113611680B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115084048A (zh) * | 2022-08-22 | 2022-09-20 | 成都复锦功率半导体技术发展有限公司 | 一种低应力Low-K半导体器件封装结构及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101241866A (zh) * | 2007-02-05 | 2008-08-13 | 南茂科技股份有限公司 | 具有加强物的凸块结构及其制造方法 |
CN101894814A (zh) * | 2009-02-24 | 2010-11-24 | 宇芯先进技术有限公司 | 焊料凸块ubm结构 |
CN102237317A (zh) * | 2010-04-29 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 集成电路元件与封装组件 |
CN103474402A (zh) * | 2013-09-29 | 2013-12-25 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
CN112908964A (zh) * | 2019-11-19 | 2021-06-04 | 南亚科技股份有限公司 | 具有应力释放特征的半导体元件及其制备方法 |
-
2021
- 2021-09-28 CN CN202111139284.9A patent/CN113611680B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101241866A (zh) * | 2007-02-05 | 2008-08-13 | 南茂科技股份有限公司 | 具有加强物的凸块结构及其制造方法 |
CN101894814A (zh) * | 2009-02-24 | 2010-11-24 | 宇芯先进技术有限公司 | 焊料凸块ubm结构 |
CN102237317A (zh) * | 2010-04-29 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 集成电路元件与封装组件 |
CN103474402A (zh) * | 2013-09-29 | 2013-12-25 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
CN112908964A (zh) * | 2019-11-19 | 2021-06-04 | 南亚科技股份有限公司 | 具有应力释放特征的半导体元件及其制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115084048A (zh) * | 2022-08-22 | 2022-09-20 | 成都复锦功率半导体技术发展有限公司 | 一种低应力Low-K半导体器件封装结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113611680B (zh) | 2022-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6528881B1 (en) | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer | |
US8330272B2 (en) | Microelectronic packages with dual or multiple-etched flip-chip connectors | |
KR100630698B1 (ko) | 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법 | |
US7122459B2 (en) | Semiconductor wafer package and manufacturing method thereof | |
US7112522B1 (en) | Method to increase bump height and achieve robust bump structure | |
JPH11297873A (ja) | 半導体装置およびその製造方法 | |
KR101025349B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
CN113611680B (zh) | 防脱凸块封装结构及其制备方法 | |
CN113517249B (zh) | 凸块缓冲封装结构和凸块缓冲封装结构的制备方法 | |
JPH11354563A (ja) | 半導体配線の構造 | |
US9666548B2 (en) | Method of fabricating connection structure for a substrate | |
US20060252249A1 (en) | Solder ball pad surface finish structure of circuit board and fabrication method thereof | |
US7358177B2 (en) | Fabrication method of under bump metallurgy structure | |
CN113506785B (zh) | 多凸块封装结构及其制备方法 | |
US20040266066A1 (en) | Bump structure of a semiconductor wafer and manufacturing method thereof | |
CN113594122B (zh) | 溢出式凸块封装结构及其制备方法 | |
CN113644041B (zh) | 阶梯凸块封装结构及其制备方法 | |
CN111540721A (zh) | 凸块封装结构和凸块封装结构的制作方法 | |
CN113421870B (zh) | 金属凸块封装结构及其制备方法 | |
CN215342569U (zh) | 凸块封装结构 | |
CN113540004A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
US7144801B2 (en) | Bumping process to increase bump height | |
CN114597137A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
CN115206814A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
EP1621278A1 (en) | Substrate for Pre-soldering material and fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |