JP4528035B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4528035B2
JP4528035B2 JP2004180628A JP2004180628A JP4528035B2 JP 4528035 B2 JP4528035 B2 JP 4528035B2 JP 2004180628 A JP2004180628 A JP 2004180628A JP 2004180628 A JP2004180628 A JP 2004180628A JP 4528035 B2 JP4528035 B2 JP 4528035B2
Authority
JP
Japan
Prior art keywords
film
bonding pad
interlayer insulating
copper
seal ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004180628A
Other languages
English (en)
Other versions
JP2006005202A (ja
Inventor
豊 筒井
紀雄 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004180628A priority Critical patent/JP4528035B2/ja
Priority to US11/153,619 priority patent/US7301244B2/en
Publication of JP2006005202A publication Critical patent/JP2006005202A/ja
Application granted granted Critical
Publication of JP4528035B2 publication Critical patent/JP4528035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Description

本発明は、半導体装置に関し、半導体基板上に外部接続端子を有する半導体装置に関する。
狭パッドピッチのワイヤーボンディングを行ってもボンディングパッドに加わる応力や衝撃に耐えられる半導体装置としては、特許文献１に記載されたものが挙げられる。
特許文献１には、層間絶縁膜にダミーの配線を設けて、ボンディングパッドをこのダミーの配線によって直接支持されるように構成される半導体装置が開示されている。
特開２００１−２６７３２３号公報
ところで、製品出荷時にはこのボンディングパッドは各種試験の対象となり、また接続端子となるボンディングパッドにはチップなどを装着する際にチップの位置決めのためにチップを当てることが多い。このとき受ける衝撃により、ボンディングパッド部分またはその下面にクラックが発生することがある。特に、ＳｉＯＣなどの低誘電率膜を用いたときにクラックが発生しやすい。しかしながら、特許文献１には、このクラックが発生することによる不具合については記載されていない。
一方で、近年における半導体装置の小型化の要請に際し、ボンディングパッドの下面にも電子部品を配置することが望まれている。しかしながら、特許文献１に記載の半導体装置では、前述したクラックが発生する可能性があり、またこのクラックへの対応策も記載されていないため、ボンディング時の衝撃を直接うける場所に電子部品を配置できるほど、信頼性が高いとはいえない。
本発明者等は、ボンディングパッドの下面に電子部品を配置するに際して、製品出荷時に行われる各種試験の対象、およびボンディングのための位置決めの際に受ける衝撃により生じるクラックから浸入する水分が配線の腐食を招くことへの対応、およびボンディングパッドに接続する配線が前述したような衝撃の影響を受けないようにすることなどが半導体装置の信頼性の向上に必要であると考え、本発明に到達した。
そこで、本発明に係る半導体装置は、半導体基板上に外部接続端子を有する半導体装置において、外部接続端子を構成するボンディングパッドと、ボンディングパッドの下面に、少なくとも二層の銅膜と、隣接する銅膜同士を接続するように設けられる接続ビアから形成されるボンディングパッド下部領域と、前記ボンディングパッド下部領域を取り囲むように前記銅膜および前記隣接する銅膜同士を接続する環状導体より構成されるシールリングと、シールリングの外側において前記ボンディングパッドに接続される引き出し配線と、を含む。
このような構成にすることにより、ボンディングパッド下部領域の複数の銅膜および接続ビアからなる特定の構造において、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃が吸収され、このボンディングパッド下部領域で設けられるシールリングによりボンディングパッドに生じるクラック、あるいはボンディングパッドに接する銅膜に至るクラックから進入する水分が外側の引き出し配線に到達することが抑制される。また、引き出し配線をシールリングの外側に配置することにより、引き出し配線が前記衝撃により受ける影響を低減することができるようになる。
また、上記の半導体装置において、シールリングが占める領域よりも内側の領域に開口領域を有するパッシベーション膜をさらに含んでいてもよい。
このように、パッシベーション膜をシールリングが占める領域よりも内側の領域に開口領域を有するように設けることにより、ボンディングパッド下部領域がうける耐衝撃性を向上させることができるようになる。
また、上記の半導体装置において、ボンディングパッド下部領域の前記隣接する銅膜の各々が平面的に設けられていてもよい。
あるいは、ボンディングパッド下部領域の前記隣接する銅膜の各々が平面的に設けられており、銅膜がパッシベーション膜の開口領域よりも大きくなるようにしてもよい。
このように、ボンディングパッド下部領域の銅膜が平面的に設けられ、特に上側の銅膜がパッシベーション膜の開口領域よりも大きくなるようにすることにより、ボンディングパッドがうける衝撃は、ボンディングパッドに直接接する銅膜にて効率よく受けることができるようになる。
また、上記の半導体装置において、銅膜の最下層がボンディングパッド下部領域とシールリングとを含み、シールリングで囲まれた領域をカバーするように形成されていてもよい。
このように、ボンディングパッド下部領域に銅膜が３層以上ある場合であっても、最下層の銅膜にシールリングを含ませて、このシールリングで囲まれた領域をカバーするようにこの最下層の銅膜を形成することで、多層の銅膜で耐衝撃性を実現するとともに、下位の層までクラックが生じた場合に耐湿性を効果的に持たせることが可能になる。
また、上記の半導体装置において、引き出し配線が、シールリングの外側においてボンディングパッドのボンディングパッド下部領域に直接接する平坦領域の端部に直接接続されていてもよい。
このように、ボンディングパッドとそれを接続する引き出し配線との接続方法によってはボンディングパッドを形成するアルミのＥＭ耐性の低下を引き起こす可能性があるところ、引き出し配線をシールリングの外側に配置しかつボンディングパッド下部領域に面する平坦領域をその引き出し配線まで広げ接続することにより、効果的にＥＭ（エレクトロマイグレーション）耐性の低下を抑制することができる。
また、上記の半導体装置において、ボンディングパッド下部領域の銅膜のうち、ボンディングパッドに直接接する銅膜が、接続ビアに接続される部分と、シールリングに接続される部分とで不連続に形成されていてもよい。
また、ボンディングパッド下部領域において、ボンディングパッドに面する銅層を、接続ビアに接続される部分と、シールリングに接続される部分とで不連続に形成することにより、衝撃を一番受けるであろう接続ビアに接続される領域、すなわちボンディングパッドのクラック、あるいはボンディングパッドに接する銅膜に至るクラックが生じた場合に、このクラックによる影響をシールリングに接続される銅層に伝播させることがないため、さらに外側に設けられる配線に対してはクラックによる影響を効果的に低減させることができるようになる。
本発明によれば、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃を吸収し、ボンディングパッドの下面にも電子部品を配置する空間を提供しつつ、ボンディングパッドなどに生じるクラックから進入する水分による配線腐食を抑制し、さらには外部素子への配線が衝撃により受ける影響を低減することができる。
以下、本発明に係る半導体装置の実施形態について、図面を参照しながら詳細に説明する。
なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第一の実施形態）
図１は、本発明の第一の実施形態に係る半導体装置の要部を示す図であり、図２（ａ）は本実施形態における層間絶縁膜２８の上面図であり、図２（ｂ）は本実施形態における層間絶縁膜３２の上面図であり、図２（ｃ）は本実施形態における層間絶縁膜３４の上面図である。
半導体装置４０は、パッシベーション膜３０と、絶縁膜２９に形成されるボンディングパッド２４と、層間絶縁膜２８に形成される第２銅膜４４，シールリング銅膜４６および配線２６、層間絶縁膜３２に形成される接続ビア１８およびシールリング４２、層間絶縁膜３４に形成される第１銅膜１６、絶縁膜１２をこの順に含む。
ボンディングパッド２４は、膜厚が６００〜２５００ｎｍのアルミニウムまたはアルミニウムを主成分とする金属とバリアメタル膜とからなり、例えば最表面から順に第１バリアメタル膜（２０〜１００ｎｍ），ＡｌＣｕ膜（５００〜２０００ｎｍ），第２バリアメタル膜（８０〜４００ｎｍ）により構成される。
また、ボンディングパッド２４は、外部接続端子を構成する。すなわち、ＬＳＩの組立て時に、各回路素子とＬＳＩの外部とを電気的に接続するためのワイヤがボンディングされるようになっている。あるいは、ボンディングパッド２４は、他の半導体チップと積層して相互に接続するフリップチップボンディングや、配線基板上に半導体チップをフェースダウンボンディングする場合の接続用端子としても用いられるようになっている。
また、ボンディングパッド２４には、バリアメタル膜６２を介して、後述する第２銅膜４４と、後述するシールリングを構成するシールリング銅膜４６と、外部素子に接続するための引き出し配線である配線２６とが接続されている。これにより、ボンディングパッド２４に接続された外部素子、例えばチップと、配線２６とが電気的に接続される。
また、ボンディングパッド２４は、バリアメタル膜６０を介して、ＳｉＯ2膜などの膜厚１００〜２００ｎｍ程度の絶縁膜（不図示）に覆われ、さらにポリイミドなどの膜厚３００〜８０００ｎｍ程度のパッシベーション膜３０により覆われる。
また、このパッシベーション膜３０の開口領域の大きさと、ボンディングパッド２４の平坦領域の大きさ、およびシールリング４２が占める領域の大きさについてであるが、図１に示したように、シールリング４２が占める領域の大きさを、ボンディングパッド２４の平坦領域ｔより小さく、パッシベーション膜３０の開口領域ｓよりも大きくしてもよい。具体的には、ボンディングパッド平坦領域ｔを４０〜６０μｍ×９０〜１３０μｍとし、パッシベーション膜開口領域ｓを３５〜５５μｍ×８５〜１２５μｍとし、シールリング４２が占める領域は、平坦領域ｔと開口領域ｓとの間で適宜決定することができる。
このように、ボンディングパッド２４が衝撃をうける開口領域をシールリング４２が占める領域よりも内側の領域とすることにより、シールリング４２の部分で衝撃を受けることを回避することができるとともに、二つの銅膜４４，１６と接続ビア１８とからなるボンディングパッド下部領域４８にて衝撃を効率的に吸収させることができるため、ボンディングパッド２４がうける耐衝撃性を向上させることが可能になる。
また、ボンディングパッド下部領域には、３層以上の銅膜により耐衝撃性を実現してもよく、この場合、最下層の銅膜にシールリングを含ませて、このシールリングで囲まれた領域をカバーするようにこの最下層の銅膜を形成することで、多層の銅膜で耐衝撃性を実現するとともに、下位の層までクラックが生じた場合に耐湿性を効果的に持たせることが可能になる。
なお、接続ビア１８は、図１などに示したように、複数あればより効果的に衝撃吸収が可能になるが、一つであっても本発明の効果を奏することは言うまでもない。
また、配線２６とボンディングパッド２４とをコンタクトホールを介して接続することなく、当該ボンディングパッド２４の下面のシールリング４２の外側における端部の平坦領域に直接接続させることで、ボンディングパッドとそれを接続する引き出し配線との接続方法によってはボンディングパッドを形成するアルミのＥＭ耐性の低下を引き起こす可能性があるところ、引き出し配線をシールリングの外側に配置しかつボンディングパッド下部領域に面する平坦領域をその引き出し配線まで広げ接続することにより、効果的にＥＭ耐性の低下を抑制することができる。
また、第２銅膜４４，シールリング銅膜４６および配線２６は、膜厚が３００〜２０００ｎｍの銅または銅を主成分とする金属からなる金属膜である。また、第２銅膜４４と、層間絶縁膜２８および３２との間には、ＴａＮ膜、Ｔａ膜からなるバリアメタル膜６８が、同様に、シールリング銅膜４６と層間絶縁膜２８，３２との間にはバリアメタル膜７０が、また、配線２６と層間絶縁膜２８，３２との間にはバリアメタル膜６６がそれぞれ形成されている。
また、図２（ａ）に示したように、層間絶縁膜２８では、第２銅膜４４が所定の領域を占めるように平面的に設けられ、この第２銅膜４４を取り囲むようにシールリング銅膜４６が設けられている。また、配線２６は、このシールリング銅膜４６の外側に形成されている。なお、図１には断面ＡＡ'における層間絶縁膜２８の断面が示されている。
図１に戻り、第２銅膜４４の下面で層間絶縁膜３２を挟んで層間絶縁膜３４に第１銅膜１６が形成されている。この第１銅膜１６は、第２銅膜４４と同様に、膜厚が３００〜２０００ｎｍの銅または銅を主成分とする金属からなる金属膜である。また、第１銅膜１６と層間絶縁膜３４および絶縁膜１２との間には、ＴａＮ膜、Ｔａ膜からなるバリアメタル膜７４が形成されている。
また、第２銅膜４４と第１銅膜１６との間の層間絶縁膜３２に、深さ３００〜２０００ｎｍの銅または銅を主成分とする金属からなり、両銅膜同士を接続する複数の接続ビア１８が形成されている。同様に、シールリング銅膜４６と第１銅膜１６との間の層間絶縁膜３２に、同様に両銅膜同士を接続する深さ３００〜２０００ｎｍの銅または銅を主成分とする環状導体からなるシールリング４２が形成されている。
また、接続ビア１８と、層間絶縁膜３２および第１銅膜１６との間には、ＴａＮ膜、Ｔａ膜からなるバリアメタル膜７６が、同様に、シールリング４２と層間絶縁膜３２，３４との間にはバリアメタル膜７２が、それぞれ形成されている。
また、図２（ｂ）に示したように、層間絶縁膜３２では、第２銅膜４４の下面にあたる領域に複数の接続ビア１８が平面的に設けられ、この領域の周囲にシールリング４２が設けられている。なお、図１には断面ＢＢ'における層間絶縁膜３２の断面が示されている。また、図２（ｃ）には、層間絶縁膜３２の下面の層間絶縁膜３４に設けられた、前述の第１銅膜１６が示されている。この第１銅膜１６は、シールリング４２により囲まれた領域をカバーするように形成されている。
なお、接続ビア１８は、例えば図２（ｂ）のドット形状の接続ビアだけでなく、スリット形状の接続ビアであってもよい。
このようにして、ボンディングパッド２４の下面に直接接するように、第２銅膜４４，シールリング銅膜４６，複数の接続ビア１８および第１銅膜１６から構成されるボンディングパッド下部領域４８を設けることで、このボンディングパッド下部領域の構造において、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃を吸収させることができるようになる。
また、ボンディングパッド下部領域４８の銅膜４４，１６を平面的に設けて、特に上側の第２銅膜４４がパッシベーション膜３０の開口領域よりも大きくなるようにすることにより、ボンディングパッド２４がうける衝撃は、ボンディングパッド２４に直接接する第２銅膜４４にて効率よく受けることができるようになる。
また、シールリング４６をボンディングパッド下部領域４８の周囲に設けることで、ボンディングパッドにクラックが生じた場合に、このクラックから進入する水分が配線２６に到達するのを抑制することができる。
さらに、配線２６を、シールリング４６の外側に配置することにより、配線が製品出荷時の各種試験の際の衝撃や、ボンディングのための位置決めに対する衝撃にさらすようなことがなくなるため、衝撃から受ける影響を低減することができるようになる。
また、図１に示したように、ボンディングパッド下部領域４８において、ボンディングパッド２４に接続する銅膜を、第２銅膜４４と、シールリング銅膜４６とで不連続に形成することにより、衝撃を一番受けるであろう接続ビアに接続される領域、すなわち第２銅膜４４にクラックが生じた場合に、このクラックによる影響をシールリングに接続されるシールリング銅膜４６に伝播させることがないため、さらに外側に設けられる配線２６に対してはクラックによる影響を効果的に低減させることができるようになる。また、前述したように、パッシベーション膜３０の開口領域をシールリング４２よりも内側にすることにより衝撃をうける領域を第２銅膜４４に限定することができるため、配線に及ぶクラックによる影響をより効果的に低減することができるようになる。
また、このような構成により、図１には示さないが、ボンディングパッドの直下に電子部品を配置することが可能になる。
次に、本実施形態の製造方法について説明する。
図３および図４は、本実施形態に係る半導体装置の製造工程を示す図である。
絶縁膜１２（図３（ａ））上に、ＣＶＤ（chemical vapor deposition）法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜、３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜３４を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法により、第２銅膜を形成するための溝を形成する。次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル膜とタンタル窒化膜との積層膜からなるバリアメタル膜を形成した後、続けて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成して、溝内に完全に銅膜を埋め込むようにする。続いて、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去して、バリアメタル膜７４および第１銅膜１６が形成される（図３（ｂ））。
次に、層間絶縁膜３４上に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜、膜厚が３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜３２を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法によりビアホールおよび環状溝を形成する。次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル窒化膜とタンタル膜とを順に積層してバリアメタル膜を形成した後、続けて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成してビアホール内および環状溝内に完全に銅膜を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去してビアホール内および環状溝内に残したバリアメタル膜７６および銅膜から接続ビア１８および環状導体を形成する。ここで、外周に形成された環状溝内のバリアメタル膜７２および銅膜と、その上下に位置する第１銅膜および第２銅膜によりシールリング４２が構成される（図３（ｃ））。
次に、層間絶縁膜３２上に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜、膜厚が３００〜２０００ｎｍのシリコン酸化膜またはＳｉＯＣなどの低誘電率膜からなる層間絶縁膜２８を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法により、第２銅膜４４，シールリング銅膜４６および配線２６のそれぞれを形成するための溝をそれぞれについて形成する。次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル窒化膜とタンタル膜とを順に積層してバリアメタル膜を形成した後、続けて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成してこれらの溝内に完全に銅膜を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去して、バリアメタル膜６８および第２銅膜４４，バリアメタル膜７０およびシールリング銅膜４６、およびバリアメタル膜６６および配線２６をそれぞれ形成する（図４（ａ））。
次に、層間絶縁膜２８上に、ＣＶＤ法により全面に膜厚が６００〜２５００ｎｍのシリコン酸化（ＳｉＯ2）膜からなる絶縁膜２９を形成した後、フォトリソグラフィ技術により、ボンディングパッド２４となるＡｌを主成分とする積層膜を設けるためのレジストパターンをシリコン酸化膜上に形成する。次に、エッチングにより露出したシリコン酸化膜を除去して開口部を形成し、レジストパターンを除去した後、スパッタ法により表層側から順に第１バリアメタル膜（２０〜１００ｎｍ），ＡｌＣｕ膜（５００〜２０００ｎｍ），第２バリアメタル膜（８０〜４００ｎｍ）からなる積層膜を形成する（図４（ｂ））。
続いて、形成された積層膜の最上層である第１バリアメタル膜上に、フォトリソグラフィ技術によりボンディングパッド２４を形成するためのレジストパターンを形成し、エッチングにより露出した部分の積層膜を除去してボンディングパッド２４を形成した後、レジストパターンを除去する。
次に、ボンディングパッド２４の最上層の第１バリアメタル膜を覆うように、膜厚１００〜２００ｎｍのシリコン酸化（ＳｉＯ2）膜を形成し、さらにこのシリコン酸化膜の上に、膜厚３００〜８０００ｎｍ程度のポリイミド膜などを積層しパッシベーション膜を形成する。次に、フォトリソグラフィ技術によりボンディングパッド２４上のパッシベーション膜に開口部を形成し、この開口部に露出した前記積層膜の最上層の第１バリアメタル膜をエッチングにより除去して、ボンディングパッド２４のＡｌＣｕ膜を露出させて、前述した大きさの開口部を有するパッシベーション膜３０を形成する（図４（ｃ））。
また、ここではシングルダマシン法により接続ビアを形成する製造工程について説明したが、以下に説明するデュアルダマシン法により接続ビアを形成してもよい。
図３（ｂ）に示した工程を経た後に、層間絶縁膜３４上に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜と、膜厚が３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜を（順に）積層して、層間絶縁膜３２を形成した後、続けてＣＶＤ法により全面に、膜厚が１０〜５０ｎｍのシリコン窒化膜、膜厚が３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜を（順に）積層して層間絶縁膜２８を形成する。
次に、フォトリソグラフィ技術を使用したプラズマエッチング法により最上の層間絶縁膜２８に第２銅膜４４，シールリング銅膜４６および配線２６のそれぞれを形成するための溝をそれぞれについて形成するとともに、下側の層間絶縁膜３２に接続ビアおよびシールリングを形成するためのビアホールを形成する。
次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル窒化膜とタンタル膜とを順に積層してバリアメタル膜を形成した後、続いて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成して上側の層間絶縁膜２８に設けた溝および下側の層間絶縁膜３２に設けたビアホールの中に完全に銅膜を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去して、上側の層間絶縁膜２８にはバリアメタル膜６８および第２銅膜４４，バリアメタル膜７０およびシールリング銅膜４６、およびバリアメタル膜６６および配線２６をそれぞれ形成するとともに、下側の層間絶縁膜３２には、バリアメタル膜７６および銅膜から接続ビア１８を形成し、最外周にはバリアメタル膜７２および銅膜からシールリング４２を形成する（図４（ａ））。以下は、上述したような工程を経て、半導体装置が形成される。
なお、層間絶縁膜にＳｉＯＣなどの低誘電率膜を用いた例を説明したが、シリコン酸化膜を用いても差し支えない。
（第二の実施形態）
図５は、本発明の第二の実施形態に係る半導体装置の要部を示す図である。
本実施形態に係る半導体装置１０は、図１の第一の実施形態において層間絶縁膜２８に設けた第２銅膜４４およびシールリング銅膜４６を連続して形成して、一つの第２銅膜２２とした以外は、第一の実施形態に係る半導体装置４０と同様の構成を有する。
また、半導体装置１０の製造方法も、第一の実施形態で説明した方法がほぼそのまま利用することができる。
このようにして、ボンディングパッド２４の下面に直接接するように、第２銅膜２２，複数の接続ビア１８および第１銅膜１６から構成されるボンディングパッド下部領域５０を設けることで、このボンディングパッド下部領域の構造において、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃を吸収させることができるようになる。
また、シールリング２０をボンディングパッド下部領域５０の周囲に設けることで、ボンディングパッドにクラックが生じた場合に、このクラックから進入する水分が配線２６に到達するのを抑制することができる。
さらに、配線２６を、シールリング２０の外側に配置することにより、配線が製品出荷時の各種試験の際の衝撃や、ボンディングのための位置決めに対する衝撃にさらすようなことがなくなるため、衝撃から受ける影響を低減することができるようになる。
また、このような構成により、図５には示さないが、ボンディングパッドの直下に電子部品を配置することが可能になる。
（第三の実施形態）
図６は、本発明の第三の実施形態に係る半導体装置の要部を示す図である。
本実施形態に係る半導体装置９０は、第一の実施形態に係る半導体装置４０の下側に積層配線８０が設けられ、さらに最下層の層間絶縁膜８２に接するように半導体基板としてのシリコン基板８６が設けられている。このシリコン基板８６においては、外部接続端子となる半導体装置４０の開口部の直下に電子素子であるＭＯＳ（metal oxide semiconductor）８４を配置することができる。
本実施形態の半導体装置４０では、前述したように、ボンディングパッドの下面にも電子部品を配置することができるほどに半導体装置の信頼性を向上させることができるため、この半導体装置４０を外部接続端子とのボンディングパッドを構成する部分として用いることで、ボンディングパッドの直下に品質を損なうことなく電子デバイスを配置することが可能になり、さらにはチップ面積を小さくすることが可能になる。したがって、半導体チップ自体のレイアウトの自由度も上がることになる。
本発明の第一の実施形態に係る半導体装置の要部を示す図である。 図２（ａ）は本実施形態における層間絶縁膜２８の上面図であり、図２（ｂ）は本実施形態における層間絶縁膜３２の上面図であり、図２（ｃ）は本実施形態における層間絶縁膜３４の上面図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の第二の実施形態に係る半導体装置の要部を示す図である。 本発明に係る半導体装置の適用例を示す図である。
１０ 半導体装置
１６ 第１銅膜
１８ 接続ビア
２０ シールリング
２２ 第２銅膜
２４ ボンディングパッド
２６ 配線
２８ 層間絶縁膜
２９ 絶縁膜
３０ パッシベーション膜
３２ 層間絶縁膜
３４ 層間絶縁膜
４０ 半導体装置
４２ シールリング
４４ 第２銅膜
４６ シールリング銅膜
４８ ボンディングパッド下部領域
５０ ボンディングパッド下部領域

Claims (6)

  1. 第１の層間絶縁膜に形成された第１の銅膜と、
    第２の層間絶縁膜に形成されたビアおよび前記ビアの外周領域に形成された第１のシールリングと、
    第３の層間絶縁膜に形成され、前記第１の銅膜に前記ビアを介して接続される第２の銅膜および前記第２の銅膜を囲み、かつ、平面視したときに、前記第１のシールリングと同一領域に形成された第２のシールリングと、
    前記第３の層間絶縁膜上に形成された凹部を有する第４の層間絶縁膜および前記凹部に形成されたボンディングパッドと
    を有し、
    前記第１の銅膜および前記ボンディングパッドは前記第１のシールリングと前記第２のシールリングにより接続され、かつ、前記第３の層間絶縁膜に前記第２のシールリングの外側の前記第２のシールリングが形成された領域と不連続な領域に前記ボンディングパッドに接する引き出し配線を有する半導体装置。
  2. 前記第４の層間絶縁膜上に開口部の形成されたパッシベーション膜を有し、前記引き出し配線を前記開口部の外側の領域に有する請求項１に記載の半導体装置。
  3. 平面視したときに、前記第１の銅膜の占める領域よりも内側の領域に前記開口部を有する請求項２に記載の半導体装置。
  4. 平面視したときに、前記第１のシールリングの占める領域よりも内側の領域に前記開口部を有する請求項２または３に記載の半導体装置。
  5. 前記第１の層間絶縁膜、前記第２の層間絶縁膜および前記第３の層間絶縁膜は炭素を含有する低誘電率膜であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
  6. 半導体基板と、前記半導体基板と前記第１の層間絶縁膜の間に電子素子を有し、前記電子素子が前記ボンディングパッド下部に設けられている請求項１〜５のいずれか１つに記載の半導体装置。
JP2004180628A 2004-06-18 2004-06-18 半導体装置 Active JP4528035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004180628A JP4528035B2 (ja) 2004-06-18 2004-06-18 半導体装置
US11/153,619 US7301244B2 (en) 2004-06-18 2005-06-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180628A JP4528035B2 (ja) 2004-06-18 2004-06-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2006005202A JP2006005202A (ja) 2006-01-05
JP4528035B2 true JP4528035B2 (ja) 2010-08-18

Family

ID=35479796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180628A Active JP4528035B2 (ja) 2004-06-18 2004-06-18 半導体装置

Country Status (2)

Country Link
US (1) US7301244B2 (ja)
JP (1) JP4528035B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
JP2006332533A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
CN100413066C (zh) * 2005-11-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 低k介电材料的接合焊盘和用于制造半导体器件的方法
JP4820683B2 (ja) * 2006-04-28 2011-11-24 川崎マイクロエレクトロニクス株式会社 半導体装置と半導体装置の絶縁破壊防止方法
JP5111878B2 (ja) 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8178980B2 (en) 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
JP2010093163A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体装置
JP2011146563A (ja) * 2010-01-15 2011-07-28 Panasonic Corp 半導体装置
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US8730656B2 (en) * 2010-11-12 2014-05-20 Apple Inc. Unitary housing for electronic device
WO2011107044A2 (zh) * 2011-04-19 2011-09-09 华为技术有限公司 焊盘的防水结构、防水焊盘和形成该防水结构的方法
US9093432B2 (en) 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
CN103579008B (zh) * 2012-07-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
CN103779234A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件封装结构以及制备方法
TWI570822B (zh) * 2014-01-24 2017-02-11 矽品精密工業股份有限公司 基板結構及其製法
JP6580880B2 (ja) * 2015-06-23 2019-09-25 ローム株式会社 半導体集積回路
JP2018064059A (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置
CN111509008B (zh) * 2020-04-20 2023-12-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064945A (ja) * 1996-08-20 1998-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2001015516A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2001298029A (ja) * 1999-12-16 2001-10-26 Lucent Technol Inc ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267323A (ja) 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4555540B2 (ja) * 2002-07-08 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064945A (ja) * 1996-08-20 1998-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2001015516A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2001298029A (ja) * 1999-12-16 2001-10-26 Lucent Technol Inc ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法

Also Published As

Publication number Publication date
JP2006005202A (ja) 2006-01-05
US7301244B2 (en) 2007-11-27
US20050280149A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
JP4528035B2 (ja) 半導体装置
KR101677507B1 (ko) 반도체 장치의 제조 방법
US7663250B2 (en) Wafer level package and manufacturing method thereof
JP4449824B2 (ja) 半導体装置およびその実装構造
CN101765913B (zh) 底部粗糙度减小的半导体部件的应力缓冲元件
JP5027431B2 (ja) 半導体装置
JP4646993B2 (ja) 半導体装置
JP4946436B2 (ja) 半導体装置及びその製造方法
TWI546872B (zh) 電子元件與半導體元件
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
US20100065954A1 (en) Bond pad structures and semiconductor devices using the same
KR20120061309A (ko) 반도체 장치의 제조 방법
JP2004172190A (ja) 半導体装置
TWI421988B (zh) 凸塊接墊結構
WO2006080337A1 (ja) 半導体装置およびその製造方法と、積層型半導体集積回路
JP4280204B2 (ja) 半導体装置
CN110676227A (zh) 包括凸块结构的半导体芯片和包括半导体芯片的半导体封装
US8044482B2 (en) Semiconductor device
JP7367669B2 (ja) 半導体装置
JP4844392B2 (ja) 半導体装置及び配線基板
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
JP2005142351A (ja) 半導体装置およびその製造方法
JP4663510B2 (ja) 半導体装置
US11335571B2 (en) Semiconductor device including a package substrate and a semiconductor chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100330

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4528035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140611

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350