JP2001298029A - ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 - Google Patents

ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法

Info

Publication number
JP2001298029A
JP2001298029A JP2000381501A JP2000381501A JP2001298029A JP 2001298029 A JP2001298029 A JP 2001298029A JP 2000381501 A JP2000381501 A JP 2000381501A JP 2000381501 A JP2000381501 A JP 2000381501A JP 2001298029 A JP2001298029 A JP 2001298029A
Authority
JP
Japan
Prior art keywords
film
bond pad
semiconductor device
forming
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000381501A
Other languages
English (en)
Other versions
JP4138232B2 (ja
Inventor
Sailesh Chittipeddi
チッティぺッディ サイレッシュ
William Thomas Cochran
トーマス コチラン ウィリアム
Sumuuha Ihyuuda
スムーハ イヒューダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/465,089 external-priority patent/US6838769B1/en
Priority claimed from US09/465,075 external-priority patent/US6417087B1/en
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001298029A publication Critical patent/JP2001298029A/ja
Application granted granted Critical
Publication of JP4138232B2 publication Critical patent/JP4138232B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 （修正有） 【課題】 ボンドパッドの下の領域を能動デバイスのた
めに利用することができるボンドパッド構造。 【解決手段】 集積回路の内部にデュアル食刻ボンドパ
ッドを形成するための方法が、ストレス効果に対して抵
抗性があり、ボンドパッドを能動回路の上に形成するこ
とができる。開口部の上の部分の底面上に障壁膜を有し
ているボンドパッドの開口部を形成することによってデ
ュアル食刻構造を形成するステップと、底面を通って下
側に伸びているビアを形成する。障壁膜はボンドパッド
の開口部の上側の部分の底面を形成し、また、デュアル
食刻構造を形成するために底面を通って伸びているビア
も含む。ボンドパッドは、外部配線をボンドパッドにボ
ンドする時に発生する可能性のあるクラッキングなどの
ストレス効果に対して強いボンドパッドを提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概して、集積回路
の分野に関し、特に、集積回路および、ボンドパッドの
下に能動回路の少なくとも一部分を配置している集積回
路を形成するための方法に関する。
【０００２】
【従来の技術】現代の先進の半導体プロセス技術によっ
て、集積回路デバイスの内部の集積レベルを高めること
ができるようになるにつれて、集積回路デバイスが作ら
れる基板の内部の利用できる空間を十分に利用すること
が益々重要になってきている。集積回路デバイスはそれ
が形成されている半導体基板の内部にまだ含まれている
時は、特にチップとしても知られている。チップのサイ
ズは大部分において完成された集積回路デバイスを形成
するために組み合わせる個々のデバイスの密度および個
数によって決定される。チップのサイズを最小化または
削減することによって、固定された寸法の基板の内部
に、より多くのチップを生成することができ、それによ
って製造コストが下げられる。
【０００３】各集積回路デバイスは外部部品に対して電
気的接続を提供するために使われる多数のボンドパッド
を含む。より詳しく言えば、組立集積回路パッケージの
外部ピンと集積回路そのものとの間の電気的接続は、一
般にそのチップの周辺に置かれているボンドパッドを通
じて行われる。ボンドパッドは金属領域であり、それは
複数の個々のデバイスに電気的に接続され、個々のデバ
イスが組み合わさって、バッファおよび他の電気的導体
相互接続によって集積回路を形成する。外部の配線をボ
ンドパッドに対して結合するために使われる従来のボン
ディング技術のため、そしてまた設計の制約のために、
ボンドパッドの寸法は、その集積回路デバイスを形成す
るために組み合わされるトランジスタまたは他の個々の
デバイスなどの他の部材に比較して大きい。従って、ボ
ンドパッドはチップ表面の大きな部分を占有するか、ま
たはカバーする。従って、ボンドパッドの下の領域はチ
ップを含んでいる基板の表面の大きな部分を占める。従
来、ボンドパッドを形成するために使われる領域は、あ
る意味では、その集積回路の他のデバイスを形成するた
めに使うことができる領域を犠牲にしていた。従って、
ボンドパッドの下に能動デバイスを提供することによっ
てその集積回路の集積レベルを増加させることができ、
そしてまた、チップ・サイズを小さくすることもできる
ことを理解することができるだろう。
【０００４】パッケージとボンドパッドとの間の電気的
接続は、高い導電性以外に、物理的なインテグリティを
必要とする。集積回路のボンドパッドに対してパッケー
ジの外部配線をボンドするために使われる従来のボンデ
ィング・プロセスは、通常、超音波エネルギー以外に、
高い温度、高い圧力のいずれかまたはその両方を必要と
する。これらの効果は物理的インテグリティが高く、そ
して電気抵抗が小さい外部配線とボンドパッドとの間の
接続を行うために必要である。
【０００５】
【発明が解決しようとする課題】しかし、配線をボンド
パッドに結合するために使われるこれらの条件によっ
て、ボンドパッドが普通に形成される誘電体膜の中に欠
陥を生じる可能性がある。
【０００６】ボンドパッドは従来はボンドパッドの金属
を基板から、およびそのボンドパッドの下に形成される
可能性のある他の電気的デバイスから電気的に絶縁する
ための誘電体の上に形成される。外部配線をボンドパッ
ドに結合するために使われる従来の方法の条件によっ
て、ボンドパッドの下に形成される誘電体膜の中に機械
的ストレスが発生する可能性がある。そのストレスによ
って欠陥が生じる可能性があり、その欠陥の結果、ボン
ドパッドとその下にある基板（導電性であることが多
い）、および他のデバイス（それらがボンドパッドの下
に形成される場合）との間に形成される誘電体を通して
漏洩電流が流れる可能性がある。従って、従来のプロセ
ス技術を使うことによって、これらの漏洩電流が、ボン
ドパッドの下に能動デバイスを組み込むことの妨げとな
る。この制限によって集積レベルが低下し、そしてデバ
イスの目的のために基板の空間を有効に利用することが
できなくなる。
【０００７】ボンドパッドの下の基板領域を能動デバイ
スのために使うための試みがなされてきた。その試みは
従来のワイヤ・ボンディング技術を使ってなされてき
た。例えば、チッティペディ（Ｃｈｉｔｔｉｐｅｄｄ
ｉ）他に対する米国特許第５，７５１，０６５号は基板
とボンドパッドとの下に形成された他のデバイスに及ぼ
すボンディング・プロセスのストレスの影響を最小化す
るために、ボンドパッドの下に形成される誘電体の下に
追加の金属膜を提供することを開示している。金属は柔
軟であり、そのストレスを吸収するように働く。しか
し、追加の金属膜を使ったこの技法は、その修正された
ボンドパッド構造を作るために金属膜を蒸着してパター
ニングするための追加のプロセス・ステップのシーケン
スを必要とする。これらの追加のプロセス・ステップは
時間が掛かり、集積回路を作るための製造コストおよび
材料コストを増加させる。
【０００８】本発明は、従来の技術の欠点を克服し、ボ
ンドパッドの下の領域を能動デバイスのために利用する
ことができるボンドパッド構造を形成するための新しい
デバイスおよび方法を提供する。その方法は従来のワイ
ヤ・ボンディング技法を使うことによって発生されるス
トレスを収容する目的で別の金属膜を形成することを必
要としない。
【０００９】
【課題を解決するための手段】本発明によれば、集積回
路デバイスの内部の能動デバイスの上にデュアル食刻ボ
ンドパッド構造が形成される。ボンドパッドの開口部の
上の部分は障壁膜および複数のビアホールから形成され
ている下側の面を含み、ビアホールはその障壁膜を通
り、そしてその障壁膜の下の誘電体膜を通って伸びてい
る。ボンドパッドは金属から形成され、そしてビアホー
ルがボンドパッドの金属と他の部材との間の電気的接続
を提供し、他の部材のいくつかがボンドパッドの下に形
成されている能動デバイスである。
【００１０】本発明のもう１つの態様によれば、デュア
ル食刻ボンドパッド構造が集積回路デバイスの内部の能
動デバイスの上に形成される。そのボンドパッドの開口
部の上部は、１つの障壁層と複数のビアホールから形成
され、ビアホールは障壁膜を通って、その障壁膜の下の
誘電体膜を通って伸びている。ボンドパッドは金属から
形成され、ビアホールはボンドパッドの金属と他の部材
との間の電気的接続を提供する。他の部材のいくつかは
ボンドパッドの下に形成されている能動デバイスであ
る。
【００１１】
【発明の実施の形態】添付の図面を参照しながら、以下
の詳細な説明を読めば本発明を最もより理解することが
できる。ここで、通常の慣習により、図面の種々の部材
は正確に縮尺したものでないことを強調しておく。それ
どころか、種々の部材の寸法は、図を見やすくするため
に、任意に大きくしたり、小さくしてある。図１は、本
発明のボンドパッド構造を示している断面図である。ボ
ンドパッド２７が基板１の上に形成されているボンドパ
ッド領域４０の内部に形成されている。ボンドパッド領
域４０の内部およびボンドパッド２７の下にトランジス
タ７などの能動デバイスを形成することができる。
【００１２】さらに詳しく言えば、図１は、基板１の上
のボンドパッド領域４０の中に形成されたボンドパッド
２７を示している。基板１は任意の適切な基板であって
よく、その上に半導体デバイスおよび集積回路が形成さ
れる。１つの実施形態においては、基板１はシリコン・
ウェーハであってよい。ボンドパッド２７は金属膜１７
から形成されている。金属膜１７は集積回路の内部で導
電膜として使われる任意の適切な金属膜であってよい。
そのような導電膜の例としては、タングステン、アルミ
ニウム、銅およびそれらの合金、例えば、ＡｌＣｕＳｉ
などがある。他の例示としての実施形態(図示せず）に
おいては、金属膜１７は上記の金属膜の１つ、および障
壁膜などの別の膜を含んでいる複合膜であってよい。
【００１３】ボンドパッド２７は障壁膜１３から形成さ
れている下側の面１４を含む。図１に示されている実施
形態においては、障壁膜１３はボンドパッド領域４０を
超えて周辺へも伸びている。ボンドパッド２７の頂面２
４は、上部の誘電体膜１５の頂面２３と本質的に同一平
面上にあり、誘電体膜１５の内部にボンドパッドの開口
部２０が形成されている。障壁膜１３の下に下側の誘電
体膜１１があり、それは一般にボンドパッド２７を導電
膜５から、そしてボンドパッド２７の下のボンドパッド
領域４０の内部に形成される可能性のある他の能動デバ
イスから絶縁する。この実施形態においては、ビアホー
ル１９（以下「ビア」）はボンドパッド２７と導電膜５
との間の直接の電気的接続を提供する。各種の実施形態
において、導電膜５はパターン化することができるアル
ミニウムまたは銅などの金属膜、ポリシリコンまたは他
の半導体膜またはパターン化された半導体膜であってよ
い。１つの実施形態においては、導電膜５はＡｌＣｕＳ
ｉまたは他のアルミニウムまたは銅の合金などのパター
ン化された金属合金膜とすることができる。
【００１４】金属膜１７は、上部の誘電体膜１５の内部
に形成された開口部２０の内部に含まれている。電気的
接続がボンドパッド２７と導電膜５との間に、ボンドパ
ッドの底面１４を形成する障壁膜１３を通って、そして
下側の誘電体膜１１を通って形成されているビア１９に
よって提供されている。開口部２０とビア１９が一緒に
デュアル食刻構造を形成する。図１に示されている実施
形態においては、導電膜５はさらに、絶縁膜３の中に形
成されているコンタクト９によって、ボンドパッド領域
４０の内部の基板１の上に形成されているトランジスタ
７に対して結合されている。他の実施形態においては、
導電膜５は、ボンドパッド領域４０の内部に含まれてい
ない他のデバイスに対して追加的に、あるいは代わりに
横方向に接続されるようにすることができる。
【００１５】図１は、導電膜５の面６に対してそれぞれ
直接に伸びているビア１９を示しているが、導電膜がパ
ターン化された膜である実施形態においては、パターン
化された導電膜５が存在しない場所のボンドパッド領域
４０の内部の領域までビア１９を追加的に、あるいは代
わりに伸ばすことができる。
【００１６】絶縁膜３は、ボンドパッド領域４０の内部
の基板１の上および内部に形成された他のデバイスから
導電膜５を一般的に絶縁する。ボンドパッド２７の下の
基板１の内部に、そしてボンドパッド領域４０の内部に
形成されたソース領域Ｓおよびドレイン領域Ｄを含んで
いるトランジスタ７が示されているが、他の能動デバイ
スも使えることを理解されたい。本発明の１つの利点
は、任意の各種の能動デバイスを、ボンドパッド領域４
０の内部およびボンドパッド２７の下の基板１の中また
は内部に形成することができることである。これはボン
ドパッドのデュアル食刻構造および、ボンドパッド領域
４０の内部のボンドパッド開口部の下側の面を形成して
いる障壁膜１３の存在のためである。さらに、２つ以上
の能動デバイスをボンドパッド領域４０の内部に含める
ことができることを理解されたい。
【００１７】図１に示されている完成された構造はボン
ドパッド２７の頂面２４に対してボンドされている導電
性の外部配線２５も含む。本発明のボンドパッドの構造
のために、外部配線２５が従来のボンディング方法（下
にある基板に、通常、ストレスを加える）を使って頂面
２４に対して外部配線２５がボンドされる時、下側の誘
電体膜１１などの下にある誘電体膜におけるクラックの
形成が防止される。従って、ボンディング・プロセスに
付随するストレスの影響が緩和される。下にある誘電体
膜を通しての漏洩が抑圧され、ボンドパッド４０の内部
でボンドパッド２７の下にトランジスタ７などの能動デ
バイスを含めることができる。
【００１８】図２は、本発明によるボンドパッド構造の
もう１つの実施形態を示している。図２に示されている
構造は図１に示されているボンドパッド構造と実質的に
同じであるが、図２においては障壁膜１３はボンドパッ
ド領域４０を超えて周辺までは伸びていない。ボンドパ
ッド領域４０の内部の障壁膜１３の存在およびビア１９
を含んでいるボンドパッド２７のデュアル食刻構造は、
外部配線２５がボンドパッド２７の頂面２４にボンドさ
れるボンディング・プロセスの間に下にある膜の中のス
トレス関連の欠陥を抑圧するのに十分である。図２の他
の特徴は図１の特徴と同じであり、図１に関連して説明
されたのと同じである。
【００１９】図３は、図１および図２に示されている各
断面構造の頂面を示している平面図である。従って、点
線１９はボンドパッドの下およびボンドパッド領域４０
の内部に形成されている部材に対する接続を提供するこ
とができるボンドパッドから下に伸びている図１および
図２に示されているビアを表している。リード線２９は
基板１の上または内部に形成されている他の部材に対す
る電気的接続を提供する。ボンドパッド２７の構成は、
図３に示されている四角形の構造に限定されることが意
図されていないことを理解されたい。むしろ、ボンドパ
ッド２７は各種の形状をとることができる。例えば、ボ
ンドパッド２７の形状は四角形、梯形または円形であっ
てよい。さらに、本発明のボンドパッド構造は図３に示
されているビア１９の数および配置構成に限定されるこ
とも意図されていない。図３に示されている９個のビア
は例を示すためだけのものである。各種の実施形態にお
いて、本発明によって形成されるデュアル食刻ボンドパ
ッド構造は任意の数のビア開口部１９を含むことができ
る。ボンドパッド領域４０の中に単独のビアだけがあっ
てもよい。
【００２０】図１、図２および図３のそれぞれに関し
て、明確のために各種の部材が拡張または縮小されてい
ることを強調しておく。図１〜図３に示されている部材
の相対的寸法は物理的な実施形態における部材の実際の
相対的寸法を実際に表すことを意図しているものではな
く、主として説明的なものである。例えば、図に示され
ている各膜の厚さは、その膜の相対的構成を示すため
に、ボンドパッド構造の横方向の寸法に比べて増加され
ている。
【００２１】ここで、図４Ａ〜図４Ｍを参照すると、本
発明のもう１つの態様が示されている。図４Ａ〜図４Ｍ
は、ボンドパッド構造の各種の実施形態を形成するため
に使われるプロセス操作のシーケンスを示している。図
４Ａは導電膜５を示している断面図であり、導電膜５の
上に本発明のボンドパッドが形成される。図１および図
２に示されているように、導電膜５はボンドパッド領域
の内部に、そしてボンドパッド領域の内部の導電膜５の
下に形成される能動デバイスを含んでいる基板上に形成
される。明確化の目的で、導電膜５の下の部分構造は図
４Ａ〜図４Ｍには示されていないが、ボンドパッド領域
４０は基板の上または内部およびボンドパッドの下に形
成される能動デバイスを含むことを理解されたい。導電
膜５の下の基板および能動デバイス(図示せず）は図１
に関連して説明されたようなものである。１つの実施形
態においては、導電膜５はタングステン、アルミニウ
ム、銅、アルミニウム合金、または銅合金などの金属膜
であるか、あるいはポリシリコンなどの半導体膜であっ
てよい。導電膜５はパターン化された膜であってよく、
そして１つの実施形態においては、上にボンドパッドが
形成される領域（ボンドパッド領域４０）の内部でパタ
ーン化される。
【００２２】ここで、図４Ｂを参照すると、下側の導電
膜１１が示されている。下側の導電膜１１は酸化物、窒
素酸化物または他の誘電体膜であってよく、そして化学
蒸着（ＣＶＤ）などの従来の方法で形成することができ
る。図４Ｃは、下側の誘電体膜１１の上に形成された障
壁膜１３を示している。障壁膜１３はＣＶＤ、スパッタ
リングまたは蒸着などの従来の方法によって形成するこ
とができる。障壁膜１３は頂面１４を含み、それはそれ
以降で蒸着されて誘電体膜の上に形成されるボンドパッ
ドの開口部の下側の面を究極的には形成することになる
頂面１４を含む。障壁膜１３はボンドパッド領域４０の
内部に形成され、そしてボンドパッド領域４０を超えて
横方向にも伸びているように示されている。もう１つの
実施形態に対しては障壁膜は従来の方法を使ってパター
ン化することができ、そしてボンドパッド領域４０の内
部にのみとどまる。各種の実施形態においては、障壁膜
１３はタンタル（Ｔａ）、珪化タンタル（ＴａＳｉ）、
窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、珪化チタン
（ＴｉＳｉ）、窒化チタン（ＴｉＮ）、珪化タングステ
ン（ＷＳｉ）、または珪化窒化タングステン（ＷＳｉ
Ｎ）から形成された膜であってよい。もう１つの実施形
態においては、障壁膜１３は上記の任意の障壁膜を組み
合わせることによって形成された複合膜を表すことがで
きる。障壁膜１３の厚さ２１はデバイスの条件によって
決定される任意の適切な厚さであってよいが、５００〜
２０００オングストロームの範囲内にあることが好まし
い。
【００２３】ここで、図４Ｄを参照すると、上方の誘電
体膜１５が障壁膜１３の頂面１４の上に形成されてい
る。上方の誘電体膜１５は酸化物、窒素酸化物または他
の誘電体膜であってよく、そして下側の誘電体膜１１と
同じであってもよく、異なっていてもよい。上側の誘電
体膜１５の厚さ１６はデバイスの条件によって決定され
る任意の適切な厚さであってよい。各種の実施形態にお
いて、厚さ１６は２００〜２０，０００オングストロー
ムの範囲内にあってよい。上側の誘電体膜１５は頂面２
３を含み、そしてＣＶＤまたはプラズマ強化型ＣＶＤな
どの従来の方法を使って形成することができる。
【００２４】図４Ｅは、ボンドパッド領域４０の中にあ
る上側の誘電体膜１５の部分を取り除くことによって、
ボンドパッド領域４０の内部に形成されているボンドパ
ッドの開口部２０を示している。これは上側の誘電体膜
１５の頂面２３の上に形成されているマスキング膜３１
の内部にマスキング・パターンを形成することによって
行われる。フォトレジストなどの感光性のマスキング膜
３１を頂面２３の上にコーティングし、その後、従来の
方法を使ってその膜をパターニングすることなどの従来
のプロセス技法を使うことができる。マスキング膜３１
の中にパターンが形成された後、開口部２０が次にエッ
チング法によって形成される。ウエットの、化学的エッ
チング法を使うことができ、あるいはドライの、ＲＩＥ
（反応性イオン・エッチング）プラズマ・エッチング法
を採用することができる。ボンドパッド領域４０から上
側の誘電体膜１５を選択的に取り除き、そして障壁膜１
３をあまり傷めない任意の適切なエッチング手順を使う
ことができる。理解できるように、ボンドパッド領域４
０においては、上側の誘電体膜１５の厚さ１６全体がエ
ッチングによって取り除かれ、開口部２０が作り出され
る。開口部２０は下側の面１４を含み、下側の面１４は
障壁層膜１３の頂面でもある。ボンドパッド領域４０の
内部および導電膜５の下に、少なくとも１つの能動デバ
イスが形成される（図１および図２参照）ことがさらに
理解されるべきである。開口部２０が形成された後、マ
スキング膜３１を従来の方法によって取り除くことがで
きる。
【００２５】図４Ｆは、デュアル食刻処理シーケンスに
おいて使われるそれ以降でのパターニングのステップを
示している。図４Ｆにおいて、マスキング膜３３が従来
の方法を使って形成されてパターン化される。１つの実
施形態においては、マスキング膜３３は図４Ｅに示され
ている感光性の膜３１に似ているか、あるいは同一の感
光性の膜であってよい。パターンが形成され、そのパタ
ーンはビア１９を含み、ビア１９はボンドパッドの開口
部２０（図４Ｈに示されるような）の内部に形成される
べき金属ボンドパッドと、導電膜５との間に電気的コン
タクトを提供することができる。パターンが形成された
後、ＲＩＥまたはプラズマ・エッチング技法が、マスキ
ング膜３３によってカバーされていない障壁膜１３の部
分を取り除くために使われる。
【００２６】障壁膜１３の除去が完了した後、後続のエ
ッチング・プロセスが、障壁膜１３が取り除かれた場所
のビア１９の領域の中の下側の誘電体膜１１の部分を取
り除くために使われる。従来の反応性イオンエッチング
・プロセスを使って誘電体膜１１を選択的に取り除くこ
とができるが、それは導電膜５をあまり傷つけない。図
４Ｇはボンドパッドの開口部２０から下にある導電膜５
の露出された面６まで伸びているビアの開口部１９を示
している。ビア１９が障壁膜１３および下側の誘電体膜
１１の厚さ全体にわたってエッチングによって形成され
た後、従来の方法を使ってマスキング膜３３を取り除く
ことができる。各種の実施形態において、導電膜５はパ
ターン化された膜であってよいことを理解されたい。従
って、ビア１９はパターン化された導電膜５の面６まで
下に伸び、それによってパターン化された導電膜５の領
域が露出され、あるいは、パターン化された導電膜５が
存在しない領域において、ボンドパッド領域４０の内部
の他の部材まで代わりに下方に伸びることができる。各
種の実施形態に従って、ボンドパッドの開口部２０の底
面を通して任意の数のビアを形成することができること
をさらに理解されたい。
【００２７】処理シーケンスのもう１つの例(図示せ
ず）において、いくつかのパターニングおよびエッチン
グのプロセス操作の順序を逆にすることができる。第２
の実施形態によれば、エッチングに先立って図４Ｄに示
されているように完成された膜構造が形成された後、そ
のボンドパッド領域の内部にビア（複数の場合もある）
が先ず最初に形成される。図４Ｆに示されているような
マスキング膜３３のパターンに似たパターンを作り出す
ために第１のマスキング膜をパターニングし、そして次
に上側の誘電体膜および障壁膜の厚さ全体にわたってエ
ッチングすることによってビアの開口部が形成される。
第１のマスキング膜が取り除かれた後、第２のマスキン
グ膜を使ってボンドパッド領域全体を露出させ、それが
次にボンドパッド領域から上部の誘電体膜の厚さ全体を
取り除くためにエッチングされるようにすることによっ
て別のパターンが形成される。この誘電体のエッチング
は下にある導電膜の上側の面まで降りるビアの開口部を
同時にエッチングし、第２のマスキング膜が取り除かれ
た後、図４Ｇに示されているビアおよび構造を作り出
す。この第２の実施形態に従って、異なるプロセス・シ
ーケンスが使われたが、図４Ｇに示されているように結
果の構造は同じである。
【００２８】図４Ｈは、ボンドパッドの開口部２０の内
部およびビア１９の内部に形成され、それによってボン
ドパッド２７から導電膜５のような下にある部材に対し
て電気的コンタクトを提供する金属膜１７を示してい
る。金属膜１７はタングステン膜、銅の膜、アルミニウ
ム膜、アルミニウム・シリコン膜またはアルミニウム銅
シリコン膜、または他の適切な金属膜であってよい。ボ
ンドパッドの金属膜１７はスパッタ蒸着、蒸着、化学蒸
着または他の手段によって形成することができる。蒸着
において、金属膜１７は上側の誘電体膜１５の頂面２３
の上に形成された部分を含んでいる連続の膜である。１
つの実施形態においては、金属膜１７の厚さ１８はボン
ドパッドの開口部２０が金属膜１７で完全に満たされる
ことを確保するためにボンドパッドの開口部２０の深さ
（図４Ｄに示されているような上側の誘電体膜１５の厚
さ１６）より大きくなるように選定される。金属膜１７
の厚さ１８は上側の誘電体膜１５の厚さに従って変化す
る可能性があるが、２ミクロン程度まで大きくてもよ
い。膜の蒸着の後、化学的機械的研磨（ＣＭＰ）などの
研磨方法を使って頂面２３の上に置かれている金属膜１
７の部分を取り除き、それによって図４Ｉに示されてい
るボンドパッド構造を作り出すことができる。ボンドパ
ッド２７の頂面および上部面２４は、スムースで連続的
な面を形成し、そして実質的に同一平面上にあることが
分かる。ボンドパッド２７の頂面２３は、その後、図１
に示されているように外部の配線に対してボンドされ
る。
【００２９】図４Ｊは、本発明のボンドパッドのもう１
つの実施形態を示している。図４Ｊに示されているボン
ドパッドは、上側の障壁膜３５を含む。上側の障壁膜３
５は次の方法でその構造に対して付加される。ボンドパ
ッドの開口部２０を完全に満たすのに十分な厚さの金属
膜１７を蒸着する代わりに（図４Ｈに示されている構造
を形成するために使われたように）、金属膜１７がボン
ドパッドの開口部２０を完全に満たす前に、金属膜１７
の蒸着が停止される。この点において、上側の障壁膜３
５がボンドパッドの金属膜１７の頂面の上に、ボンドパ
ッドの開口部２０の内部の部分を含めて形成される。上
側の障壁膜３５は障壁膜１３に関連して示された任意の
膜を含むことができ、そして１０００オングストローム
程度の大きさの厚さであってよい。上側の障壁膜３５は
スパッタリング技法、または化学蒸着または他の蒸着プ
ロセスを使って形成することができる。上側の障壁膜３
５がボンドパッドの金属膜１７の上およびボンドパッド
領域２０の内部に形成された後、ＣＭＰなどの研磨技法
が使われて、上側の誘電体膜１５の頂面２３の上にある
ボンドパッドの金属膜１７および上側の障壁膜３５の部
分が取り除かれる。
【００３０】図４Ｊに示されている実施形態のボンドパ
ッドは、そのボンドパッドの下に形成されている能動デ
バイスも含むことを理解されたい。この特徴は図１およ
び図２の実施形態に示されている完成されたボンドパッ
ド構造の中に示されている。さらに、この実施形態はボ
ンドパッド領域４０の外側の領域から取り除かれている
障壁膜１３を代わりに含むことができる。図４Ｊに示さ
れている実施形態は図１および図２のそれぞれに示され
ているように外部配線に対してボンドされることをさら
に理解されたい。
【００３１】本発明の方法のもう１つの実施形態によれ
ば、図２に示されている構造を形成するために、プロセ
ス操作のシーケンスを仕立て上げることができる。図２
に示されているボンドパッド構造は、図１に示されてい
るボンドパッド構造とは、障壁膜１３が図２におけるボ
ンドパッド領域４０を超えて横方向には伸びていないこ
とにおいて異なっている。この実施形態を形成するため
に使われるプロセス操作のシーケンスは、下側の誘電体
膜１１の上に障壁膜１３を形成し、次に上側の誘電体膜
を形成する前に障壁膜１３を図４Ｋに示されているよう
にパターニングするステップを含む。下側の誘電体膜１
１および障壁膜１３は両方とも図４Ｂ〜図４Ｃに関連し
て説明されたようなものである。従来のパターニングの
方法を使って障壁膜をパターン化し、そしてボンドパッ
ド領域４０を超えて横方向に伸びている障壁膜の部分を
取り除くことができる。
【００３２】ここで、図４Ｌを参照すると、上側の誘電
体膜１５がパターン化された障壁膜１３の上に形成され
ている。上側の誘電体膜１５は図４Ｄに関連して説明さ
れたのと同じである。次に、ボンドパッドの開口部２０
が上側の誘電体膜１５の内部に形成され、それは障壁膜
１３を露出させる。ボンドパッドの開口部２０が図４Ｅ
に関連して説明されたように形成され、ビア１９が図４
Ｆおよび図４Ｇに関連して説明されたように形成され
る。
【００３３】図４Ｍは、ボンドパッド領域４０の内部の
ボンドパッドの開口部２０の底面１４を形成している障
壁膜１３を示している。ボンドパッドは金属膜１７で満
たされており、金属膜１７は図４Ｈおよび図４Ｉに関連
して説明されたように形成される。障壁膜１３は図４Ｅ
‐図４Ｊに示されている障壁膜とは異なるものであるこ
とが分かる。図４Ｍに示されている障壁膜１３は上側の
誘電体膜１５の下で、ボンドパッド領域４０の外側の領
域である領域４１へは伸びない。図４Ｍに示されている
構造は図２に示されていて説明されたボンドパッド構造
の上側の部分と同じである。
【００３４】本発明は、単独のボンドパッドに関連して
示され、記述されてきたが、その方法および構造は基板
上に形成された複数の集積回路の内部に同時に形成され
る複数のボンドパッドを包含することを理解されたい。
本発明はボンドパッドの下の特定の構造に対して限定さ
れることを意図してはおらず、本発明は底面として障壁
層を有し、そのボンドパッド領域の内部で底面の下に垂
直に伸びている任意の数のビアを伴っているボンドパッ
ドの開口部の内部に形成されたボンドパッドをカバーす
る。ボンドパッドの下にはパターン化された任意の数の
異なる能動デバイスがボンドパッド領域の内部にある可
能性のある導電膜であってよい。ビアは、導電膜または
他の能動デバイスの上に対する電気的接続を提供するこ
とができる。ボンドパッドの下の導電膜をボンドパッド
領域の内部または外部の能動デバイスに対して結合する
ことができる。個々の集積回路デバイスを形成するため
に組み合わせる個々のボンドパッドは互いに構造が変化
することもあり得る。
【００３５】前記説明は、本発明の原理を単に示してい
るに過ぎない。従って、この分野の技術に熟達した人に
は、ここには明示的には説明または示されていないが、
本発明の原理を実施し、そして本発明の精神および範囲
内に含まれる各種の配置構成を工夫することができるこ
とを理解されたい。さらに、ここで示されたすべての例
および条件付き言語は説明の目的のためだけにあり、そ
して読者がこの分野の技術を促進するために発明者によ
って貢献された本発明の原理および概念を理解するのを
支援するため、そしてそのような特に説明された例およ
び条件に対して限定されることなしに解釈されるべきで
ある。さらに、その特定の例以外に、本発明の原理、態
様、および実施形態を記述しているすべての提示は、そ
の構造的および機能的な等価物を包含することが意図さ
れている。さらに、そのような等価物は現在知られてい
る等価物および将来において開発される等価物、すなわ
ち、その構造にかかわらず、同じ機能を実行する開発さ
れた任意の要素の両方を含むことが意図されている。従
って、本発明の範囲はここに示され、記述されている実
施形態に限定することは意図されておらず、本発明の範
囲および精神は添付の特許請求の範囲によって具体化さ
れている。
【図面の簡単な説明】
【図１】本発明によるボンドパッド構造の一実施形態の
断面図である。
【図２】本発明によるボンドパッド構造のもう１つの実
施形態の断面図である。
【図３】本発明によるボンドパッドの平面図である。
【図４Ａ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｂ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｃ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｄ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｅ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｆ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｇ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｈ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｉ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｊ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｋ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｌ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
【図４Ｍ】本発明の実施形態を形成するために使われる
プロセス操作の各種のシーケンスの断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム トーマス コチラン アメリカ合衆国 34711 フロリダ，クラ ーモント，クレセント ベイ ブウルヴァ ード 11006 (72)発明者 イヒューダ スムーハ アメリカ合衆国 18104 ペンシルヴァニ ア，サウス ホワイトホール タウンシッ プ，ウィンチェスター ロード 4266 Ｆターム(参考） 5F033 HH08 HH09 HH11 HH18 HH19 HH21 HH27 HH28 HH30 HH32 HH34 JJ08 JJ09 JJ11 JJ19 KK04 KK08 KK11 MM02 MM05 PP06 PP15 PP19 QQ09 QQ13 QQ19 QQ48 RR04 RR08 SS11 SS15 VV07 XX17 XX19 XX31 5F044 EE06 EE11 EE20 EE21

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 能動デバイスが上に形成されている基板
    領域の上に形成されたボンドパッドを含んでいる半導体
    デバイスであって、前記ボンドパッドは、下側の面が障
    壁膜から形成されている開口部の内部に形成され、少な
    くとも１つのビアが前記下側の面を通して、そして前記
    障壁膜の下に蒸着されている誘電体膜を通して形成され
    ている半導体デバイス。
  2. 【請求項２】 請求項１に記載の半導体デバイスにおい
    て、前記基板領域と前記誘電体膜との間に挿入されてい
    る導電膜をさらに含む半導体デバイス。
  3. 【請求項３】 請求項２に記載の半導体デバイスにおい
    て、前記ボンドパッドが前記少なくとも１つのビアを通
    して前記導電膜に対して結合されている半導体デバイ
    ス。
  4. 【請求項４】 請求項２に記載の半導体デバイスにおい
    て、前記導電膜が少なくとも１つの能動デバイスに結合
    されている半導体デバイス。
  5. 【請求項５】 請求項２に記載の半導体デバイスにおい
    て、前記導電膜がパターン化された膜を含む半導体デバ
    イス。
  6. 【請求項６】 請求項１に記載の半導体デバイスにおい
    て、前記障壁膜がＴｉＮを含む半導体デバイス。
  7. 【請求項７】 請求項１に記載の半導体デバイスにおい
    て、前記障壁膜がＴａ、Ｔｉ、ＴａＮ、ＷＳｉ、ＷＳｉ
    Ｎ、ＴａＳｉおよびＴｉＳｉから構成されているグルー
    プから選択された１つの材料から形成されている半導体
    デバイス。
  8. 【請求項８】 請求項１に記載の半導体デバイスにおい
    て、前記ボンドパッドの頂面に結合されている導電線を
    さらに含む半導体デバイス。
  9. 【請求項９】 請求項１に記載の半導体デバイスにおい
    て、前記ボンドパッドの開口部の内部にある少なくとも
    １つのボンドパッド金属の上に形成された障壁膜をさら
    に含む半導体デバイス。
  10. 【請求項１０】 請求項１に記載の半導体デバイスにお
    いて、前記ボンドパッド金属が、Ｗ、Ａｌ、Ｃｕ、アル
    ミニウム合金および銅合金の１つを含む半導体デバイ
    ス。
  11. 【請求項１１】 請求項２に記載の半導体デバイスにお
    いて、前記導電膜がＷ、Ａｌ、Ｃｕ、アルミニウム合金
    および銅合金の１つを含む半導体デバイス。
  12. 【請求項１２】 半導体デバイスの内部にボンドパッド
    を形成するための方法であって、 ａ）上に形成された複数の能動デバイスを含んでいる半
    導体基板を提供するステップと、 ｂ）前記基板の上に下側の誘電体膜を形成するステップ
    と、 ｃ）少なくとも１つのボンドパッド領域の中の下側の誘
    電体膜の上に障壁膜を形成し、前記ボンドパッド領域が
    少なくとも１つの能動デバイスを含んでいるようにする
    ステップと、 ｄ）前記障壁膜および前記下側の誘電体膜の上に上側の
    誘電体膜を形成するステップと、 ｅ）前記ボンドパッド領域から前記上側の誘電体膜を取
    り除き、それによって前記障壁膜を露出させ、ボンドパ
    ッドの開口部を形成するステップと、 ｆ）前記ボンドパッド領域の内部に少なくとも１つのビ
    アを形成し、各ビアが前記障壁膜を通って、そして前記
    下側の誘電体膜を通って伸びているようにするステップ
    と、 ｇ）前記少なくとも１つのビアおよび前記ボンドパッド
    の開口部を金属膜で実質的に充填するステップとを含む
    方法。
  13. 【請求項１３】 請求項１２に記載の方法において、前
    記ステップｇ）が前記少なくとも１つのビアの内部およ
    び前記ボンドパッドの開口部の内部に銅およびアルミニ
    ウムのうちの少なくとも１つを含んでいる金属膜を蒸着
    するステップを含む方法。
  14. 【請求項１４】 請求項１２に記載の方法において、前
    記ステップｆ）が反応性イオン・エッチングを含む方
    法。
  15. 【請求項１５】 請求項１２に記載の半導体デバイスに
    おいて、前記ステップｅ）が前記上側の誘電体膜を選択
    的にエッチングするステップを含む方法。
  16. 【請求項１６】 請求項１２に記載の方法において、前
    記ステップｃ）が前記下側の誘電体膜上にＴｉＮ膜を蒸
    着するステップを含む方法。
  17. 【請求項１７】 請求項１２に記載の方法において、前
    記ステップｇ）が前記少なくとも１つのビアの内部およ
    び前記ボンドパッドの開口部の内部に金属膜を蒸着し、
    次に前記頂面の上から前記蒸着された金属膜の部分を取
    り除くステップを含む方法。
  18. 【請求項１８】 請求項１７に記載の方法において、前
    記蒸着された金属膜の部分が前記頂面から化学的機械的
    研磨によって取り除かれるようになっている方法。
  19. 【請求項１９】 請求項１８に記載の方法において、前
    記金属膜がボンドパッド金属膜の上に形成されたもう１
    つの障壁膜を含む複合膜である方法。
  20. 【請求項２０】 請求項１２に記載の方法において、前
    記ボンドパッド領域の内部の半導体基板上に導電膜を形
    成するステップａ１）をさらに含み、そして前記ステッ
    プｂ）が前記導電膜上に前記下側の誘電体膜を形成する
    ステップを含む方法。
  21. 【請求項２１】 請求項１２に記載の方法において、前
    記ボンドパッド領域の少なくとも内部にある半導体基板
    上にパターン化された導電膜を形成するステップａ１）
    をさらに含み、前記ステップｂが前記パターン化された
    導電膜上に前記下側の誘電体膜を形成するステップを含
    み、前記ボンドパッド領域の内部の少なくとも１つのビ
    アが前記パターン化された導電膜の領域を露出させるよ
    うになっている方法。
  22. 【請求項２２】 請求項１２に記載の方法において、前
    記ステップｃ）がＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＴａＳ
    ｉ、ＴｉＳｉ、ＷＳｉおよびＷＳｉＮから構成されてい
    るグループから選択された材料から形成された１つの膜
    を蒸着するステップを含む方法。
JP2000381501A 1999-12-16 2000-12-15 ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 Expired - Lifetime JP4138232B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/465089 1999-12-16
US09/465,089 US6838769B1 (en) 1999-12-16 1999-12-16 Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
US09/465075 1999-12-16
US09/465,075 US6417087B1 (en) 1999-12-16 1999-12-16 Process for forming a dual damascene bond pad structure over active circuitry

Publications (2)

Publication Number Publication Date
JP2001298029A true JP2001298029A (ja) 2001-10-26
JP4138232B2 JP4138232B2 (ja) 2008-08-27

Family

ID=27041199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381501A Expired - Lifetime JP4138232B2 (ja) 1999-12-16 2000-12-15 ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法

Country Status (4)

Country Link
JP (1) JP4138232B2 (ja)
KR (1) KR100691051B1 (ja)
GB (1) GB2364170B (ja)
TW (1) TW477000B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058716A1 (en) * 2002-01-12 2003-07-17 Philips Intellectual Property & Standards Gmbh Discrete semiconductor component
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法
KR100875600B1 (ko) * 2001-08-23 2008-12-23 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치 및 그 제조 방법
JP2009545871A (ja) * 2006-08-01 2009-12-24 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置
JP2013235127A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2017085100A (ja) * 2015-10-26 2017-05-18 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 表面照射型イメージセンサ用パッド構造及びその形成方法
CN107845622A (zh) * 2017-12-04 2018-03-27 睿力集成电路有限公司 具有硅穿孔的芯片堆叠体及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US6614091B1 (en) 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
FR2959868A1 (fr) * 2010-05-06 2011-11-11 St Microelectronics Crolles 2 Dispositif semi-conducteur a plots de connexion munis d'inserts
KR102437163B1 (ko) 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH1041298A (ja) * 1996-07-23 1998-02-13 Toshiba Corp 半導体装置及びその製造方法
JPH10261624A (ja) * 1997-03-19 1998-09-29 Nec Corp エッチング方法及び多層配線構造
JPH11102911A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000138221A (ja) * 1998-11-02 2000-05-16 Canon Inc 半導体装置及び液晶表示装置
JP2000299350A (ja) * 1999-04-12 2000-10-24 Toshiba Corp 半導体装置及びその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH04212426A (ja) * 1990-06-21 1992-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6033984A (en) * 1997-12-23 2000-03-07 Siemens Aktiengesellschaft Dual damascene with bond pads

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH1041298A (ja) * 1996-07-23 1998-02-13 Toshiba Corp 半導体装置及びその製造方法
JPH10261624A (ja) * 1997-03-19 1998-09-29 Nec Corp エッチング方法及び多層配線構造
JPH11102911A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000138221A (ja) * 1998-11-02 2000-05-16 Canon Inc 半導体装置及び液晶表示装置
JP2000299350A (ja) * 1999-04-12 2000-10-24 Toshiba Corp 半導体装置及びその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875600B1 (ko) * 2001-08-23 2008-12-23 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치 및 그 제조 방법
WO2003058716A1 (en) * 2002-01-12 2003-07-17 Philips Intellectual Property & Standards Gmbh Discrete semiconductor component
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
JP4528035B2 (ja) * 2004-06-18 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
JP2009545871A (ja) * 2006-08-01 2009-12-24 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置
JP2013235127A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2017085100A (ja) * 2015-10-26 2017-05-18 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 表面照射型イメージセンサ用パッド構造及びその形成方法
CN107845622A (zh) * 2017-12-04 2018-03-27 睿力集成电路有限公司 具有硅穿孔的芯片堆叠体及其制造方法

Also Published As

Publication number Publication date
GB0030319D0 (en) 2001-01-24
JP4138232B2 (ja) 2008-08-27
KR100691051B1 (ko) 2007-03-09
GB2364170A (en) 2002-01-16
KR20010062445A (ko) 2001-07-07
TW477000B (en) 2002-02-21
GB2364170B (en) 2002-06-12

Similar Documents

Publication Publication Date Title
US6417087B1 (en) Process for forming a dual damascene bond pad structure over active circuitry
JP4037561B2 (ja) 半導体装置の製造方法
TWI446510B (zh) 包括具有應力減輕機制的穿孔的半導體裝置
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US6297563B1 (en) Bonding pad structure of semiconductor device
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
TWI397972B (zh) Semiconductor device manufacturing method
KR100411576B1 (ko) 구리 패드 구조
US7301216B2 (en) Fuse structure
US20010051426A1 (en) Method for forming a semiconductor device having a mechanically robust pad interface.
JP4138232B2 (ja) ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
KR20000057792A (ko) 반도체 집적 회로의 제조 방법
JP2002289623A (ja) 半導体装置及びその製造方法
US6890828B2 (en) Method for supporting a bond pad in a multilevel interconnect structure and support structure formed thereby
US6746951B2 (en) Bond pad of semiconductor device and method of fabricating the same
JP2001217242A (ja) 半導体装置およびその製造方法
JP3012187B2 (ja) 半導体装置の製造方法
TWI344685B (en) An integrated circuit device and a process for forming the same
US6838769B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JPH11163143A (ja) デュアルダマシンエッチングの実施方法、バイアの形成方法、及び自己整合バイアの製造方法
JPH11312704A (ja) ボンドパッドを有するデュアルダマスク
US6180506B1 (en) Upper redundant layer for damascene metallization
US6380625B2 (en) Semiconductor interconnect barrier and manufacturing method thereof
US20040266174A1 (en) Method and apparatus of preventing tungsten pullout during tungsten chemical mill processing
JP2006203025A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080514

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4138232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term