JP4138232B2 - ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 - Google Patents

ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 Download PDF

Info

Publication number
JP4138232B2
JP4138232B2 JP2000381501A JP2000381501A JP4138232B2 JP 4138232 B2 JP4138232 B2 JP 4138232B2 JP 2000381501 A JP2000381501 A JP 2000381501A JP 2000381501 A JP2000381501 A JP 2000381501A JP 4138232 B2 JP4138232 B2 JP 4138232B2
Authority
JP
Japan
Prior art keywords
bond pad
film
forming
dielectric film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000381501A
Other languages
English (en)
Other versions
JP2001298029A (ja
Inventor
チッティぺッディ サイレッシュ
トーマス コチラン ウィリアム
スムーハ イヒューダ
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/465,075 external-priority patent/US6417087B1/en
Priority claimed from US09/465,089 external-priority patent/US6838769B1/en
Application filed by ルーセント テクノロジーズ インコーポレーテッド filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JP2001298029A publication Critical patent/JP2001298029A/ja
Application granted granted Critical
Publication of JP4138232B2 publication Critical patent/JP4138232B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【０００１】
【発明の属する技術分野】
本発明は、概して、集積回路の分野に関し、特に、集積回路および、ボンドパッドの下に能動回路の少なくとも一部分を配置している集積回路を形成するための方法に関する。
【０００２】
【従来の技術】
現代の先進の半導体プロセス技術によって、集積回路デバイスの内部の集積レベルを高めることができるようになるにつれて、集積回路デバイスが作られる基板の内部の利用できる空間を十分に利用することが益々重要になってきている。集積回路デバイスはそれが形成されている半導体基板の内部にまだ含まれている時は、特にチップとしても知られている。チップのサイズは大部分において完成された集積回路デバイスを形成するために組み合わせる個々のデバイスの密度および個数によって決定される。チップのサイズを最小化または削減することによって、固定された寸法の基板の内部に、より多くのチップを生成することができ、それによって製造コストが下げられる。
【０００３】
各集積回路デバイスは外部部品に対して電気的接続を提供するために使われる多数のボンドパッドを含む。より詳しく言えば、組立集積回路パッケージの外部ピンと集積回路そのものとの間の電気的接続は、一般にそのチップの周辺に置かれているボンドパッドを通じて行われる。ボンドパッドは金属領域であり、それは複数の個々のデバイスに電気的に接続され、個々のデバイスが組み合わさって、バッファおよび他の電気的導体相互接続によって集積回路を形成する。外部の配線をボンドパッドに対して結合するために使われる従来のボンディング技術のため、そしてまた設計の制約のために、ボンドパッドの寸法は、その集積回路デバイスを形成するために組み合わされるトランジスタまたは他の個々のデバイスなどの他の部材に比較して大きい。従って、ボンドパッドはチップ表面の大きな部分を占有するか、またはカバーする。従って、ボンドパッドの下の領域はチップを含んでいる基板の表面の大きな部分を占める。従来、ボンドパッドを形成するために使われる領域は、ある意味では、その集積回路の他のデバイスを形成するために使うことができる領域を犠牲にしていた。従って、ボンドパッドの下に能動デバイスを提供することによってその集積回路の集積レベルを増加させることができ、そしてまた、チップ・サイズを小さくすることもできることを理解することができるだろう。
【０００４】
パッケージとボンドパッドとの間の電気的接続は、高い導電性以外に、物理的なインテグリティを必要とする。集積回路のボンドパッドに対してパッケージの外部配線をボンドするために使われる従来のボンディング・プロセスは、通常、超音波エネルギー以外に、高い温度、高い圧力のいずれかまたはその両方を必要とする。これらの効果は物理的インテグリティが高く、そして電気抵抗が小さい外部配線とボンドパッドとの間の接続を行うために必要である。
【０００５】
【発明が解決しようとする課題】
しかし、配線をボンドパッドに結合するために使われるこれらの条件によって、ボンドパッドが普通に形成される誘電体膜の中に欠陥を生じる可能性がある。
【０００６】
ボンドパッドは従来はボンドパッドの金属を基板から、およびそのボンドパッドの下に形成される可能性のある他の電気的デバイスから電気的に絶縁するための誘電体の上に形成される。外部配線をボンドパッドに結合するために使われる従来の方法の条件によって、ボンドパッドの下に形成される誘電体膜の中に機械的ストレスが発生する可能性がある。そのストレスによって欠陥が生じる可能性があり、その欠陥の結果、ボンドパッドとその下にある基板（導電性であることが多い）、および他のデバイス（それらがボンドパッドの下に形成される場合）との間に形成される誘電体を通して漏洩電流が流れる可能性がある。従って、従来のプロセス技術を使うことによって、これらの漏洩電流が、ボンドパッドの下に能動デバイスを組み込むことの妨げとなる。この制限によって集積レベルが低下し、そしてデバイスの目的のために基板の空間を有効に利用することができなくなる。
【０００７】
ボンドパッドの下の基板領域を能動デバイスのために使うための試みがなされてきた。その試みは従来のワイヤ・ボンディング技術を使ってなされてきた。例えば、チッティペディ（Ｃｈｉｔｔｉｐｅｄｄｉ）他に対する米国特許第５，７５１，０６５号は基板とボンドパッドとの下に形成された他のデバイスに及ぼすボンディング・プロセスのストレスの影響を最小化するために、ボンドパッドの下に形成される誘電体の下に追加の金属膜を提供することを開示している。金属は柔軟であり、そのストレスを吸収するように働く。しかし、追加の金属膜を使ったこの技法は、その修正されたボンドパッド構造を作るために金属膜を蒸着してパターニングするための追加のプロセス・ステップのシーケンスを必要とする。これらの追加のプロセス・ステップは時間が掛かり、集積回路を作るための製造コストおよび材料コストを増加させる。
【０００８】
本発明は、従来の技術の欠点を克服し、ボンドパッドの下の領域を能動デバイスのために利用することができるボンドパッド構造を形成するための新しいデバイスおよび方法を提供する。その方法は従来のワイヤ・ボンディング技法を使うことによって発生されるストレスを収容する目的で別の金属膜を形成することを必要としない。
【０００９】
【課題を解決するための手段】
本発明によれば、集積回路デバイスの内部の能動デバイスの上にデュアル食刻ボンドパッド構造が形成される。ボンドパッドの開口部の上の部分は障壁膜および複数のビアホールから形成されている下側の面を含み、ビアホールはその障壁膜を通り、そしてその障壁膜の下の誘電体膜を通って伸びている。ボンドパッドは金属から形成され、そしてビアホールがボンドパッドの金属と他の部材との間の電気的接続を提供し、他の部材のいくつかがボンドパッドの下に形成されている能動デバイスである。
【００１０】
本発明のもう１つの態様によれば、デュアル食刻ボンドパッド構造が集積回路デバイスの内部の能動デバイスの上に形成される。そのボンドパッドの開口部の上部は、１つの障壁層と複数のビアホールから形成され、ビアホールは障壁膜を通って、その障壁膜の下の誘電体膜を通って伸びている。ボンドパッドは金属から形成され、ビアホールはボンドパッドの金属と他の部材との間の電気的接続を提供する。他の部材のいくつかはボンドパッドの下に形成されている能動デバイスである。
【００１１】
【発明の実施の形態】
添付の図面を参照しながら、以下の詳細な説明を読めば本発明を最もより理解することができる。ここで、通常の慣習により、図面の種々の部材は正確に縮尺したものでないことを強調しておく。それどころか、種々の部材の寸法は、図を見やすくするために、任意に大きくしたり、小さくしてある。
図１は、本発明のボンドパッド構造を示している断面図である。ボンドパッド２７が基板１の上に形成されているボンドパッド領域４０の内部に形成されている。ボンドパッド領域４０の内部およびボンドパッド２７の下にトランジスタ７などの能動デバイスを形成することができる。
【００１２】
さらに詳しく言えば、図１は、基板１の上のボンドパッド領域４０の中に形成されたボンドパッド２７を示している。基板１は任意の適切な基板であってよく、その上に半導体デバイスおよび集積回路が形成される。１つの実施形態においては、基板１はシリコン・ウェーハであってよい。ボンドパッド２７は金属膜１７から形成されている。金属膜１７は集積回路の内部で導電膜として使われる任意の適切な金属膜であってよい。そのような導電膜の例としては、タングステン、アルミニウム、銅およびそれらの合金、例えば、ＡｌＣｕＳｉなどがある。他の例示としての実施形態(図示せず）においては、金属膜１７は上記の金属膜の１つ、および障壁膜などの別の膜を含んでいる複合膜であってよい。
【００１３】
ボンドパッド２７は障壁膜１３から形成されている下側の面１４を含む。図１に示されている実施形態においては、障壁膜１３はボンドパッド領域４０を超えて周辺へも伸びている。ボンドパッド２７の頂面２４は、上部の誘電体膜１５の頂面２３と本質的に同一平面上にあり、誘電体膜１５の内部にボンドパッドの開口部２０が形成されている。障壁膜１３の下に下側の誘電体膜１１があり、それは一般にボンドパッド２７を導電膜５から、そしてボンドパッド２７の下のボンドパッド領域４０の内部に形成される可能性のある他の能動デバイスから絶縁する。この実施形態においては、ビアホール１９（以下「ビア」）はボンドパッド２７と導電膜５との間の直接の電気的接続を提供する。各種の実施形態において、導電膜５はパターン化することができるアルミニウムまたは銅などの金属膜、ポリシリコンまたは他の半導体膜またはパターン化された半導体膜であってよい。１つの実施形態においては、導電膜５はＡｌＣｕＳｉまたは他のアルミニウムまたは銅の合金などのパターン化された金属合金膜とすることができる。
【００１４】
金属膜１７は、上部の誘電体膜１５の内部に形成された開口部２０の内部に含まれている。電気的接続がボンドパッド２７と導電膜５との間に、ボンドパッドの底面１４を形成する障壁膜１３を通って、そして下側の誘電体膜１１を通って形成されているビア１９によって提供されている。開口部２０とビア１９が一緒にデュアル食刻構造を形成する。図１に示されている実施形態においては、導電膜５はさらに、絶縁膜３の中に形成されているコンタクト９によって、ボンドパッド領域４０の内部の基板１の上に形成されているトランジスタ７に対して結合されている。他の実施形態においては、導電膜５は、ボンドパッド領域４０の内部に含まれていない他のデバイスに対して追加的に、あるいは代わりに横方向に接続されるようにすることができる。
【００１５】
図１は、導電膜５の面６に対してそれぞれ直接に伸びているビア１９を示しているが、導電膜がパターン化された膜である実施形態においては、パターン化された導電膜５が存在しない場所のボンドパッド領域４０の内部の領域までビア１９を追加的に、あるいは代わりに伸ばすことができる。
【００１６】
絶縁膜３は、ボンドパッド領域４０の内部の基板１の上および内部に形成された他のデバイスから導電膜５を一般的に絶縁する。ボンドパッド２７の下の基板１の内部に、そしてボンドパッド領域４０の内部に形成されたソース領域Ｓおよびドレイン領域Ｄを含んでいるトランジスタ７が示されているが、他の能動デバイスも使えることを理解されたい。本発明の１つの利点は、任意の各種の能動デバイスを、ボンドパッド領域４０の内部およびボンドパッド２７の下の基板１の中または内部に形成することができることである。これはボンドパッドのデュアル食刻構造および、ボンドパッド領域４０の内部のボンドパッド開口部の下側の面を形成している障壁膜１３の存在のためである。さらに、２つ以上の能動デバイスをボンドパッド領域４０の内部に含めることができることを理解されたい。
【００１７】
図１に示されている完成された構造はボンドパッド２７の頂面２４に対してボンドされている導電性の外部配線２５も含む。本発明のボンドパッドの構造のために、外部配線２５が従来のボンディング方法（下にある基板に、通常、ストレスを加える）を使って頂面２４に対して外部配線２５がボンドされる時、下側の誘電体膜１１などの下にある誘電体膜におけるクラックの形成が防止される。従って、ボンディング・プロセスに付随するストレスの影響が緩和される。下にある誘電体膜を通しての漏洩が抑圧され、ボンドパッド４０の内部でボンドパッド２７の下にトランジスタ７などの能動デバイスを含めることができる。
【００１８】
図２は、本発明によるボンドパッド構造のもう１つの実施形態を示している。図２に示されている構造は図１に示されているボンドパッド構造と実質的に同じであるが、図２においては障壁膜１３はボンドパッド領域４０を超えて周辺までは伸びていない。ボンドパッド領域４０の内部の障壁膜１３の存在およびビア１９を含んでいるボンドパッド２７のデュアル食刻構造は、外部配線２５がボンドパッド２７の頂面２４にボンドされるボンディング・プロセスの間に下にある膜の中のストレス関連の欠陥を抑圧するのに十分である。図２の他の特徴は図１の特徴と同じであり、図１に関連して説明されたのと同じである。
【００１９】
図３は、図１および図２に示されている各断面構造の頂面を示している平面図である。従って、点線１９はボンドパッドの下およびボンドパッド領域４０の内部に形成されている部材に対する接続を提供することができるボンドパッドから下に伸びている図１および図２に示されているビアを表している。リード線２９は基板１の上または内部に形成されている他の部材に対する電気的接続を提供する。ボンドパッド２７の構成は、図３に示されている四角形の構造に限定されることが意図されていないことを理解されたい。むしろ、ボンドパッド２７は各種の形状をとることができる。例えば、ボンドパッド２７の形状は四角形、梯形または円形であってよい。さらに、本発明のボンドパッド構造は図３に示されているビア１９の数および配置構成に限定されることも意図されていない。図３に示されている９個のビアは例を示すためだけのものである。各種の実施形態において、本発明によって形成されるデュアル食刻ボンドパッド構造は任意の数のビア開口部１９を含むことができる。ボンドパッド領域４０の中に単独のビアだけがあってもよい。
【００２０】
図１、図２および図３のそれぞれに関して、明確のために各種の部材が拡張または縮小されていることを強調しておく。図１〜図３に示されている部材の相対的寸法は物理的な実施形態における部材の実際の相対的寸法を実際に表すことを意図しているものではなく、主として説明的なものである。例えば、図に示されている各膜の厚さは、その膜の相対的構成を示すために、ボンドパッド構造の横方向の寸法に比べて増加されている。
【００２１】
ここで、図４Ａ〜図４Ｍを参照すると、本発明のもう１つの態様が示されている。図４Ａ〜図４Ｍは、ボンドパッド構造の各種の実施形態を形成するために使われるプロセス操作のシーケンスを示している。図４Ａは導電膜５を示している断面図であり、導電膜５の上に本発明のボンドパッドが形成される。図１および図２に示されているように、導電膜５はボンドパッド領域の内部に、そしてボンドパッド領域の内部の導電膜５の下に形成される能動デバイスを含んでいる基板上に形成される。明確化の目的で、導電膜５の下の部分構造は図４Ａ〜図４Ｍには示されていないが、ボンドパッド領域４０は基板の上または内部およびボンドパッドの下に形成される能動デバイスを含むことを理解されたい。導電膜５の下の基板および能動デバイス(図示せず）は図１に関連して説明されたようなものである。１つの実施形態においては、導電膜５はタングステン、アルミニウム、銅、アルミニウム合金、または銅合金などの金属膜であるか、あるいはポリシリコンなどの半導体膜であってよい。導電膜５はパターン化された膜であってよく、そして１つの実施形態においては、上にボンドパッドが形成される領域（ボンドパッド領域４０）の内部でパターン化される。
【００２２】
ここで、図４Ｂを参照すると、下側の導電膜１１が示されている。下側の導電膜１１は酸化物、窒素酸化物または他の誘電体膜であってよく、そして化学蒸着（ＣＶＤ）などの従来の方法で形成することができる。図４Ｃは、下側の誘電体膜１１の上に形成された障壁膜１３を示している。障壁膜１３はＣＶＤ、スパッタリングまたは蒸着などの従来の方法によって形成することができる。障壁膜１３は頂面１４を含み、それはそれ以降で蒸着されて誘電体膜の上に形成されるボンドパッドの開口部の下側の面を究極的には形成することになる頂面１４を含む。障壁膜１３はボンドパッド領域４０の内部に形成され、そしてボンドパッド領域４０を超えて横方向にも伸びているように示されている。もう１つの実施形態に対しては障壁膜は従来の方法を使ってパターン化することができ、そしてボンドパッド領域４０の内部にのみとどまる。各種の実施形態においては、障壁膜１３はタンタル（Ｔａ）、珪化タンタル（ＴａＳｉ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、珪化チタン（ＴｉＳｉ）、窒化チタン（ＴｉＮ）、珪化タングステン（ＷＳｉ）、または珪化窒化タングステン（ＷＳｉＮ）から形成された膜であってよい。もう１つの実施形態においては、障壁膜１３は上記の任意の障壁膜を組み合わせることによって形成された複合膜を表すことができる。障壁膜１３の厚さ２１はデバイスの条件によって決定される任意の適切な厚さであってよいが、５００〜２０００オングストロームの範囲内にあることが好ましい。
【００２３】
ここで、図４Ｄを参照すると、上方の誘電体膜１５が障壁膜１３の頂面１４の上に形成されている。上方の誘電体膜１５は酸化物、窒素酸化物または他の誘電体膜であってよく、そして下側の誘電体膜１１と同じであってもよく、異なっていてもよい。上側の誘電体膜１５の厚さ１６はデバイスの条件によって決定される任意の適切な厚さであってよい。各種の実施形態において、厚さ１６は２００〜２０，０００オングストロームの範囲内にあってよい。上側の誘電体膜１５は頂面２３を含み、そしてＣＶＤまたはプラズマ強化型ＣＶＤなどの従来の方法を使って形成することができる。
【００２４】
図４Ｅは、ボンドパッド領域４０の中にある上側の誘電体膜１５の部分を取り除くことによって、ボンドパッド領域４０の内部に形成されているボンドパッドの開口部２０を示している。これは上側の誘電体膜１５の頂面２３の上に形成されているマスキング膜３１の内部にマスキング・パターンを形成することによって行われる。フォトレジストなどの感光性のマスキング膜３１を頂面２３の上にコーティングし、その後、従来の方法を使ってその膜をパターニングすることなどの従来のプロセス技法を使うことができる。マスキング膜３１の中にパターンが形成された後、開口部２０が次にエッチング法によって形成される。ウエットの、化学的エッチング法を使うことができ、あるいはドライの、ＲＩＥ（反応性イオン・エッチング）プラズマ・エッチング法を採用することができる。ボンドパッド領域４０から上側の誘電体膜１５を選択的に取り除き、そして障壁膜１３をあまり傷めない任意の適切なエッチング手順を使うことができる。理解できるように、ボンドパッド領域４０においては、上側の誘電体膜１５の厚さ１６全体がエッチングによって取り除かれ、開口部２０が作り出される。開口部２０は下側の面１４を含み、下側の面１４は障壁層膜１３の頂面でもある。ボンドパッド領域４０の内部および導電膜５の下に、少なくとも１つの能動デバイスが形成される（図１および図２参照）ことがさらに理解されるべきである。開口部２０が形成された後、マスキング膜３１を従来の方法によって取り除くことができる。
【００２５】
図４Ｆは、デュアル食刻処理シーケンスにおいて使われるそれ以降でのパターニングのステップを示している。図４Ｆにおいて、マスキング膜３３が従来の方法を使って形成されてパターン化される。１つの実施形態においては、マスキング膜３３は図４Ｅに示されている感光性の膜３１に似ているか、あるいは同一の感光性の膜であってよい。パターンが形成され、そのパターンはビア１９を含み、ビア１９はボンドパッドの開口部２０（図４Ｈに示されるような）の内部に形成されるべき金属ボンドパッドと、導電膜５との間に電気的コンタクトを提供することができる。パターンが形成された後、ＲＩＥまたはプラズマ・エッチング技法が、マスキング膜３３によってカバーされていない障壁膜１３の部分を取り除くために使われる。
【００２６】
障壁膜１３の除去が完了した後、後続のエッチング・プロセスが、障壁膜１３が取り除かれた場所のビア１９の領域の中の下側の誘電体膜１１の部分を取り除くために使われる。従来の反応性イオンエッチング・プロセスを使って誘電体膜１１を選択的に取り除くことができるが、それは導電膜５をあまり傷つけない。図４Ｇはボンドパッドの開口部２０から下にある導電膜５の露出された面６まで伸びているビアの開口部１９を示している。ビア１９が障壁膜１３および下側の誘電体膜１１の厚さ全体にわたってエッチングによって形成された後、従来の方法を使ってマスキング膜３３を取り除くことができる。各種の実施形態において、導電膜５はパターン化された膜であってよいことを理解されたい。従って、ビア１９はパターン化された導電膜５の面６まで下に伸び、それによってパターン化された導電膜５の領域が露出され、あるいは、パターン化された導電膜５が存在しない領域において、ボンドパッド領域４０の内部の他の部材まで代わりに下方に伸びることができる。各種の実施形態に従って、ボンドパッドの開口部２０の底面を通して任意の数のビアを形成することができることをさらに理解されたい。
【００２７】
処理シーケンスのもう１つの例(図示せず）において、いくつかのパターニングおよびエッチングのプロセス操作の順序を逆にすることができる。第２の実施形態によれば、エッチングに先立って図４Ｄに示されているように完成された膜構造が形成された後、そのボンドパッド領域の内部にビア（複数の場合もある）が先ず最初に形成される。図４Ｆに示されているようなマスキング膜３３のパターンに似たパターンを作り出すために第１のマスキング膜をパターニングし、そして次に上側の誘電体膜および障壁膜の厚さ全体にわたってエッチングすることによってビアの開口部が形成される。第１のマスキング膜が取り除かれた後、第２のマスキング膜を使ってボンドパッド領域全体を露出させ、それが次にボンドパッド領域から上部の誘電体膜の厚さ全体を取り除くためにエッチングされるようにすることによって別のパターンが形成される。この誘電体のエッチングは下にある導電膜の上側の面まで降りるビアの開口部を同時にエッチングし、第２のマスキング膜が取り除かれた後、図４Ｇに示されているビアおよび構造を作り出す。この第２の実施形態に従って、異なるプロセス・シーケンスが使われたが、図４Ｇに示されているように結果の構造は同じである。
【００２８】
図４Ｈは、ボンドパッドの開口部２０の内部およびビア１９の内部に形成され、それによってボンドパッド２７から導電膜５のような下にある部材に対して電気的コンタクトを提供する金属膜１７を示している。金属膜１７はタングステン膜、銅の膜、アルミニウム膜、アルミニウム・シリコン膜またはアルミニウム銅シリコン膜、または他の適切な金属膜であってよい。ボンドパッドの金属膜１７はスパッタ蒸着、蒸着、化学蒸着または他の手段によって形成することができる。蒸着において、金属膜１７は上側の誘電体膜１５の頂面２３の上に形成された部分を含んでいる連続の膜である。１つの実施形態においては、金属膜１７の厚さ１８はボンドパッドの開口部２０が金属膜１７で完全に満たされることを確保するためにボンドパッドの開口部２０の深さ（図４Ｄに示されているような上側の誘電体膜１５の厚さ１６）より大きくなるように選定される。金属膜１７の厚さ１８は上側の誘電体膜１５の厚さに従って変化する可能性があるが、２ミクロン程度まで大きくてもよい。膜の蒸着の後、化学的機械的研磨（ＣＭＰ）などの研磨方法を使って頂面２３の上に置かれている金属膜１７の部分を取り除き、それによって図４Ｉに示されているボンドパッド構造を作り出すことができる。ボンドパッド２７の頂面および上部面２４は、スムースで連続的な面を形成し、そして実質的に同一平面上にあることが分かる。ボンドパッド２７の頂面２３は、その後、図１に示されているように外部の配線に対してボンドされる。
【００２９】
図４Ｊは、本発明のボンドパッドのもう１つの実施形態を示している。図４Ｊに示されているボンドパッドは、上側の障壁膜３５を含む。上側の障壁膜３５は次の方法でその構造に対して付加される。ボンドパッドの開口部２０を完全に満たすのに十分な厚さの金属膜１７を蒸着する代わりに（図４Ｈに示されている構造を形成するために使われたように）、金属膜１７がボンドパッドの開口部２０を完全に満たす前に、金属膜１７の蒸着が停止される。この点において、上側の障壁膜３５がボンドパッドの金属膜１７の頂面の上に、ボンドパッドの開口部２０の内部の部分を含めて形成される。上側の障壁膜３５は障壁膜１３に関連して示された任意の膜を含むことができ、そして１０００オングストローム程度の大きさの厚さであってよい。上側の障壁膜３５はスパッタリング技法、または化学蒸着または他の蒸着プロセスを使って形成することができる。上側の障壁膜３５がボンドパッドの金属膜１７の上およびボンドパッド領域２０の内部に形成された後、ＣＭＰなどの研磨技法が使われて、上側の誘電体膜１５の頂面２３の上にあるボンドパッドの金属膜１７および上側の障壁膜３５の部分が取り除かれる。
【００３０】
図４Ｊに示されている実施形態のボンドパッドは、そのボンドパッドの下に形成されている能動デバイスも含むことを理解されたい。この特徴は図１および図２の実施形態に示されている完成されたボンドパッド構造の中に示されている。さらに、この実施形態はボンドパッド領域４０の外側の領域から取り除かれている障壁膜１３を代わりに含むことができる。図４Ｊに示されている実施形態は図１および図２のそれぞれに示されているように外部配線に対してボンドされることをさらに理解されたい。
【００３１】
本発明の方法のもう１つの実施形態によれば、図２に示されている構造を形成するために、プロセス操作のシーケンスを仕立て上げることができる。図２に示されているボンドパッド構造は、図１に示されているボンドパッド構造とは、障壁膜１３が図２におけるボンドパッド領域４０を超えて横方向には伸びていないことにおいて異なっている。この実施形態を形成するために使われるプロセス操作のシーケンスは、下側の誘電体膜１１の上に障壁膜１３を形成し、次に上側の誘電体膜を形成する前に障壁膜１３を図４Ｋに示されているようにパターニングするステップを含む。下側の誘電体膜１１および障壁膜１３は両方とも図４Ｂ〜図４Ｃに関連して説明されたようなものである。従来のパターニングの方法を使って障壁膜をパターン化し、そしてボンドパッド領域４０を超えて横方向に伸びている障壁膜の部分を取り除くことができる。
【００３２】
ここで、図４Ｌを参照すると、上側の誘電体膜１５がパターン化された障壁膜１３の上に形成されている。上側の誘電体膜１５は図４Ｄに関連して説明されたのと同じである。次に、ボンドパッドの開口部２０が上側の誘電体膜１５の内部に形成され、それは障壁膜１３を露出させる。ボンドパッドの開口部２０が図４Ｅに関連して説明されたように形成され、ビア１９が図４Ｆおよび図４Ｇに関連して説明されたように形成される。
【００３３】
図４Ｍは、ボンドパッド領域４０の内部のボンドパッドの開口部２０の底面１４を形成している障壁膜１３を示している。ボンドパッドは金属膜１７で満たされており、金属膜１７は図４Ｈおよび図４Ｉに関連して説明されたように形成される。障壁膜１３は図４Ｅ‐図４Ｊに示されている障壁膜とは異なるものであることが分かる。図４Ｍに示されている障壁膜１３は上側の誘電体膜１５の下で、ボンドパッド領域４０の外側の領域である領域４１へは伸びない。図４Ｍに示されている構造は図２に示されていて説明されたボンドパッド構造の上側の部分と同じである。
【００３４】
本発明は、単独のボンドパッドに関連して示され、記述されてきたが、その方法および構造は基板上に形成された複数の集積回路の内部に同時に形成される複数のボンドパッドを包含することを理解されたい。本発明はボンドパッドの下の特定の構造に対して限定されることを意図してはおらず、本発明は底面として障壁層を有し、そのボンドパッド領域の内部で底面の下に垂直に伸びている任意の数のビアを伴っているボンドパッドの開口部の内部に形成されたボンドパッドをカバーする。ボンドパッドの下にはパターン化された任意の数の異なる能動デバイスがボンドパッド領域の内部にある可能性のある導電膜であってよい。ビアは、導電膜または他の能動デバイスの上に対する電気的接続を提供することができる。ボンドパッドの下の導電膜をボンドパッド領域の内部または外部の能動デバイスに対して結合することができる。個々の集積回路デバイスを形成するために組み合わせる個々のボンドパッドは互いに構造が変化することもあり得る。
【００３５】
前記説明は、本発明の原理を単に示しているに過ぎない。従って、この分野の技術に熟達した人には、ここには明示的には説明または示されていないが、本発明の原理を実施し、そして本発明の精神および範囲内に含まれる各種の配置構成を工夫することができることを理解されたい。さらに、ここで示されたすべての例および条件付き言語は説明の目的のためだけにあり、そして読者がこの分野の技術を促進するために発明者によって貢献された本発明の原理および概念を理解するのを支援するため、そしてそのような特に説明された例および条件に対して限定されることなしに解釈されるべきである。さらに、その特定の例以外に、本発明の原理、態様、および実施形態を記述しているすべての提示は、その構造的および機能的な等価物を包含することが意図されている。さらに、そのような等価物は現在知られている等価物および将来において開発される等価物、すなわち、その構造にかかわらず、同じ機能を実行する開発された任意の要素の両方を含むことが意図されている。従って、本発明の範囲はここに示され、記述されている実施形態に限定することは意図されておらず、本発明の範囲および精神は添付の特許請求の範囲によって具体化されている。
【図面の簡単な説明】
【図１】本発明によるボンドパッド構造の一実施形態の断面図である。
【図２】本発明によるボンドパッド構造のもう１つの実施形態の断面図である。
【図３】本発明によるボンドパッドの平面図である。
【図４Ａ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｂ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｃ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｄ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｅ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｆ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｇ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｈ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｉ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｊ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｋ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｌ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。
【図４Ｍ】本発明の実施形態を形成するために使われるプロセス操作の各種のシーケンスの断面図である。

Claims (9)

  1. 能動デバイスが形成されている基板領域の上に形成されたボンドパッドを含んでいる半導体デバイスであって、前記ボンドパッドは、ボンドパッド金属を含み、前記ボンドパッド金属は、誘電体膜内に形成され平面障壁層で構成される下側の面を有する開口部の内部、及び前記平面障壁層を貫通し、前記障壁層の下に蒸着されている誘電体層を貫通して形成される少なくとも一つのビア内部に形成されており、前記ビア内部に形成されたボンドパッド金属は前記誘電体膜下部にある導電層と前記ボンドパッドを接続しており、前記平面障壁層は、Ｔａ、ＴｉＮ、Ｔｉ、ＴａＮ、ＷＳｉ、ＷＳｉＮ、ＴａＳｉおよびＴｉＳｉから構成されているグループから選択された材料から形成され、前記開口部の底面のみに形成されている
    ことを特徴とする半導体デバイス。
  2. 請求項１に記載の半導体デバイスにおいて、前記基板領域と前記誘電体膜との間に挿入されている導電膜をさらに含み、前記ボンドパッドが前記少なくとも１つのビアを通して前記導電膜に対して結合され、前記導電膜が少なくとも１つの能動デバイスに結合されている半導体デバイス。
  3. 請求項１に記載の半導体デバイスにおいて、前記ボンドパッドの表面に形成された障壁膜をさらに含む半導体デバイス。
  4. 半導体デバイスの内部にボンドパッドを形成するための方法であって、
    ａ）その上に形成された複数の能動デバイスを含んでいる半導体基板を提供するステップと、
    ｂ）前記複数の能動デバイス上及び導電層上を含む前記基板の上に下部誘電体膜を形成するステップと、
    ｃ）複数の能動デバイスの少なくとも一つの上にボンドパッド領域を規定し、下記工程により前記ボンドパッド領域内にボンドパッドを形成するステップとを含み、
    ｄ）前記ボンドパッド領域の中の前記下部誘電体膜上に障壁層を形成するステップと、ここで、前記障壁層はＴａ、ＴｉＮ、Ｔｉ、ＴａＮ、ＷＳｉ、ＷＳｉＮ、ＴａＳｉおよびＴｉＳｉから構成されているグループから選択された材料から形成され、前記ボンドパッド領域の外側に横方向に延伸せず、
    ｅ）前記障壁層と前記下部誘電体膜上に上部誘電体膜を形成するステップと、
    ｆ）前記ボンドパッド領域から前記上部誘電体膜を取り除き、それにより前記障壁層を露出させ、ボンドパッドの開口部を形成するステップと、
    ｇ）前記ボンドパッド領域の内部に複数のビアを形成するステップであって、各ビアは、前記障壁層を通り、前記下部誘電体膜を通って伸び、
    ｈ）複数のビアのそれぞれ及びボンドパッドの開口部を連続した金属膜で実質的に充填し、前記導電層と前記ボンドパッドを接続するステップとを含む方法。
  5. 請求項４に記載の方法において、前記ステップｈ）が前記各ビアの内部および前記ボンドパッドの開口部の内部および前記上部誘電体膜の頂面上に金属膜を蒸着し、次に前記頂面の上から前記蒸着された金属膜の部分を取り除くステップを含む方法。
  6. 請求項５に記載の方法において、前記蒸着された金属膜の部分が前記頂面から化学的機械的研磨によって取り除かれるようになっている方法。
  7. 請求項５又は６に記載の方法において、前記金属膜がボンドパッド金属膜の上に形成されたもう１つの障壁膜を含む複合膜である方法。
  8. 請求項４に記載の方法において、前記ボンドパッド領域の少なくとも内部にある半導体基板上にパターン化された導電膜を形成するステップａ１）をさらに含み、前記ステップｂ）が前記パターン化された導電膜上に前記下部誘電体膜を形成するステップを含み、前記ボンドパッド領域の内部の少なくとも１つのビアが前記パターン化された導電膜の領域を露出させるようになっている方法。
  9. 半導体デバイスの内部にボンドパッドを形成するための方法であって、
    ａ）その上に形成された複数の能動デバイスを含んでいる半導体基板を提供するステップと、
    ｂ）前記能動デバイス上及び導電層上を含む前記基板の上に下部誘電体膜を形成するステップと、
    ｃ）複数の能動デバイスの少なくとも一つの上にボンドパッド領域を規定し、下記工程により前記ボンドパッド領域内にボンドパッドを形成するステップとを含み、
    ｄ）前記ボンドパッド領域の中の前記下部誘電体膜上に障壁層を形成するステップと、ここで、前記障壁層はＴａ、ＴｉＮ、Ｔｉ、ＴａＮ、ＷＳｉ、ＷＳｉＮ、ＴａＳｉおよびＴｉＳｉから構成されているグループから選択された材料から形成され、前記ボンドパッド領域の外側に横方向に延伸せず、
    ｅ）前記障壁層と前記下部誘電体膜上に上部誘電体膜を形成するステップと、
    ｆ）前記ボンドパッド領域の内部に複数のビアを形成するステップであって、各ビアは、前記上部誘電体膜及び前記障壁層を通って伸び、
    ｇ）エッチングにより前記ボンドパッド領域から上部誘電体膜を取り除き、それにより、ボンドパッドの開口部を形成し、前記ボンドパッド領域の中を通して前期障壁層を露出させ、及び前記下部誘電体層を通して前記ビアの各々が垂直に伸び、
    ｈ）各ビア及びボンドパッドの開口部を連続した金属膜で実質的に充填して、前記導電層と前記ボンドパッドを接続するステップとを含む方法。
JP2000381501A 1999-12-16 2000-12-15 ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 Expired - Lifetime JP4138232B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/465075 1999-12-16
US09/465089 1999-12-16
US09/465,075 US6417087B1 (en) 1999-12-16 1999-12-16 Process for forming a dual damascene bond pad structure over active circuitry
US09/465,089 US6838769B1 (en) 1999-12-16 1999-12-16 Dual damascene bond pad structure for lowering stress and allowing circuitry under pads

Publications (2)

Publication Number Publication Date
JP2001298029A JP2001298029A (ja) 2001-10-26
JP4138232B2 true JP4138232B2 (ja) 2008-08-27

Family

ID=27041199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381501A Expired - Lifetime JP4138232B2 (ja) 1999-12-16 2000-12-15 ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法

Country Status (4)

Country Link
JP (1) JP4138232B2 (ja)
KR (1) KR100691051B1 (ja)
GB (1) GB2364170B (ja)
TW (1) TW477000B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068878A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE10200932A1 (de) * 2002-01-12 2003-07-24 Philips Intellectual Property Diskretes Halbleiterbauelement
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US6614091B1 (en) 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP4528035B2 (ja) * 2004-06-18 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
US7955973B2 (en) * 2006-08-01 2011-06-07 Freescale Semiconductor, Inc. Method and apparatus for improvements in chip manufacture and design
FR2959868A1 (fr) * 2010-05-06 2011-11-11 St Microelectronics Crolles 2 Dispositif semi-conducteur a plots de connexion munis d'inserts
JP2013235127A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
KR102437163B1 (ko) 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
CN107845622B (zh) * 2017-12-04 2022-04-08 长鑫存储技术有限公司 具有硅穿孔的芯片堆叠体及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH04212426A (ja) * 1990-06-21 1992-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH1041298A (ja) * 1996-07-23 1998-02-13 Toshiba Corp 半導体装置及びその製造方法
JPH10261624A (ja) * 1997-03-19 1998-09-29 Nec Corp エッチング方法及び多層配線構造
JP3647631B2 (ja) * 1997-07-31 2005-05-18 松下電器産業株式会社 半導体装置及びその製造方法
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
JP3544464B2 (ja) * 1997-11-26 2004-07-21 松下電器産業株式会社 半導体装置およびその製造方法
US6033984A (en) * 1997-12-23 2000-03-07 Siemens Aktiengesellschaft Dual damascene with bond pads
JP3382549B2 (ja) * 1998-11-02 2003-03-04 キヤノン株式会社 半導体装置及びアクティブマトリクス基板
JP2000299350A (ja) * 1999-04-12 2000-10-24 Toshiba Corp 半導体装置及びその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法

Also Published As

Publication number Publication date
KR20010062445A (ko) 2001-07-07
TW477000B (en) 2002-02-21
GB2364170A (en) 2002-01-16
GB0030319D0 (en) 2001-01-24
KR100691051B1 (ko) 2007-03-09
JP2001298029A (ja) 2001-10-26
GB2364170B (en) 2002-06-12

Similar Documents

Publication Publication Date Title
US6417087B1 (en) Process for forming a dual damascene bond pad structure over active circuitry
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US6297563B1 (en) Bonding pad structure of semiconductor device
JP3526376B2 (ja) 半導体装置及びその製造方法
TWI446510B (zh) 包括具有應力減輕機制的穿孔的半導體裝置
JP4037561B2 (ja) 半導体装置の製造方法
US6656826B2 (en) Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device
KR101867961B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
KR100659801B1 (ko) 반도체 집적 회로 제조 방법
TWI532136B (zh) 半導體元件及其製造方法
JP4138232B2 (ja) ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
JP2001156070A (ja) 機械的ロバスト性のあるパッドインターフェースおよび方法
CN110036475A (zh) 新颖的贯穿硅触点结构及其形成方法
US6746951B2 (en) Bond pad of semiconductor device and method of fabricating the same
JPH11330231A (ja) 金属被覆構造
TWI344685B (en) An integrated circuit device and a process for forming the same
JP3012187B2 (ja) 半導体装置の製造方法
US20060145332A1 (en) Semiconductor devices having post passivation interconnections with a second connection pattern
JP2002076075A (ja) 半導体集積回路
US6838769B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JPH11312704A (ja) ボンドパッドを有するデュアルダマスク
JP3685722B2 (ja) 半導体装置及びその製造方法
US6380625B2 (en) Semiconductor interconnect barrier and manufacturing method thereof
JP2002093811A (ja) 電極および半導体装置の製造方法
JP2001257226A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080514

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4138232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term