JP4037561B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4037561B2 JP4037561B2 JP18187899A JP18187899A JP4037561B2 JP 4037561 B2 JP4037561 B2 JP 4037561B2 JP 18187899 A JP18187899 A JP 18187899A JP 18187899 A JP18187899 A JP 18187899A JP 4037561 B2 JP4037561 B2 JP 4037561B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- barrier metal
- aluminum
- deposited
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に多層配線の最上層にアライメントマークが形成された半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体メモリの高密度化、大容量に伴って、チップ全体が無欠陥であることを要求することは不可能になっており、不良救済回路を内蔵した冗長構成（リダンダンシー）を採用することがメモリＬＳＩおよびメモリ混載ＬＳＩの常識となっている。
【０００３】
不良セルに替わってスペアセルを使用するためには、通常、テスターによって検出した不良セルの番地を記憶した後、ポリシリコンやアルミなどの配線層で形成されたヒューズをレーザーによって溶断（ブロー）し、不良セルに替わってスペアセルが選択されるようにする技術が一般的である。
【０００４】
このヒューズをブローするために、位置合わせのためのアライメントマークが最上層のメタル配線層で形成されている。
【０００５】
図９乃至図１７は、アライメントマークを４層メタル配線構造を有するＬＳＩに適用した場合の従来の製造工程を示している。
【０００６】
まず、図９に示すように、シリコン基板11上に素子分離領域13を形成し、さらに拡散層14のような受動素子やＭＯＳＦＥＴ（ゲート電極を15で示す）のような能動素子を素子分離領域13以外の領域に形成する。なお、12の領域は、後にダイシングラインとなるチップ間領域であり、このダイシングライン領域12上に各種アライメントマークが配置される。
【０００７】
次に、図１０に示すように、BPSG膜のような第１層間絶縁膜16を堆積し、ＣＭＰ（化学機械研磨）法を用いて第１層間絶縁膜16を平坦化する。その後、フォトリソグラフイー法を用いて第１コンタクトホールを開口し、第１タングステン17をＣＶＤ（化学気相成長）法を用いてコンタクトホールに埋め込む。さらに、第１アルミ18を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【０００８】
次に、図１１に示すように、ＳｉＯ2 膜のような第２層間絶縁膜19を堆積し、ＣＭＰ法を用いて第２層間絶縁膜19を平坦化する。その後、フォトリソグラフイ一法を用いて第２コンタクトホールを開口し、第２タングステン20をＣＶＤ法を用いてコンタクトホールに埋め込む。さらに、第２アルミ21を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【０００９】
次に、図１２に示すように、ＳｉＯ2 膜のような第３層間絶縁膜22を堆積し、ＣＭＰ法を用いて第３層間絶縁膜22を平坦化する。その後、フォトリソグラフイ一法を用いて第３コンタクトホールを開口し、第３タングステン23をＣＶＤ法を用いてコンタクトホールに埋め込む。さらに、第３アルミ24を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【００１０】
次に、図１３に示すように、ＳｉＯ2 膜のような第４層間絶縁膜25を堆積し、ＣＭＰ法を用いて第４層間絶縁膜25を平坦化する。その後、フォトリソグラフイー法を用いて第４コンタクトホールを開口し、第４タングステン26をＣＶＤ法を用いてコンタクトホールに埋め込む。さらに、第４アルミ27を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【００１１】
これにより、第４アルミ27からなるメタルヒューズあるいはボンデイングパッドが形成され、また、第４アルミ27の一部27a がアライメントマークとなる。
【００１２】
次に、図１４に示すように、Ｓｉ3 Ｎ4 膜のようなパッシベーション膜28を堆積し、フォトリソグラフイー法を用いて、ボンデイングパッド29上のパッシベーション膜28をエッチングし、開口する。この時、ダイシングライン領域12のアライメントマーク27a 上のパッシベーション膜28も、クラックを防止するためにエッチングされるので、アライメントマーク27a はオーバーエッチングされ露出する。
【００１３】
上記したようにパッド開口工程に際してアライメントマーク27a が側面までオーバーエッチングされて露出すると、その後の工程で、図１５に示すようにアライメントマーク27a が剥がれてしまうことがたびたび起きる。アライメントマーク27a が剥がれた結果、ヒューズブロー用のアライメントマーク27a を検出できなくなり、ヒューズブローができなくなると言う問題が発生する。
【００１４】
また、図１４に示した工程の後に、バンプ（電極形成）工程を行うと、別の問題点も発生する。これについて、図１６乃至図１７を参照して説明する。
【００１５】
図１４に示した工程の後、図１６に示すように、Ti／Ni／Pdのようなバリアメタル30を堆積し、バンプを形成しようとするボンデイングパッド29の上方のバリアメタル30を開口するようにフォトレジスト31を形成する。そして、電解メッキ法などの手法により、ボンデイングパッド29上のバリアメタル30上にAuバンプ32を成長させる。
【００１６】
次に、図１７に示すように、フォトレジスト31を除去した後、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去し、Auバンプ32は残す。
【００１７】
この際、これまでの工程で第４アルミのみで形成されたアライメントマーク27a は、電気的にフローティング状態になっており、チャージアップが可能な状態になっている。したがって、図１７に示したように、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去する時に、前記アライメントマーク27a がチャージアップした状態になっていると、バリアメタル30下のアルミ（アライメントマーク27a ）までエッチングされてしまう。
【００１８】
これにより、これまでの工程で形成されたアライメントマーク27a が腐食状態のアライメントマーク33になってしまう。したがって、ヒューズブロー用のアライメントマーク33を検出できなくなり、ヒューズブローができなくなるという問題が発生する。
【００１９】
【発明が解決しようとする課題】
上記したように従来の半導体装置は、パッド開口工程に際してアライメントマークが側面までオーバーエッチングされて露出し、その後の工程でアライメントマークが剥がれてしまうことがたびたび起き、ヒューズブロー時にヒューズブロー用のアライメントマークを検出できなくなり、ヒューズブローができなくなるという問題があった。
【００２０】
また、バンプ工程に際して、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされ、ヒューズブロー時にヒューズブロー用のアライメントマークを検出できなくなり、ヒューズブローができなくなるという問題があった。
【００２１】
本発明は上記の問題点を解決すべくなされたもので、パッド開口工程に際してアライメントマークが側面までオーバーエッチングされて露出しても、その後の工程でアライメントマークが剥がれてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とする半導体装置を提供することを目的とする。
【００２２】
また、本発明の他の目的は、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とする半導体装置を提供することにある。
【００２３】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に絶縁層を形成し、前記絶縁層内に第１、第２のコンタクトホールを形成し、この第１、第２のコンタクトホールに第１、第２の導電性プラグを埋め込み形成し、前記第１、第２の導電性プラグを含む前記絶縁層上に配線層を堆積し、前記配線層をパターニングして、前記第１の導電性プラグ上にボンデイングパッドを形成すると共に前記第２の導電性プラグ上にアライメントマークを形成し、前記ボンデイングパッド上及びアライメントマーク上を含む全面にバリアメタルを堆積し、前記ボンデイングパッド上の前記バリアメタル上にハンプ電極を形成し、前記アライメントマーク上の前記バリアメタルを除去することを特徴とする。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２６】
＜第１の実施の形態＞
図１乃至図８は、本発明の第１の実施の形態に係るアライメントマークを４層メタル配線構造を有するＬＳＩに適用した場合の製造工程を示している。
【００２７】
まず、図１に示すように、シリコン基板11上に素子分離領域13を形成し、さらに拡散層14のような受動素子やＭＯＳＦＥＴ（ゲート電極を15で示す）ような能動素子を素子分離領域13以外の領域に形成する。なお、12の領域は、後にダイシングラインとなるチップ間領域であり、このダイシングライン領域12上に各種アライメントマークが配置される。
【００２８】
次に、図２に示すように、BPSG膜のような第１層間絶縁膜16を堆積し、ＣＭＰ法を用いて第１層間絶縁膜16を平坦化する。その後、フォトリソグラフイー法を用いて、拡散層14上やＭＯＳＦＥＴのソース領域あるいはドレイン領域上に対応して第１層間絶縁膜16に第１コンタクトホールを開口し、第１タングステン17をＣＶＤ法を用いてコンタクトホールに埋め込む。この際、ダイシングライン領域12の第１層間絶縁膜16にも第１コンタクトホールを開口し、第１タングステン17を埋め込む。
【００２９】
さらに、第１アルミ18を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第１アルミ18からなる配線を形成するとともに、ダイシングライン領域12の第１コンタクトホールに埋め込まれた第１タングステン17上にも接続パターン部18a を形成する。
【００３０】
次に、図３に示すように、ＳｉＯ2 膜のような第２層間絶縁膜19を堆積し、ＣＭＰ法を用いて第２層間絶縁膜19を平坦化する。その後、フォトリソグラフイ一法を用いて、前記第１アルミ18からなる配線および接続パターン部18a 上に対応して第２層間絶縁膜19に第２コンタクトホールを開口し、第２タングステン20をＣＶＤ法を用いてコンタクトホールに埋め込む。
【００３１】
さらに、第２アルミ21を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第２アルミ21からなる配線を形成するとともに、ダイシングライン領域12の第２コンタクトホールに埋め込まれた第２タングステン20上にも接続パターン部21a を形成する。
【００３２】
次に、図４に示すように、ＳｉＯ2 膜のような第３層間絶縁膜22を堆積し、ＣＭＰ法を用いて第３層間絶縁膜22を平坦化する。その後、フォトリソグラフイ一法を用いて、前記第２アルミ21からなる配線および接続パターン部21a 上に対応して第３層間絶縁膜22に第３コンタクトホールを開口し、第３タングステン23をＣＶＤ法を用いてコンタクトホールに埋め込む。
【００３３】
さらに、第３アルミ24を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第３アルミ24からなる配線を形成するとともに、ダイシングライン領域12の第３コンタクトホールに埋め込まれた第３タングステン23上にも接続パターン部24a を形成する。
【００３４】
次に、図５に示すように、ＳｉＯ2 膜のような第４層間絶縁膜25を堆積し、ＣＭＰ法を用いて第４層間絶縁膜25を平坦化する。その後、フォトリソグラフイー法を用いて、前記第３アルミ24からなる配線および接続パターン部24a 上に対応して第４層間絶縁膜25に第４コンタクトホールを開口し、第４タングステン26をＣＶＤ法を用いてコンタクトホールに埋め込む。
【００３５】
さらに、第４アルミ27を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第４アルミ27からなるメタルヒューズあるいはボンデイングパッドを形成するとともに、ダイシングライン領域12の第４コンタクトホールに埋め込まれた第４タングステン26上にはアライメントマーク27a を形成する。
【００３６】
この段階で、アライメントマーク27a は、下層のコンタクトホールに埋め込まれた導電性のプラグにコンタクトしており、しかも、このプラグおよび下層のアルミ配線（接続パターン）を通してシリコン基板51に電気的に接続された構造となっている。
【００３７】
次に、図６に示すように、Ｓｉ3 Ｎ4 膜のようなパッシベーション膜28を堆積し、フォトリソグラフイー法を用いて、ボンデイングパッド29上のパッシベーション膜28をエッチングし、開口する。この時、ダイシングライン領域12のアライメントマーク27a 上のパッシベーション膜28も、クラックを防止するためにエッチングされるので、アライメントマーク27a はオーバーエッチングされ露出する。
【００３８】
上記したようにアライメントマーク27a が側面までオーバーエッチングされて露出したとしても、アライメントマーク27a は下層のコンタクトホールに埋め込まれた導電性プラグに連なった構造となっているので、その後の工程でアライメントマーク27a が剥がれてしまうような問題は起きない。
【００３９】
即ち、上記第１の実施の形態のＬＳＩによれば、最上層のメタル配線層で形成されているアライメントマーク27a は、下層の導電性プラグに連なった構造を有するので、アライメントマーク27a の形成後の工程でアライメントマーク27a が剥がれてしまうような問題は起きない。
【００４０】
したがって、ヒューズブロー用のアライメントマーク27a を検出できなくなるおそれはなくなり、ヒューズブローができなくなるという問題は発生しない。
【００４１】
＜第２の実施の形態＞
第２の実施の形態では、第１の実施の形態によりアライメントマーク27a を形成した後、バンプ電極形成工程を行う。
【００４２】
図１乃至図８は、本発明の第２の実施の形態に係るアライメントマークを４層メタル配線構造を有するＬＳＩに適用した場合の製造工程を示している。
【００４３】
即ち、第１の実施の形態で説明した図１乃至図６に示したような工程を経た後、図７に示すように、Ti／Ni／Pdのようなバリアメタル30を堆積し、バンプを形成しようとするボンデイングパッド29の上方のバリアメタル30を開口するようにフォトレジスト31を形成する。そして、電解メッキ法などの手法により、ボンデイングパッド29上のバリアメタル30上にAuバンプ32を成長させる。
【００４４】
次に、図８に示すように、フォトレジスト31を除去した後、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去し、Auバンプ32は残す。
【００４５】
この際、図６までの工程でアライメントマーク27a は、下層のコンタクトホールに埋め込まれた導電性プラグおよび下層のアルミ配線（接続パターン）を通してシリコン基板11に電気的に接続された（接地された）構造となっている。
【００４６】
したがって、前記アライメントマーク27a はチャージアップしないので、図８に示したように、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去する時に、バリアメタル30下のアルミからなるアライメントマークはエッチングされることがなく、アライメントマークが腐食することはない。したがって、ヒューズブロー用のアライメントマーク27a を検出できなくなってヒューズブローができなくなるという問題を回避することができる。
【００４７】
即ち、上記第２の実施の形態のＬＳＩによれば、最上層のメタル配線層で形成されているアライメントマークは、下層のコンタクトホールに埋め込まれた導電性プラグおよび下層のアルミ配線（接続パターン）を通してシリコン基板11に電気的に接続された（接地された）構造を有する。
【００４８】
したがって、ボンデイングパッド形成以降の工程でアライメントマークが剥がれたり、バンプ形成工程でのチャージアップによりアライメントマークが腐食するといった問題を回避することができる。
【００４９】
【発明の効果】
上述したように本発明の半導体装置の製造方法によれば、パッド開口工程に際してアライメントマークが側面までオーバーエッチングされて露出しても、その後の工程でアライメントマークが剥がれてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とすることができる。
【００５０】
また、本発明の半導体装置の製造方法によれば、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とすることができる。
【００５１】
即ち、本発明によれば、アライメントマークが下層のコンタクトホールに埋め込まれたプラグと接続されているので、ボンデイングパッド開口時にアライメントマークが側面までオーバーエッチングされて露出されたとしても、その後の工程でアライメントマークが剥がれてしまうような問題は起きない。
【００５２】
本発明によれば、アライメントマークは、導電性プラグおよび下層の配線を通して半導体基板に電気的に接続された（接地された）状態となっていてチャージアップしないので、アライメントマーク上のバリアメタルを溶液で除去する工程時にアライメントマークまでエッチングされることがない。
【００５３】
本発明によれば、アライメントマークは、導電性プラグおよび下層の配線を通して半導体基板に電気的に接続された（接地された）状態となっていてチャージアップしないので、バンプ工程に際して、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされることがない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造工程の一部を示す断面図。
【図２】図１の工程に続く工程を示す断面図。
【図３】図２の工程に続く工程を示す断面図。
【図４】図３の工程に続く工程を示す断面図。
【図５】図４の工程に続く工程を示す断面図。
【図６】図５の工程に続く工程を示す断面図。
【図７】本発明の第２の実施の形態に係る半導体装置の製造工程の一部を示す断面図。
【図８】図７の工程に続く工程を示す断面図。
【図９】従来の半導体装置の製造工程の一部を示す断面図。
【図１０】図９の工程に続く工程を示す断面図。
【図１１】図１０の工程に続く工程を示す断面図。
【図１２】図１１の工程に続く工程を示す断面図。
【図１３】図１２の工程に続く工程を示す断面図。
【図１４】図１３の工程に続く工程を示す断面図。
【図１５】図１４の工程に続く工程を示す断面図。
【図１６】図１５の工程に続く工程を示す断面図。
【図１７】図１６の工程に続く工程を示す断面図。
【符号の説明】
11…シリコン基板、
12…ダイシングライン領域、
13…素子分離領域、
14…拡散層、
15…ＭＯＳＦＥＴのゲート電極、
16…第１層間絶縁膜、
17…第１タングステン、
18…第１アルミ、
19…第２層間絶縁膜、
20…第２タングステン、
21…第２アルミ、
22…第３層間絶縁膜、
23…第３タングステン、
24…第３アルミ、
25…第４層間絶縁膜、
26…第４タングステン、
27…第４アルミ、
27a …第４アルミ（アライメントマーク）、
28…パッシベーション膜、
29…ボンデイングパッド、
30…バリアメタル、
32…Auバンプ。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に多層配線の最上層にアライメントマークが形成された半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体メモリの高密度化、大容量に伴って、チップ全体が無欠陥であることを要求することは不可能になっており、不良救済回路を内蔵した冗長構成（リダンダンシー）を採用することがメモリＬＳＩおよびメモリ混載ＬＳＩの常識となっている。
【０００３】
不良セルに替わってスペアセルを使用するためには、通常、テスターによって検出した不良セルの番地を記憶した後、ポリシリコンやアルミなどの配線層で形成されたヒューズをレーザーによって溶断（ブロー）し、不良セルに替わってスペアセルが選択されるようにする技術が一般的である。
【０００４】
このヒューズをブローするために、位置合わせのためのアライメントマークが最上層のメタル配線層で形成されている。
【０００５】
図９乃至図１７は、アライメントマークを４層メタル配線構造を有するＬＳＩに適用した場合の従来の製造工程を示している。
【０００６】
まず、図９に示すように、シリコン基板11上に素子分離領域13を形成し、さらに拡散層14のような受動素子やＭＯＳＦＥＴ（ゲート電極を15で示す）のような能動素子を素子分離領域13以外の領域に形成する。なお、12の領域は、後にダイシングラインとなるチップ間領域であり、このダイシングライン領域12上に各種アライメントマークが配置される。
【０００７】
次に、図１０に示すように、BPSG膜のような第１層間絶縁膜16を堆積し、ＣＭＰ（化学機械研磨）法を用いて第１層間絶縁膜16を平坦化する。その後、フォトリソグラフイー法を用いて第１コンタクトホールを開口し、第１タングステン17をＣＶＤ（化学気相成長）法を用いてコンタクトホールに埋め込む。さらに、第１アルミ18を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【０００８】
次に、図１１に示すように、ＳｉＯ2 膜のような第２層間絶縁膜19を堆積し、ＣＭＰ法を用いて第２層間絶縁膜19を平坦化する。その後、フォトリソグラフイ一法を用いて第２コンタクトホールを開口し、第２タングステン20をＣＶＤ法を用いてコンタクトホールに埋め込む。さらに、第２アルミ21を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【０００９】
次に、図１２に示すように、ＳｉＯ2 膜のような第３層間絶縁膜22を堆積し、ＣＭＰ法を用いて第３層間絶縁膜22を平坦化する。その後、フォトリソグラフイ一法を用いて第３コンタクトホールを開口し、第３タングステン23をＣＶＤ法を用いてコンタクトホールに埋め込む。さらに、第３アルミ24を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【００１０】
次に、図１３に示すように、ＳｉＯ2 膜のような第４層間絶縁膜25を堆積し、ＣＭＰ法を用いて第４層間絶縁膜25を平坦化する。その後、フォトリソグラフイー法を用いて第４コンタクトホールを開口し、第４タングステン26をＣＶＤ法を用いてコンタクトホールに埋め込む。さらに、第４アルミ27を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングする。
【００１１】
これにより、第４アルミ27からなるメタルヒューズあるいはボンデイングパッドが形成され、また、第４アルミ27の一部27a がアライメントマークとなる。
【００１２】
次に、図１４に示すように、Ｓｉ3 Ｎ4 膜のようなパッシベーション膜28を堆積し、フォトリソグラフイー法を用いて、ボンデイングパッド29上のパッシベーション膜28をエッチングし、開口する。この時、ダイシングライン領域12のアライメントマーク27a 上のパッシベーション膜28も、クラックを防止するためにエッチングされるので、アライメントマーク27a はオーバーエッチングされ露出する。
【００１３】
上記したようにパッド開口工程に際してアライメントマーク27a が側面までオーバーエッチングされて露出すると、その後の工程で、図１５に示すようにアライメントマーク27a が剥がれてしまうことがたびたび起きる。アライメントマーク27a が剥がれた結果、ヒューズブロー用のアライメントマーク27a を検出できなくなり、ヒューズブローができなくなると言う問題が発生する。
【００１４】
また、図１４に示した工程の後に、バンプ（電極形成）工程を行うと、別の問題点も発生する。これについて、図１６乃至図１７を参照して説明する。
【００１５】
図１４に示した工程の後、図１６に示すように、Ti／Ni／Pdのようなバリアメタル30を堆積し、バンプを形成しようとするボンデイングパッド29の上方のバリアメタル30を開口するようにフォトレジスト31を形成する。そして、電解メッキ法などの手法により、ボンデイングパッド29上のバリアメタル30上にAuバンプ32を成長させる。
【００１６】
次に、図１７に示すように、フォトレジスト31を除去した後、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去し、Auバンプ32は残す。
【００１７】
この際、これまでの工程で第４アルミのみで形成されたアライメントマーク27a は、電気的にフローティング状態になっており、チャージアップが可能な状態になっている。したがって、図１７に示したように、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去する時に、前記アライメントマーク27a がチャージアップした状態になっていると、バリアメタル30下のアルミ（アライメントマーク27a ）までエッチングされてしまう。
【００１８】
これにより、これまでの工程で形成されたアライメントマーク27a が腐食状態のアライメントマーク33になってしまう。したがって、ヒューズブロー用のアライメントマーク33を検出できなくなり、ヒューズブローができなくなるという問題が発生する。
【００１９】
【発明が解決しようとする課題】
上記したように従来の半導体装置は、パッド開口工程に際してアライメントマークが側面までオーバーエッチングされて露出し、その後の工程でアライメントマークが剥がれてしまうことがたびたび起き、ヒューズブロー時にヒューズブロー用のアライメントマークを検出できなくなり、ヒューズブローができなくなるという問題があった。
【００２０】
また、バンプ工程に際して、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされ、ヒューズブロー時にヒューズブロー用のアライメントマークを検出できなくなり、ヒューズブローができなくなるという問題があった。
【００２１】
本発明は上記の問題点を解決すべくなされたもので、パッド開口工程に際してアライメントマークが側面までオーバーエッチングされて露出しても、その後の工程でアライメントマークが剥がれてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とする半導体装置を提供することを目的とする。
【００２２】
また、本発明の他の目的は、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とする半導体装置を提供することにある。
【００２３】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に絶縁層を形成し、前記絶縁層内に第１、第２のコンタクトホールを形成し、この第１、第２のコンタクトホールに第１、第２の導電性プラグを埋め込み形成し、前記第１、第２の導電性プラグを含む前記絶縁層上に配線層を堆積し、前記配線層をパターニングして、前記第１の導電性プラグ上にボンデイングパッドを形成すると共に前記第２の導電性プラグ上にアライメントマークを形成し、前記ボンデイングパッド上及びアライメントマーク上を含む全面にバリアメタルを堆積し、前記ボンデイングパッド上の前記バリアメタル上にハンプ電極を形成し、前記アライメントマーク上の前記バリアメタルを除去することを特徴とする。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２６】
＜第１の実施の形態＞
図１乃至図８は、本発明の第１の実施の形態に係るアライメントマークを４層メタル配線構造を有するＬＳＩに適用した場合の製造工程を示している。
【００２７】
まず、図１に示すように、シリコン基板11上に素子分離領域13を形成し、さらに拡散層14のような受動素子やＭＯＳＦＥＴ（ゲート電極を15で示す）ような能動素子を素子分離領域13以外の領域に形成する。なお、12の領域は、後にダイシングラインとなるチップ間領域であり、このダイシングライン領域12上に各種アライメントマークが配置される。
【００２８】
次に、図２に示すように、BPSG膜のような第１層間絶縁膜16を堆積し、ＣＭＰ法を用いて第１層間絶縁膜16を平坦化する。その後、フォトリソグラフイー法を用いて、拡散層14上やＭＯＳＦＥＴのソース領域あるいはドレイン領域上に対応して第１層間絶縁膜16に第１コンタクトホールを開口し、第１タングステン17をＣＶＤ法を用いてコンタクトホールに埋め込む。この際、ダイシングライン領域12の第１層間絶縁膜16にも第１コンタクトホールを開口し、第１タングステン17を埋め込む。
【００２９】
さらに、第１アルミ18を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第１アルミ18からなる配線を形成するとともに、ダイシングライン領域12の第１コンタクトホールに埋め込まれた第１タングステン17上にも接続パターン部18a を形成する。
【００３０】
次に、図３に示すように、ＳｉＯ2 膜のような第２層間絶縁膜19を堆積し、ＣＭＰ法を用いて第２層間絶縁膜19を平坦化する。その後、フォトリソグラフイ一法を用いて、前記第１アルミ18からなる配線および接続パターン部18a 上に対応して第２層間絶縁膜19に第２コンタクトホールを開口し、第２タングステン20をＣＶＤ法を用いてコンタクトホールに埋め込む。
【００３１】
さらに、第２アルミ21を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第２アルミ21からなる配線を形成するとともに、ダイシングライン領域12の第２コンタクトホールに埋め込まれた第２タングステン20上にも接続パターン部21a を形成する。
【００３２】
次に、図４に示すように、ＳｉＯ2 膜のような第３層間絶縁膜22を堆積し、ＣＭＰ法を用いて第３層間絶縁膜22を平坦化する。その後、フォトリソグラフイ一法を用いて、前記第２アルミ21からなる配線および接続パターン部21a 上に対応して第３層間絶縁膜22に第３コンタクトホールを開口し、第３タングステン23をＣＶＤ法を用いてコンタクトホールに埋め込む。
【００３３】
さらに、第３アルミ24を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第３アルミ24からなる配線を形成するとともに、ダイシングライン領域12の第３コンタクトホールに埋め込まれた第３タングステン23上にも接続パターン部24a を形成する。
【００３４】
次に、図５に示すように、ＳｉＯ2 膜のような第４層間絶縁膜25を堆積し、ＣＭＰ法を用いて第４層間絶縁膜25を平坦化する。その後、フォトリソグラフイー法を用いて、前記第３アルミ24からなる配線および接続パターン部24a 上に対応して第４層間絶縁膜25に第４コンタクトホールを開口し、第４タングステン26をＣＶＤ法を用いてコンタクトホールに埋め込む。
【００３５】
さらに、第４アルミ27を全面に堆積し、フォトリソグラフイー法を用いて所定の形状にパターニングすることにより、第４アルミ27からなるメタルヒューズあるいはボンデイングパッドを形成するとともに、ダイシングライン領域12の第４コンタクトホールに埋め込まれた第４タングステン26上にはアライメントマーク27a を形成する。
【００３６】
この段階で、アライメントマーク27a は、下層のコンタクトホールに埋め込まれた導電性のプラグにコンタクトしており、しかも、このプラグおよび下層のアルミ配線（接続パターン）を通してシリコン基板51に電気的に接続された構造となっている。
【００３７】
次に、図６に示すように、Ｓｉ3 Ｎ4 膜のようなパッシベーション膜28を堆積し、フォトリソグラフイー法を用いて、ボンデイングパッド29上のパッシベーション膜28をエッチングし、開口する。この時、ダイシングライン領域12のアライメントマーク27a 上のパッシベーション膜28も、クラックを防止するためにエッチングされるので、アライメントマーク27a はオーバーエッチングされ露出する。
【００３８】
上記したようにアライメントマーク27a が側面までオーバーエッチングされて露出したとしても、アライメントマーク27a は下層のコンタクトホールに埋め込まれた導電性プラグに連なった構造となっているので、その後の工程でアライメントマーク27a が剥がれてしまうような問題は起きない。
【００３９】
即ち、上記第１の実施の形態のＬＳＩによれば、最上層のメタル配線層で形成されているアライメントマーク27a は、下層の導電性プラグに連なった構造を有するので、アライメントマーク27a の形成後の工程でアライメントマーク27a が剥がれてしまうような問題は起きない。
【００４０】
したがって、ヒューズブロー用のアライメントマーク27a を検出できなくなるおそれはなくなり、ヒューズブローができなくなるという問題は発生しない。
【００４１】
＜第２の実施の形態＞
第２の実施の形態では、第１の実施の形態によりアライメントマーク27a を形成した後、バンプ電極形成工程を行う。
【００４２】
図１乃至図８は、本発明の第２の実施の形態に係るアライメントマークを４層メタル配線構造を有するＬＳＩに適用した場合の製造工程を示している。
【００４３】
即ち、第１の実施の形態で説明した図１乃至図６に示したような工程を経た後、図７に示すように、Ti／Ni／Pdのようなバリアメタル30を堆積し、バンプを形成しようとするボンデイングパッド29の上方のバリアメタル30を開口するようにフォトレジスト31を形成する。そして、電解メッキ法などの手法により、ボンデイングパッド29上のバリアメタル30上にAuバンプ32を成長させる。
【００４４】
次に、図８に示すように、フォトレジスト31を除去した後、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去し、Auバンプ32は残す。
【００４５】
この際、図６までの工程でアライメントマーク27a は、下層のコンタクトホールに埋め込まれた導電性プラグおよび下層のアルミ配線（接続パターン）を通してシリコン基板11に電気的に接続された（接地された）構造となっている。
【００４６】
したがって、前記アライメントマーク27a はチャージアップしないので、図８に示したように、パッシベーション膜28上に露出しているバリアメタル30を王水、エチレンジアミンテトラ酢酸などの溶液で除去する時に、バリアメタル30下のアルミからなるアライメントマークはエッチングされることがなく、アライメントマークが腐食することはない。したがって、ヒューズブロー用のアライメントマーク27a を検出できなくなってヒューズブローができなくなるという問題を回避することができる。
【００４７】
即ち、上記第２の実施の形態のＬＳＩによれば、最上層のメタル配線層で形成されているアライメントマークは、下層のコンタクトホールに埋め込まれた導電性プラグおよび下層のアルミ配線（接続パターン）を通してシリコン基板11に電気的に接続された（接地された）構造を有する。
【００４８】
したがって、ボンデイングパッド形成以降の工程でアライメントマークが剥がれたり、バンプ形成工程でのチャージアップによりアライメントマークが腐食するといった問題を回避することができる。
【００４９】
【発明の効果】
上述したように本発明の半導体装置の製造方法によれば、パッド開口工程に際してアライメントマークが側面までオーバーエッチングされて露出しても、その後の工程でアライメントマークが剥がれてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とすることができる。
【００５０】
また、本発明の半導体装置の製造方法によれば、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされてしまうことを防止し、ヒューズブロー時にヒューズブロー用のアライメントマークの検出を可能とすることができる。
【００５１】
即ち、本発明によれば、アライメントマークが下層のコンタクトホールに埋め込まれたプラグと接続されているので、ボンデイングパッド開口時にアライメントマークが側面までオーバーエッチングされて露出されたとしても、その後の工程でアライメントマークが剥がれてしまうような問題は起きない。
【００５２】
本発明によれば、アライメントマークは、導電性プラグおよび下層の配線を通して半導体基板に電気的に接続された（接地された）状態となっていてチャージアップしないので、アライメントマーク上のバリアメタルを溶液で除去する工程時にアライメントマークまでエッチングされることがない。
【００５３】
本発明によれば、アライメントマークは、導電性プラグおよび下層の配線を通して半導体基板に電気的に接続された（接地された）状態となっていてチャージアップしないので、バンプ工程に際して、バンプ電極部以外の領域に露出しているバリアメタルを溶液で除去する時にバリアメタル下のアライメントマークまでエッチングされることがない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造工程の一部を示す断面図。
【図２】図１の工程に続く工程を示す断面図。
【図３】図２の工程に続く工程を示す断面図。
【図４】図３の工程に続く工程を示す断面図。
【図５】図４の工程に続く工程を示す断面図。
【図６】図５の工程に続く工程を示す断面図。
【図７】本発明の第２の実施の形態に係る半導体装置の製造工程の一部を示す断面図。
【図８】図７の工程に続く工程を示す断面図。
【図９】従来の半導体装置の製造工程の一部を示す断面図。
【図１０】図９の工程に続く工程を示す断面図。
【図１１】図１０の工程に続く工程を示す断面図。
【図１２】図１１の工程に続く工程を示す断面図。
【図１３】図１２の工程に続く工程を示す断面図。
【図１４】図１３の工程に続く工程を示す断面図。
【図１５】図１４の工程に続く工程を示す断面図。
【図１６】図１５の工程に続く工程を示す断面図。
【図１７】図１６の工程に続く工程を示す断面図。
【符号の説明】
11…シリコン基板、
12…ダイシングライン領域、
13…素子分離領域、
14…拡散層、
15…ＭＯＳＦＥＴのゲート電極、
16…第１層間絶縁膜、
17…第１タングステン、
18…第１アルミ、
19…第２層間絶縁膜、
20…第２タングステン、
21…第２アルミ、
22…第３層間絶縁膜、
23…第３タングステン、
24…第３アルミ、
25…第４層間絶縁膜、
26…第４タングステン、
27…第４アルミ、
27a …第４アルミ（アライメントマーク）、
28…パッシベーション膜、
29…ボンデイングパッド、
30…バリアメタル、
32…Auバンプ。
Claims (3)
- 半導体基板上に絶縁層を形成し、
前記絶縁層内に第１、第２のコンタクトホールを形成し、この第１、第２のコンタクトホールに第１、第２の導電性プラグを埋め込み形成し、
前記第１、第２の導電性プラグを含む前記絶縁層上に配線層を堆積し、
前記配線層をパターニングして、前記第１の導電性プラグ上にボンデイングパッドを形成すると共に前記第２の導電性プラグ上にアライメントマークを形成し、
前記ボンデイングパッド上及びアライメントマーク上を含む全面にバリアメタルを堆積し、
前記ボンデイングパッド上の前記バリアメタル上にハンプ電極を形成し、
前記アライメントマーク上の前記バリアメタルを除去する
ことを特徴とする半導体装置の製造方法。 - 前記第２の導電性プラグを形成する際に、前記半導体基板に電気的に接続されるように前記第２の導電性プラグを形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 王水、エチレンジアミンテトラ酢酸の溶液を用いて前記アライメントマーク上の前記バリアメタルを除去することを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18187899A JP4037561B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体装置の製造方法 |
| US09/604,791 US6392300B1 (en) | 1999-06-28 | 2000-06-28 | Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire |
| CN00122585.5A CN1199265C (zh) | 1999-06-28 | 2000-06-28 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18187899A JP4037561B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001015403A JP2001015403A (ja) | 2001-01-19 |
| JP2001015403A5 JP2001015403A5 (ja) | 2005-04-28 |
| JP4037561B2 true JP4037561B2 (ja) | 2008-01-23 |
Family
ID=16108456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18187899A Expired - Fee Related JP4037561B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6392300B1 (ja) |
| JP (1) | JP4037561B2 (ja) |
| CN (1) | CN1199265C (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US7381642B2 (en) | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| US6559042B2 (en) * | 2001-06-28 | 2003-05-06 | International Business Machines Corporation | Process for forming fusible links |
| US7053495B2 (en) * | 2001-09-17 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for fabricating the same |
| US20030071323A1 (en) * | 2001-10-15 | 2003-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic fabrication with upper lying aluminum fuse layer in copper interconnect semiconductor technology and method for fabrication thereof |
| KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
| KR100451506B1 (ko) * | 2001-12-24 | 2004-10-06 | 주식회사 하이닉스반도체 | 오버레이 마크의 구조 및 형성 방법 |
| US6614091B1 (en) * | 2002-03-13 | 2003-09-02 | Motorola, Inc. | Semiconductor device having a wire bond pad and method therefor |
| TW531776B (en) * | 2002-03-21 | 2003-05-11 | Nanya Technology Corp | Metal pad structure suitable for connection pad and inspection pad |
| TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US6717270B1 (en) * | 2003-04-09 | 2004-04-06 | Motorola, Inc. | Integrated circuit die I/O cells |
| JP4357862B2 (ja) * | 2003-04-09 | 2009-11-04 | シャープ株式会社 | 半導体装置 |
| US6787443B1 (en) * | 2003-05-20 | 2004-09-07 | Intel Corporation | PCB design and method for providing vented blind vias |
| JP2005109145A (ja) | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
| US6975040B2 (en) * | 2003-10-28 | 2005-12-13 | Agere Systems Inc | Fabricating semiconductor chips |
| CN100382263C (zh) * | 2004-03-05 | 2008-04-16 | 沈育浓 | 具有多层布线结构的半导体晶片装置及其封装方法 |
| JP4689244B2 (ja) * | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8405216B2 (en) * | 2005-06-29 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for integrated circuits |
| JP4501806B2 (ja) * | 2005-07-27 | 2010-07-14 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| KR100660893B1 (ko) * | 2005-11-22 | 2006-12-26 | 삼성전자주식회사 | 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법 |
| KR100735757B1 (ko) * | 2006-01-12 | 2007-07-06 | 삼성전자주식회사 | 퓨즈 영역 및 그의 제조방법 |
| US7692230B2 (en) * | 2006-12-06 | 2010-04-06 | Taiwan Semiconductor Manufacturing Co. Ltd. | MRAM cell structure |
| US8030733B1 (en) | 2007-05-22 | 2011-10-04 | National Semiconductor Corporation | Copper-compatible fuse target |
| US7964934B1 (en) * | 2007-05-22 | 2011-06-21 | National Semiconductor Corporation | Fuse target and method of forming the fuse target in a copper process flow |
| JP5064157B2 (ja) * | 2007-09-18 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| TWI394260B (zh) * | 2007-10-31 | 2013-04-21 | Adl Engineering Inc | 具有多晶粒之半導體元件封裝結構及其方法 |
| JP5268618B2 (ja) | 2008-12-18 | 2013-08-21 | 株式会社東芝 | 半導体装置 |
| US8278733B2 (en) * | 2009-08-25 | 2012-10-02 | Mediatek Inc. | Bonding pad structure and integrated circuit chip using such bonding pad structure |
| US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
| CN102157497B (zh) * | 2011-01-26 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 多层堆栈的半导体器件的结构及形成方法 |
| JP5953974B2 (ja) * | 2011-09-15 | 2016-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2014216377A (ja) * | 2013-04-23 | 2014-11-17 | イビデン株式会社 | 電子部品とその製造方法及び多層プリント配線板の製造方法 |
| CN105845659B (zh) * | 2015-01-15 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 引线焊垫结构及其形成方法 |
| CN113394193B (zh) * | 2020-03-13 | 2022-03-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
| JP2022121116A (ja) * | 2021-02-08 | 2022-08-19 | ローム株式会社 | 半導体素子、当該半導体素子を備えた半導体装置、および、半導体素子の製造方法 |
| CN115831865A (zh) * | 2023-02-24 | 2023-03-21 | 广州粤芯半导体技术有限公司 | 一种减小晶圆标记区域电弧放电的结构及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3512225B2 (ja) * | 1994-02-28 | 2004-03-29 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| US5976971A (en) * | 1995-07-19 | 1999-11-02 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having an interconnection structure |
| JP2956571B2 (ja) * | 1996-03-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置 |
| US5783490A (en) | 1997-04-21 | 1998-07-21 | Vanguard International Semiconductor Corporation | Photolithography alignment mark and manufacturing method |
| US5933744A (en) * | 1998-04-02 | 1999-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alignment method for used in chemical mechanical polishing process |
-
1999
- 1999-06-28 JP JP18187899A patent/JP4037561B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-28 US US09/604,791 patent/US6392300B1/en not_active Expired - Fee Related
- 2000-06-28 CN CN00122585.5A patent/CN1199265C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001015403A (ja) | 2001-01-19 |
| US6392300B1 (en) | 2002-05-21 |
| CN1281257A (zh) | 2001-01-24 |
| CN1199265C (zh) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4037561B2 (ja) | 半導体装置の製造方法 | |
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| US6656826B2 (en) | Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US6417087B1 (en) | Process for forming a dual damascene bond pad structure over active circuitry | |
| US6951781B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005109145A (ja) | 半導体装置 | |
| US6750129B2 (en) | Process for forming fusible links | |
| KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
| JP2003060036A (ja) | 半導体装置およびその製造方法 | |
| US6717272B2 (en) | Reinforced bond-pad substructure and method for fabricating the same | |
| JP3530073B2 (ja) | 半導体装置及びその製造方法 | |
| US6838769B1 (en) | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads | |
| US7781334B2 (en) | Method of manufacturing a semiconductor device with through-chip vias | |
| KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| KR100579863B1 (ko) | 반도체 소자상 퓨주부 형성 방법 및 퓨주부를 포함하는반도체 소자 | |
| US6372555B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US8278754B2 (en) | Metal line in semiconductor device and method for forming the same | |
| KR100458472B1 (ko) | 반도체 소자의 제조방법 | |
| KR100835428B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| KR100607748B1 (ko) | 반도체소자의 연결배선 제조 방법 | |
| KR100861305B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070018520A (ko) | 다층 패드, 다층 패드를 구비하는 반도체 장치 및 그 제조방법 | |
| JPH04334010A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040623 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |