KR100458472B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100458472B1 KR100458472B1 KR10-2002-0030701A KR20020030701A KR100458472B1 KR 100458472 B1 KR100458472 B1 KR 100458472B1 KR 20020030701 A KR20020030701 A KR 20020030701A KR 100458472 B1 KR100458472 B1 KR 100458472B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- fuse
- thickness
- semiconductor device
- forming
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A41—WEARING APPAREL
- A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
- A41B9/00—Undergarments
- A41B9/04—Knickers for ladies, with or without inserted crotch or seat parts
-
- A—HUMAN NECESSITIES
- A41—WEARING APPAREL
- A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
- A41B2300/00—Details of shirts, underwear, baby linen or handkerchiefs not provided for in other groups of this subclass
-
- A—HUMAN NECESSITIES
- A41—WEARING APPAREL
- A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
- A41B2400/00—Functions or special features of shirts, underwear, baby linen or handkerchiefs not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
Claims (12)
- 소정의 하부구조물이 구비되는 반도체기판 상부에 퓨즈 및 금속배선 콘택으로 예정되는 부분을 노출시키는 콘택홀이 구비되는 층간절연막을 형성하는 공정과,전체표면 상부에 접착층 및 제1금속층을 소정 두께 형성하는 공정과,상기 퓨즈로 예정되는 콘택홀 간의 제1금속층 상부에 전기도금방지막패턴을 형성하는 공정과,상기 구조 상부에 상기 콘택홀을 포함한 퓨즈 및 금속배선으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,상기 감광막패턴을 전기도금 마스크로 사용하여 상기 제1금속층 상부에 제2금속층을 형성하여 퓨즈 및 금속배선을 형성하는 공정과,상기 감광막패턴을 제거하고, 노출되는 제1금속층과 접착층을 제거하여 퓨즈와 금속배선 간을 분리시키는 공정과,전체표면 상부에 제1보호막을 형성하는 공정과,상기 제1보호막 상부에 상기 퓨즈 상부의 제1보호막을 노출시키는 제2보호막을 형성하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 접착층은 Ti층을 스퍼터링방법으로 50 ∼ 200Å 두께 증착하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1금속층은 Cu층 또는 Au층을 스퍼터링방법으로 100 ∼ 300Å 두께 증착하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1금속층은 상기 제2금속층의 시드층(seed layer)으로 사용되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 전기도금방지막패턴은 500 ∼ 1500Å 두께의 저온 PE-산화막으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 전기도금방지막은 HF를 이용한 습식식각공정으로 제거되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제2금속층은 Cu층 또는 Au층을 전기도금방법으로 2000 ∼ 4000Å 두께 증착하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제2금속층의 두께는 상기 감광막패턴의 두께에 따라 조절되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1금속층과 접착층은 건식식각방법으로 제거되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1보호막은 PE-산화막을 3000 ∼ 5000Å 두께로 증착하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제2보호막은 PE-질화막으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제2보호막에 노출되는 부분의 퓨즈 상부에 전기도금방지막패턴과 제1보호막이 4000 ∼ 6000Å 두께 잔류되도록 하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0030701A KR100458472B1 (ko) | 2002-05-31 | 2002-05-31 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0030701A KR100458472B1 (ko) | 2002-05-31 | 2002-05-31 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030092863A KR20030092863A (ko) | 2003-12-06 |
KR100458472B1 true KR100458472B1 (ko) | 2004-11-26 |
Family
ID=32385398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0030701A KR100458472B1 (ko) | 2002-05-31 | 2002-05-31 | 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100458472B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114121466A (zh) * | 2021-10-11 | 2022-03-01 | 合泰盟方电子(深圳)股份有限公司 | 一种磁性薄膜电感器生产制造方法 |
-
2002
- 2002-05-31 KR KR10-2002-0030701A patent/KR100458472B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20030092863A (ko) | 2003-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6864124B2 (en) | Method of forming a fuse | |
US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
JP4037561B2 (ja) | 半導体装置の製造方法 | |
CN101847597B (zh) | 集成电路结构 | |
US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
CN100423246C (zh) | 包含金属层顶部钨或钨化合物之连结垫 | |
US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
KR100458472B1 (ko) | 반도체 소자의 제조방법 | |
US7648870B2 (en) | Method of forming fuse region in semiconductor damascene process | |
KR20120103982A (ko) | 퓨즈 패턴 및 그 제조 방법 | |
US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
JP4092602B2 (ja) | 半導体装置の製造方法 | |
KR100558493B1 (ko) | 반도체 기억소자의 배선 형성방법 | |
KR100681676B1 (ko) | 반도체 소자의 패드 형성 방법 | |
US6372555B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
KR100998947B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
KR20080000845A (ko) | 반도체 소자의 제조방법 | |
KR100299332B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 | |
KR100866121B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100607753B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
KR100861305B1 (ko) | 반도체 소자의 제조방법 | |
KR100613385B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR100607748B1 (ko) | 반도체소자의 연결배선 제조 방법 | |
TW529147B (en) | Structure of metal fuse of semiconductor device | |
KR101116350B1 (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 16 |