JP3544464B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3544464B2
JP3544464B2 JP32479497A JP32479497A JP3544464B2 JP 3544464 B2 JP3544464 B2 JP 3544464B2 JP 32479497 A JP32479497 A JP 32479497A JP 32479497 A JP32479497 A JP 32479497A JP 3544464 B2 JP3544464 B2 JP 3544464B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
opening
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32479497A
Other languages
English (en)
Other versions
JPH11162980A (ja
Inventor
隆 上原
健裕 平井
弘明 中岡
彰弘 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18169763&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3544464(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32479497A priority Critical patent/JP3544464B2/ja
Publication of JPH11162980A publication Critical patent/JPH11162980A/ja
Application granted granted Critical
Publication of JP3544464B2 publication Critical patent/JP3544464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に溝配線を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置における配線としては、従来よりアルミニウム合金が広く使われている。しかし、アルミ配線はエレクトロマイグレーション（ＥＭ）耐性が弱く、配線の微細化が進むにつれて、アルミ配線の信頼性は求められる基準を満足しなくなってきた。そこで、最近、ＥＭ耐性が比較的に高い銅が配線材料として用いられようとしている。ただし、銅には、そのエッチングが難しいという難点がある。このため、銅薄膜から配線パターンを形成する方法として、反応性ドライエッチング方式に代えて、絶縁膜の表面に溝を形成してから、その溝に銅を埋め込む方式（以下、「ダマシン法」と称する）が主流になると思われている。
【０００３】
ダマシン法にはシングルダマシン法とデュアルダマシン法とがある。以下、図１（ａ）〜（ｆ）を参照しながら、シングルダマシン法を用いた銅配線形成方法の従来例を説明する。
【０００４】
まず、公知の半導体製造プロセスを経て複数の半導体集積回路素子が形成された半導体基板を用意する。次に、これらの半導体集積回路素子を覆うように半導体基板上に第１絶縁膜を堆積した後、酸化シリコン膜の表面に溝を形成する。この溝を銅で埋めこみ、銅配線を形成する。図１（ａ）では、簡単化のため、集積回路素子が形成された半導体基板の記載は省略されており、その上に形成された第１絶縁膜１１と、第１絶縁膜の表面に形成された溝と、溝を埋め込んだ銅からなる第１配線１２とが記載されている。
【０００５】
次に、図１（ｂ）に示すように、第１絶縁膜１１上に第２絶縁膜１３を堆積した後、図１（ｃ）に示すように、第２絶縁膜１３中にビア開口部１４を形成し、ビア開口部１４をタングステンによって完全に埋め込む。
【０００６】
次に、図１（ｄ）に示すように、第２絶縁膜１３上に第３絶縁膜１６を堆積した後、第３絶縁膜１６中に溝状開口部１７およびボンディングパッド用開口部１８を形成する。ボンディングパッド用開口部１８のサイズは、例えば約１００μｍ×約１００μｍに設定される。
【０００７】
次に、図１（ｅ）に示すように、第３絶縁膜１６中の溝状開口部１７およびボンディングパッド用開口部１８を埋め込むようにして銅薄膜を堆積した後、化学的機械研磨法（ＣＭＰ法）またはエッチバック法にて銅薄膜の不要部分を除去し、溝状開口部１７およびボンディングパッド用開口部１８の内部のみに銅を残す。
【０００８】
図１（ｆ）に示すように、第３絶縁膜１６上に表面保護膜１１０を形成した後、ボンディングパッド１９上に開口部を設ける。その後、ワイヤーボンディング工程によって、ボンディングワイヤ２００の先端部分をボンディングパッド１９上に配置する。
【０００９】
このようなダマシン法を用いた溝配線形成によれば、ドライエッチングによる加工が難しい材料（例えば銅）を用いて配線を形成することができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の製造方法によれば、ＣＭＰ法やエッチバック法によって銅薄膜の不要部分を除去する工程で、ボンディングパッド１９が極めて薄くなり、極端な場合、部分的に消失するという現象が見られる。このような現象はディシュイングと呼ばれ、ボンディングパッド１９を介した内部回路とボンディングワイヤ２００との電気的接続を不良化するおそれがある。また、銅は金との合金化が困難な材料であるため、ボンディングパッド１９が銅から形成される場合、通常のワイヤーボンディング組み立て工程で用いられているボンディグ用金ワイヤーを使用できないという問題が生じ、新たなボンディグ用ワイヤを開発することが必要になる。
【００１１】
本発明は上記課題に鑑みてなされたものであり、その目的とするところは、ダマシン法を用いて溝配線を形成する工程を包含しながら、ＣＭＰ等によるボンディングパッドのディシュイング問題を解決できる半導体装置およその製造方法を提供するものである。
【００１２】
本発明の他の目的は、ダマシン法を用いて溝配線を形成する工程を包含しながら、従来のワイヤーボンディング技術を適用できる半導体装置およその製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
本発明の半導体装置は、複数の半導体集積回路素子が形成された基板と、前記半導体集積回路素子を覆うように前記基板上に形成され、表面に溝を有する第１絶縁膜と、前記第１絶縁膜の前記表面の前記溝内に形成された第１配線と、前記第１配線を覆うように前記第１絶縁膜上に形成され、ビア開口部を有する第２絶縁膜と、前記第２絶縁膜の前記ビア開口部内に形成されたビア配線と、前記第２絶縁膜上に形成され、溝状開口部およびボンディングパッド用開口部を有する第３絶縁膜と、前記第３絶縁膜の前記溝状開口部内に形成された第２配線と、前記第３絶縁膜の前記ボンディングパッド用開口部内に形成されたボンディングパッドとを備えた半導体装置であって、前記第１絶縁膜の前記表面は、前記ボンディングパッドの下方に凹部を有し、前記凹部内には、前記第１配線の材料と同じ材料からなる導電層が形成されており、前記第２絶縁膜は、前記第３絶縁膜の前記ボンディングパッド用開口部の下方に開口部を有し、前記ボンディングパッドは、前記第２絶縁膜の前記開口部内にも形成されており、前記第２配線よりも厚くなっている。
【００１４】
前記ボンディングパッドおよび前記第２配線は、ダマシン法により形成されたものであることが好ましい。
【００１５】
前記ボンディングパッドおよび前記第２配線の上面は、研磨加工されていることが好ましい。
【００１６】
前記ボンディングパッドおよび前記第２配線は、銅から形成されていていることが好ましい。
【００１７】
前記ボンディングパッド、前記第２配線および前記ビア配線は、デュアルダマシン法により形成されていてもよい。
【００１８】
前記ボンディングパッド、前記第２配線および前記ビア配線は、銅から形成されていることが好ましい。
【００１９】
前記ビア配線は、選択成長法により形成されたものであってもよい。
【００２０】
前記第１絶縁膜の前記凹部のサイズは、前記第２絶縁膜の前記ボンディングパッド用開口部のサイズよりも広くてもよい。
【００２１】
前記第１絶縁膜の前記凹部の底面には複数の突起が形成されていてもよい。
【００２２】
前記第１絶縁膜の前記凹部は、複数の溝から形成されていてもよい。
【００２３】
本発明の他の半導体装置は、複数の半導体集積回路素子が形成された基板と、
前記半導体集積回路素子を覆うように前記基板上に形成され、表面に溝を有する第１絶縁膜と、前記第１絶縁膜の前記表面の前記溝内に形成された第１配線と、前記第１配線を覆うように前記第１絶縁膜上に形成され、ビア開口部を有する第２絶縁膜と、前記第２絶縁膜の前記ビア開口部内に形成されたビア配線と、前記第２絶縁膜上に形成され、溝状開口部を有する第３絶縁膜と、前記第３絶縁膜の前記溝状開口部内に形成された第２配線とを備えた半導体装置であって、前記第３絶縁膜に形成されたボンディング金属用開口部と、前記ボンディング金属用開口部内に埋め込まれた前記第２配線の材料と同じ材料からなる導電層と、前記導電層上に形成されたボンディング用金属膜とを備えている。
【００２４】
前記導電層は、前記第２配線の一部に電気的に接続されていることが好ましい。
【００２５】
前記導電層は、複数のスリットを有するプレートを形成していてもよい。
【００２６】
前記導電層は、配線を形成していてもよい。
【００２７】
前記導電層、および前記第２配線は、ダマシン法により形成されたものであることが好ましい。
【００２８】
前記導電層、および前記第２配線の上面は、研磨加工されていることが好ましい。
【００２９】
前記導電層、および前記第２配線は、銅から形成されていることが好ましい。
【００３０】
前記導電層、前記第２配線および前記ビア配線は、デュアルダマシン法により形成されていもよい。
【００３１】
前記ボンディング用金属膜のための開口部内に埋め込まれた材料、前記第２配線および前記ビア配線は、銅から形成されていることが好ましい。
【００３２】
前記ビア配線は、選択成長法により形成されたものであってもよい。
【００３３】
前記ボンディング用金属膜は、ボンディングワイヤと合金化しうる材料から形成されていることが好ましい。
【００３４】
前記第３絶縁膜上に形成され、前記ボンディング用金属膜が埋め込まれた開口部を有する表面保護膜を更に備えていることが好ましい。
【００３５】
本発明の半導体装置の製造方法は、複数の半導体集積回路素子が形成された基板上に第１絶縁膜を堆積する第１絶縁膜形成工程と、前記第１絶縁膜の表面に溝を形成する工程と、前記第１絶縁膜の前記表面の前記溝内に第１配線を形成する第１配線形成工程と、前記第１配線を覆うように前記第１絶縁膜上に第２絶縁膜を堆積する第２絶縁膜形成工程と、前記第２絶縁膜上に第３絶縁膜を堆積する第３絶縁膜堆積工程と、前記第３絶縁膜に溝状開口部およびボンディングパッド用開口部を形成する工程と、前記第３絶縁膜の前記溝状開口部内に第２配線を形成し、前記第３絶縁膜の前記ボンディングパッド用開口部内にボンディングパッドを形成する第２配線形成工程とを包含する半導体装置の製造方法であって、前記第１絶縁膜の表面に溝を形成する工程は、前記ボンディングパッドの下方において、前記第１絶縁膜の前記表面に凹部を形成する工程を包含し、前記第１配線形成工程は、前記第１配線の材料と同じ材料からなる導電層を前記凹部内に設ける工程を包含し、前記第３絶縁膜の堆積前に、前記第３絶縁膜の前記ボンディングパッド用開口部が形成される領域の下方において、前記第２絶縁膜に開口部を形成する工程を包含していても良い。
【００３６】
前記第２絶縁膜に開口部を形成する工程は、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含んでいても良い。
【００３７】
前記第３絶縁膜に前記溝状開口部および前記ボンディングパッド用開口部を形成する工程の後に、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含むようにしてもよい。
【００３８】
前記第３絶縁膜の堆積前に、前記ビア配線となる導電性材料で前記ビア開口部内を埋め込む工程を更に包含していてもよい。
【００３９】
前記第２配線工程は、前記第３絶縁膜上に導電性薄膜を堆積する工程と、前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第３絶縁膜の前記溝状開口部内および前記ボンディングパッド用開口部内を埋め込む工程とを包含していてもよい。
【００４０】
前記第２配線工程は、前記第３絶縁膜上に導電性薄膜を堆積する工程と、前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第３絶縁膜の前記ビア開口部内、前記溝状開口部内および前記ボンディングパッド用開口部内を埋め込む工程を更に包含していてもよい。
【００４１】
前記第１配線形成工程は、前記第１絶縁膜上に導電性薄膜を堆積する工程と、前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第１絶縁膜の前記溝内および前記凹部内を埋め込む工程を更に包含することが好ましい。
【００４２】
前記第１絶縁膜の前記凹部のサイズを、前記第２絶縁膜の前記ボンディングパッド用開口部のサイズよりも広くしてもよい。
【００４３】
前記第１絶縁膜の前記凹部の底面に複数の突起を形成してもよい。
【００４４】
前記第１絶縁膜の前記凹部と前記溝とを接続し、それによって前記第１絶縁膜の前記凹部に埋め込んだ導電層と前記第１配線と接続してもよい。
【００４５】
前記第１絶縁膜の前記凹部を複数の溝から形成してもよい。
【００４６】
本発明の他の半導体装置の製造方法は、複数の半導体集積回路素子が形成された基板上に第１絶縁膜を堆積する第１絶縁膜形成工程と、前記第１絶縁膜の表面に溝を形成する工程と、前記第１絶縁膜の前記表面の前記溝内に第１配線を形成する第１配線形成工程と、前記第１配線を覆うように第２絶縁膜を前記基板上に堆積する第２絶縁膜形成工程と、前記第２絶縁膜上に第３絶縁膜を堆積する第３絶縁膜堆積工程と、前記第３絶縁膜に溝状開口部を形成する工程と、前記第３絶縁膜の前記溝状開口部内に第２配線を形成する第２配線形成工程とを包含する半導体装置の製造方法であって、前記第３絶縁膜に溝状開口部を形成する工程は、前記第３絶縁膜にボンディング金属用開口部を設ける工程を包含し、
前記第２配線形成工程は、前記第３絶縁膜のボンディング金属用開口部内を前記第２配線の材料と同じ材料で埋め込み、それによって前記ボンディング金属用開口部内に導電層を形成する工程を包含し、前記導電層上にボンディング用金属膜を形成する工程を更に包含している。
【００４７】
前記第３絶縁膜に堆積前に、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含むようにしてもよい。
【００４８】
前記第３絶縁膜に前記溝状開口部および前記ボンディング金属用開口部を形成する工程の後に、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含むようにしてもよい。
【００４９】
前記第３絶縁膜の堆積前に、前記ビア配線となる導電性材料で前記ビア開口部内を埋め込む工程を更に包含していてもよい。
【００５０】
前記第２配線工程は、前記第３絶縁膜上に導電性薄膜を堆積する工程と、前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第３絶縁膜の前記溝状開口部内および前記ボンディング金属用開口部内を埋め込む工程とを包含していてもよい。
【００５１】
前記第２配線工程は、前記第３絶縁膜上に導電性薄膜を堆積する工程と、前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第３絶縁膜の前記ビア開口部内、前記溝状開口部内および前記ボンディング金属用開口部内を埋め込む工程を更に包含していてもよい。
【００５２】
前記第１配線形成工程は、前記第１絶縁膜上に導電性薄膜を堆積する工程と、前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第１絶縁膜の前記溝内を埋め込む工程を包含していてもよい。
【００５３】
前記第３絶縁膜の前記ボンディング金属用開口部内に形成された前記導電層は、複数のスリットを有するプレートを形成していてもよい。
【００５４】
前記第３絶縁膜の前記ボンディング金属用開口部内に形成された前記導電層は、前記第２配線に接続された配線を形成していてもよい。
【００５５】
前記ボンディング用金属膜は、ボンディングワイヤと合金化しうる材料から形成されていることが好ましい。
【００５６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
まず、公知の半導体製造プロセスを経て複数の半導体集積回路素子が形成された半導体基板を用意する。次に、これらの半導体集積回路素子を覆うように半導体基板上に第１絶縁膜を堆積した後、酸化シリコン膜の表面に溝を形成する。この溝を銅で埋めこみ、銅配線を形成する。
【００５７】
図２（ａ）は、この段階における半導体基板の、本願発明に関わる部分の断面を示している。図２（ａ）では、簡単化のため、集積回路素子が形成された半導体基板の記載は省略されており、その上に形成された第１絶縁膜２１と、第１絶縁膜２１の表面に形成された溝２１ａと、溝を埋め込んだ銅からなる第１配線２２とが記載されている。本願明細書において、第１絶縁膜２１は、図示されている層間絶縁膜のうちの最も低いレベルに位置するように描かれているが、第１絶縁膜２１は、半導体基板上に形成された多層の層間絶縁膜のうちの、あるレベルの層間絶縁膜に対応しており、必ずしも最下層の層間絶縁膜に対応しているわけではない。また、本願明細書で第１配線と称する配線の下方に、現実には不図示の他の配線層が存在していることは言うまでもない。
【００５８】
第１絶縁膜２１は、例えば、プラズマＣＶＤ法によって堆積されたＳｉＯ2膜から形成されている。第１絶縁膜２１の厚さは、典型的には、約８００ｎｍから約２μｍの範囲内に設定される。
【００５９】
第１絶縁膜２１の表面に溝２１ａを形成する方法は、ドライエッチングにより実行される。溝２１ａの深さを均一するには、第１絶縁膜２１を複数層の絶縁膜から構成し、溝２１ａの底面のレベルにエッチング停止層として機能する層（例えば、厚さ５０ｎｍのＳｉＮ層）を挿入しておくことが好ましい。溝２１ａの深さは、例えば、３００〜６００ｎｍである。
【００６０】
溝２１ａが形成された第１絶縁膜２１上に、銅薄膜を例えばブランケットＣＶＤ法で堆積し、溝２１ａ内を完全に銅で埋め込む。この後、公知の化学機械的研磨法（ＣＭＰ法）を用いて、銅薄膜の表面を研磨加工し、銅薄膜の不要部分を除去する。こうして、図２（ａ）に示されるように、溝２１ａ内にのみ銅を残し、それによって、銅からなる第１配線２２の形成が完了する。第２配線２２のパターンは、溝２１ａのパターンによって決まる。なお、化学機械的研磨法（ＣＭＰ法）の代わりにエッチバック法を用いても良い。
【００６１】
次に、図２（ｂ）に示すように、第１絶縁膜２１上に第２絶縁膜２３を堆積する。この第２絶縁膜２３も、第１絶縁膜２１と同様に、プラズマＣＶＤ法によってＳｉＯ2膜を堆積することによって得られる。第２絶縁膜２３の典型的な厚さは、例えば約１．０μｍである。
【００６２】
次に、図２（ｃ）に示すように、第２絶縁膜２３中にビア開口部２４、およびビア開口部２４よりもサイズの大きな開口部２５を形成する。開口部２５は、後の工程でボンディングパッドが形成される領域に設けられる。これらの開口部２４および２５は、通常のフォトリソグラフィ技術およびエッチング技術を用いて形成される。本実施形態におけるビア開口部２４のサイズは約０．２μｍ×０．２μｍであり、開口部２５のサイズは約９０μｍ×約９０μｍである。次に、ブランケットＣＶＤ法を用いて、ビア開口部２４およびボンディングパッド用開口部２５を埋め込むようにタングステン膜を第２絶縁膜２３上に堆積した後、タングステン膜を表面からエッチバックする。こうして、図２（ｃ）に示すように、ビア開口部２４がタングステンによって完全に埋め込まれるとともに、ボンディングパッド用開口部２５内のタングステンの大部分は除去される。ボンディングパッド用開口部２５の側壁には、タングステンの一部２７が残存する。なお、タングステン膜の成長は、選択成長法を用いて行っても良い。
【００６３】
次に、図２（ｄ）に示すように、第２絶縁膜２３上に第３絶縁膜２８を堆積した後、第３絶縁膜２８中に溝状開口部２９およびボンディングパッド用開口部３０を形成する。第３絶縁膜２８も、他の絶縁膜２１および２３と同様に、プラズマＣＶＤ法によってＳｉＯ2膜を堆積することによって得られる。第３絶縁膜２８の典型的な厚さは、例えば約０．５μｍである。本実施形態における溝状開口部２９の幅は約０．２μｍであり、ボンディングパッド用開口部３０のサイズは約１００μｍ×約１００μｍである。ボンディングパッド用開口部３０は、その下の開口部２５と完全にオーバーラップするように形成される。
【００６４】
次に、例えばブランケットＣＶＤ法で銅薄膜を第３絶縁膜２８上に堆積し、溝状開口部２９およびボンディングパッド用開口部３０の内部を完全に銅で埋め込む。この後、公知のＣＭＰ法を用いて、銅薄膜の表面を研磨加工し、銅薄膜の不要部分を除去する。こうして、図２（ｅ）に示されるように、溝状開口部２９およびボンディングパッド用開口部３０内にのみ銅を残し、それによって、銅からなる第２配線３１およびボンディングパッド３２の形成を完了する。このＣＭＰ法による研磨加工で、面積の比較的に広いボンディングパッド用開口部３０内に銅の表面は過度に研磨され、ディッシュイング現象が生じる。その結果、図２（ｅ）に示されるように、ボンディングパッド３２の表面はくぼみ、そこには凹部が形成される。しかしながら、ボンディングパッド用開口部３０の下方において第２絶縁膜２３が開口部２５を有しているため、その部分に充分な量の銅が埋め込まれており、それによってボンディングパッド３２は第２配線３１よりも厚くなっている。ボンディングパッド３２の厚さは、中央部においても、１．２μｍ程度はあり、開口部２５を設けない場合よりも、約１μｍ程度（第３絶縁膜の厚さ程度）は厚くなっている。
【００６５】
次に、図２（ｆ）に示すように、第３絶縁膜２８上に表面保護膜を形成した後、ボンディングパッド３２上に開口部を設ける。その後、ワイヤーボンディング工程によって、ボンディングワイヤ２００の先端部分をボンディングパッド３２上に配置する。
【００６６】
図３（ａ）から（ｃ）を参照しながら、上記製造方法の途中の工程段階における各要素の平面レイアウトの一例を簡単に説明する。
【００６７】
まず、図３（ａ）に示されるように、銅からなる第１配線２２が第１絶縁膜上に形成される。次に、第２絶縁膜が堆積された後、図３（ｂ）に示されるように、第２絶縁膜中にビア開口部２４および開口部２５が形成される。この後、第３絶縁膜を堆積し、図３（ｃ）に示されるように、第３絶縁膜中に溝状開口部２９とボンディングパッド用開口部３０とを形成した後、銅で溝状開口部２９およびボンディングパッド用開口部３０を埋め込み、第２配線３１およびボンディングパッド３２を同時に形成する。図３（ｃ）からわかるように、ボンディングパッド３２は、第２配線３１および第１配線２２と電気的に接続されており、これらの配線を介して不図示の内部回路と導通する。
【００６８】
このように本実施形態によれば、第２絶縁膜２３が第３絶縁膜２８のボンディングパッド用開口部３０の下方に開口部２５を有し、それによってボンディングパッド３２が第２配線３１よりも厚くなっている。このため、ダマシン法によって第２配線３１およびボンディングパッド３２を同時形成しても、ディッシュイングによってボンディングパッド３２の厚さが著しく低減するという問題は生じない。
【００６９】
なお、本実施形態では、シングルダマシン法によって第２配線３１およびボンディングパッド３２を形成しているが、デュアルダマシン法によってビア配線２６、第２配線３１およびボンディングパッド３２を同時に形成してもよい。また、シングルダマシン法を用いる場合、本実施形態のように、ビア開口部２４の形成後に溝状開口部２９を設ける代わりに、溝状開口部２９の形成後にビア開口部２４を設けてもよい。
【００７０】
（第２実施形態）
図４（ａ）および（ｂ）ならびに図５（ａ）から（ｃ）を参照しながら、本発明の第２実施形態を説明する。
【００７１】
本実施形態では、図４（ａ）に示すように、第１絶縁膜２１の表面において、ボンディングパッド３２が設けられるべき領域に凹部２１ｂが形成される。この凹部２１ｂは、第１配線２２のための溝状凹部２１ａの形成と同時に同様の方法で形成される。凹部２１ｂの形成後、第１配線２２のための導電層が第１絶縁膜２１の表面を覆うように形成され、その後、前述したようにＣＭＰ等によって第２配線２２が形成されるとともに、凹部２１ｂ内にも導電層２２２が埋め込まれる。ただし、凹部２１ｂ内に埋め込まれた導電層２２２は、ディッシュイングによって中央部が周辺部よりも薄くなる。
【００７２】
図５（ａ）は、第１配線２２および導電層２２２の平面レイアウトを示している。第１配線２２および導電層２２２を形成した後、これらを覆うように第２絶縁膜２３が形成され、図５（ｂ）に示されように、第２絶縁膜２３中にビア開口部２４および開口部２５が形成される。この後、第３絶縁膜を堆積し、図５（ｃ）に示されるように、第３絶縁膜中に溝状開口部２９とボンディングパッド用開口部３０を形成する。次に、銅で溝状開口部２９およびボンディングパッド用開口部３０を埋め込み、第２配線３１およびボンディングパッド３２を同時に形成する。
【００７３】
図４（ｂ）は、第２配線３１とボンディングパッド３２を形成した段階での装置の断面を示している。ボンディングパッド３２の下方に凹部２１ｂが形成されており、ボンディングパッド３２は凹部２１ｂ内の導電層２２２と接触している。この凹部２１ｂのサイズは、第２絶縁膜２３に設けられたボンディングパッド用開口部２５のサイズよりも大きくなるように形成されている。
【００７４】
本実施形態では、第２絶縁膜２３中にボンディングパッド用開口部２５を形成するためのエッチング工程を行う際、第１絶縁膜２１の表面に形成された導電層２２２がエッチングストップとして機能する。このため、ボンディングパッド用開口部２５を形成する工程で、第１絶縁膜２１の表面が過剰にエッチングされることが防止され、ボンディングパッド用開口部２５の深さが再現性良く制御される。また、導電層２２２の存在によってボンディングパッド３２と第１絶縁膜２１との間の密着性が向上する利点もある。なお、導電層２２２が設けられていない場合において、第１絶縁膜２１が過剰にエッチングされてしまうと、下層の配線（不図示）とボンディングパッド３２とが短絡するおそれがある。
【００７５】
なお、第１絶縁膜の表面に設ける凹部２１ｂのサイズを、第２絶縁膜２３に設けるボンディングパッド用開口部２５のサイズよりも小さくした場合、エッチングストップとして機能する導電層２２２の面積が相対的に小さくなり、第１絶縁膜２１の表面の一部が過剰にエッチングされる可能性がある。しかしながら、ボンディングパッド用開口部２５を形成すべき領域内に導電層２２２を設けていれば、そのサイズがボンディングパッド用開口部２５のサイズよりも幾分小さくとも、第１絶縁膜２１のエッチング防止機能を充分に果たすことは可能であり、また、ボンディングパッド３２と第１絶縁膜２１との間の密着性向上という効果も充分に得られる。
【００７６】
（第３実施形態）
図６（ａ）および（ｂ）ならびに図７（ａ）から（ｃ）を参照しながら、本発明の第３実施形態を説明する。
【００７７】
本実施形態では、図６（ａ）に示すように、第１絶縁膜２１の表面において、ボンディングパッド３２が設けられるべき領域に、底面に複数の突起が形成された凹部２１ｃが形成される。この凹部２１ｃは、第１配線２２のための溝状凹部２１ａの形成と同時に同様の方法で形成される。凹部２１ｃの形成後、第１配線２２のための導電層が第１絶縁膜２１の表面を覆うように形成され、その後、前述したようにＣＭＰによって第２配線２２が形成されるとともに、凹部２１ｃ内にも導電層２２２が埋め込まれる。凹部２１ｃ内に埋め込まれた導電層２２２は、ディッシュイングによって薄膜化するおそれは小さい。
【００７８】
図７（ａ）は、第１配線２２および導電層２２２の平面レイアウトを示している。導電層２２２は、底面に複数の突起が形成された凹部２１ｃに埋め込まれており、その結果、複数のスリット開口部を有するプレート形状を示している。第１配線２２および導電層２２２を形成した後、これらを覆うように第２絶縁膜２３が形成され、図７（ｂ）に示されように、第２絶縁膜２３中にビア開口部２４および開口部２５が形成される。この後、第３絶縁膜を堆積し、図７（ｃ）に示されるように、第３絶縁膜中に溝状開口部２９とボンディングパッド用開口部３０を形成する。次に、銅で溝状開口部２９およびボンディングパッド用開口部３０を埋め込み、第２配線３１およびボンディングパッド３２を同時に形成する。
【００７９】
図６（ｂ）は、第２配線３１とボンディングパッド３２を形成した段階での装置の断面を示している。ボンディングパッド３２の下方に凹部２１ｃが形成されており、ボンディングパッド３２は凹部２１ｃ内の導電層２２２と接触している。
【００８０】
本実施形態では、第２絶縁膜２３中にボンディングパッド用開口部２５を形成するためのエッチング工程を行う際、第１絶縁膜２１の表面に形成された導電層２２２がエッチングストップとして機能する。このため、ボンディングパッド用開口部２５を形成する工程で、第１絶縁膜２１の表面が過剰にエッチングされることがある程度は防止され、ボンディングパッド用開口部２５の深さが再現性良く制御される。また、導電層２２２の存在によってボンディングパッド３２と第１絶縁膜２１との間の密着性も向上する。
【００８１】
図８（ａ）から（ｃ）を参照しながら、導電層２２２の平面形状の他の態様を説明する。
【００８２】
図８（ａ）の場合、導電層２２２はマトリクス状に配置された複数の小さな開口部を有している。図８（ｂ）の場合、導電層２２２は第１配線２２と直接に接続されたプレート形状を有している。図８（ｃ）の場合、導電層２２２は、複数のアイランドに分離されている。
【００８３】
これらのいずれの場合も、導電層２２２は、エッチングストップとして機能するとともに、ホンディングパット３２と第１絶縁膜２１とのあいだの密着性を向上させる機能を発揮する。また、図８（ｂ）の場合は、ホンディングパット３２と他の配線との接続抵抗を低減する効果も発揮する。
【００８４】
（第４実施形態）
図９（ａ）から（ｆ）お図１０（ａ）から（ｄ）を参照しながら、本発明の第４の実施形態を説明する。
【００８５】
まず、公知の半導体製造プロセスを経て複数の半導体集積回路素子が形成された半導体基板を用意する。次に、これらの半導体集積回路素子を覆うように半導体基板上に第１絶縁膜を堆積した後、酸化シリコン膜の表面に溝を形成する。この溝を銅で埋めこみ、銅配線を形成する。
【００８６】
図９（ａ）は、この段階における半導体基板の、本願発明に関わる部分の断面を示している。図９（ａ）では、簡単化のため、集積回路素子が形成された半導体基板の記載は省略されており、その上に形成された第１絶縁膜２１と、第１絶縁膜の表面に形成された溝２１ａと、溝を埋め込んだ銅からなる第１配線２２とが記載されている。本願明細書において、第１絶縁膜２１は、図示されている層間絶縁膜のうちの最も低いレベルに位置するように描かれているが、第１絶縁膜２１は、半導体基板上に形成された多層の層間絶縁膜のうちの、あるレベルの層間絶縁膜に対応しており、必ずしも最下層の層間絶縁膜に対応しているわけではない。
【００８７】
第１絶縁膜２１は、例えば、プラズマＣＶＤ法によって堆積されたＳｉＯ2膜から形成されている。第１絶縁膜２１の厚さは、典型的には、約８００ｎｍから約２μｍの範囲内に設定される。
【００８８】
第１絶縁膜２１の表面に溝２１ａを形成する方法は、ドライエッチングにより実行される。溝２１ａの深さを均一するには、第１絶縁膜２１を複数層の絶縁膜から構成し、溝２１ａの底面のレベルにエッチング停止層として機能する層（例えば、厚さ５０ｎｍのＳｉＮ層）を挿入しておくことが好ましい。
【００８９】
溝２１ａが形成された第１絶縁膜２１上に、銅薄膜を例えばブランケットＣＶＤ法で堆積し、溝２１ａ内を完全に銅で埋め込む。この後、公知のＣＭＰ法を用いて、銅薄膜の表面を研磨加工し、銅薄膜の不要部分を除去する。こうして、図９（ａ）に示されるように、溝２１ａ内にのみ銅を残し、それによって、銅からなる第１配線２２の形成が完了する。第２配線２２のパターンは、溝２１ａのパターンによって決まる。
【００９０】
次に、図９（ｂ）に示すように、第１絶縁膜２１上に第２絶縁膜２３を堆積した後、第２絶縁膜２３中にビア開口部２４を形成する。第２絶縁膜２３も、第１絶縁膜２１と同様に、プラズマＣＶＤ法によってＳｉＯ2膜を堆積することによって得られる。第２絶縁膜２３の典型的な厚さは、約１．０μｍである。ビア開口部２４は、通常のフォトリソグラフィ技術およびエッチング技術を用いて形成される。本実施形態におけるビア開口部２４のサイズは約０．２μｍ×０．２μｍである。次に、ブランケットＣＶＤ法を用いて、ビア開口部２４を埋め込むようにタングステン膜を第２絶縁膜２３上に堆積した後、タングステン膜を表面からエッチバックする。こうして、ビア開口部２４がタングステンによって完全に埋め込まれる。タングステン膜の成長は選択成長法によって行っても良い。
【００９１】
図９（ｃ）に示すように、第２絶縁膜２３上に第３絶縁膜２８を堆積した後、第３絶縁膜２８中に溝状開口部２９およびボンディング金属用開口部３０を形成する。第３絶縁膜２８も、他の絶縁膜２１および２３と同様に、プラズマＣＶＤ法によってＳｉＯ2膜を堆積することによって得られる。第３絶縁膜２８の典型的な厚さは、約０．５μｍである。本実施形態における溝状開口部２９の幅は約０．２μｍであり、ボンディング金属用開口部３０のサイズは約１００μｍ×約１００μｍである。
【００９２】
次に、第３絶縁膜２８上に、銅薄膜を例えばブランケットＣＶＤ法で堆積し、溝状開口部２９およびボンディング金属用開口部３０の内部を完全に銅で埋め込む。この後、公知のＣＭＰ法を用いて、銅薄膜の表面を研磨加工し、銅薄膜の不要部分を除去する。こうして、図９（ｄ）に示されるように、溝状開口部２９およびボンディング金属用開口部３０内にのみ銅を残し、第２配線２３１および導電層２３２を形成する。このＣＭＰ法による研磨加工で、面積の比較的に広いボンディング金属用開口部３０内に設けられた導電層２３２の表面は過度に研磨され、ディッシュイング現象が生じる。
【００９３】
次に、図９（ｅ）に示されるように、開口部２１１を有する表面保護膜２１０を形成し、その開口部２１１内にボンディング用金属膜１００を設ける。ボンディング用金属膜１００は、第３絶縁膜２８内に埋め込まれた導電層２３２に接触している。このボンディング用金属膜１００の形成も、金属薄膜の堆積工程およびＣＭＰ工程によって実行できる。ボンディング用金属膜１００にもディッシュイング現象は生じるが、表面保護膜２１０を厚く形成することによって、ボンディング用金属膜１００のディッシュイング問題は実質的に解消できる。なお、ビアを形成する必要のある層間絶縁膜については、その厚さを表面保護膜のように厚くすることはできないので、層間絶縁膜の厚さを単純に増加させることによってディシュイング問題を解決する方法は採用できない。
【００９４】
次に、図９（ｆ）に示されるように、その後、ワイヤーボンディング工程によって、ボンディングワイヤ２００の先端部分をボンディング用金属膜１００上に配置する。
【００９５】
図１０（ａ）から（ｃ）を参照しながら、上記製造方法の途中の工程段階における各要素の平面レイアウトの一例を簡単に説明する。
【００９６】
まず、図１０（ａ）に示されるように、銅からなる第１配線２２が第１絶縁膜上に形成される。次に、第２絶縁膜が堆積された後、図１０（ｂ）に示されるように、第２絶縁膜中にビア開口部２４が形成される。この後、第３絶縁膜を堆積し、図１０（ｃ）に示されるように、第３絶縁膜中に溝状開口部２９とボンディングパッド用開口部３０を形成した後、銅で溝状開口部２９およびボンディングパッド用開口部３０を埋め込み、それによって第２配線２３１および導電層２３２を同時に形成する。第２配線２３１と導電層２３２は接続されている。
【００９７】
次に、図１０（ｄ）に示すように、ボンディング用金属膜１００を形成する。ボンディング用金属膜１００は、導電層２３２を介して不図示の内部回路と導通する。
【００９８】
このように本実施形態ではば、ボンディング用金属膜１００がボンディングパッド状のパターンを有する導電層２３２の上に設けられている。従って、ボンディング用金属１００そのものが「ボンディングパッド」として機能するとも言えるし、また見方を変えれば、導電層２３２とボンディング用金属膜１００とが一体として「ボンディングパッド」として機能すると言える。いずれにしても、ダマシン法によって第２配線３１および導電層２３２を同時に形成しても、ディッシュイングによってボンディングパッドの厚さが著しく低減するという問題が実質的に解消する。
【００９９】
また、ボンディング用金属膜１００の材料としては、ボンディング用ワイヤと合金化しやすい材料を用いることができるので、本実施形態では、ニッケルからボンディング用金属膜１００を形成している。そのため、金ワイヤを用いた従来のワイヤボンディング技術をそのまま適用しても、信頼性の高いボンディングが実現する。
【０１００】
なお、本実施形態では、シングルダマシン法によって第２配線３１および導電層２３２を形成しているが、デュアルダマシン法によってビア配線２６、第２配線３１および導電層２３２を同時に形成してもよい。また、シングルダマシン法を用いる場合、本実施形態のように、ビア開口部２４の形成後に溝状開口部２９を設ける代わりに、溝状開口部２９の形成後にビア開口部２４を設けてもよい。
【０１０１】
（第５実施形態）
図１１（ａ）および（ｂ）ならびに図１２（ａ）および（ｂ）を参照しながら、本発明の第５実施形態を説明する。第４の実施形態とは異なる点だけを説明し、共通する要素の説明は省略する。
【０１０２】
本実施形態では、図１１（ａ）に示すように、第３絶縁膜２８の、ボンディングパッドが設けられるべき領域に開口部３０が形成される。この開口部３０は、第２配線２３１のための溝状開口部２９の形成と同時に同様の方法で形成される。開口部３０の形成後、第２配線２３１のための導電層が第３絶縁膜２８の表面を覆うように形成され、その後、前述したようにＣＭＰによって第２配線２３１が形成されるとともに、開口部３０内にも導電層２３２が埋め込まれる。
【０１０３】
図１２（ａ）は、第２配線２３１および導電層２３２の平面レイアウトを示している。導電層２３２は、第２配線２３１と直接に接続されており、また、複数のスリットを有している。導電層２３２は、これらの複数のスリットのため、ＣＭＰによってもほとんど薄膜化しない。この点で、本実施形態の導電層２３２は第４の実施形態の導電層２３２よりも優れている。このように導電層２３２がディッシュイングの影響を強く受けない理由は、図１２（ａ）に示されるように、導電層２３２が比較的に狭い表面を持つ領域から構成されているためである。
【０１０４】
第２配線２３１および導電層２３２を形成した後、これらを覆うように保護膜２１０が形成され、図１２（ｂ）に示されように、導電層２３２上にボンディング用金属膜１００が形成される。
【０１０５】
図１１（ｂ）は、ボンディング用金属膜１００が形成された段階での半導体装置の断面を示している。前述の実施形態ボンディング用ワイヤと合金化しやすい材料を用いることができる。本実施形態では、アルミニウムからボンディング用金属膜１００を形成している。そのため、金ワイヤを用いた従来のワイヤボンディング技術をそのまま適用して、信頼性の高いボンディングが実現する。
【０１０６】
なお、本実施形態では、導電層２３２に設けたスリットの形状を細長くしているが、スリットは他の形状でもよい。例えば、図８（ａ）に示す導電層２２２に形成したような開口部を導電層２３２に設けても良い。
【０１０７】
（第６実施形態）
図１３（ａ）および（ｂ）ならびに図１４（ａ）および（ｂ）を参照しながら、本発明の第６実施形態を説明する。第５の実施形態とは異なる点だけを説明し、共通する要素の説明は省略する。
【０１０８】
本実施形態では、図１３（ａ）に示すように、第３絶縁膜２８の、ボンディングパッドが設けられるべき領域に狭い開口部３０が形成される。この開口部３０は、第２配線２３１のための溝状開口部２９の形成と同時に同様の方法で形成される。開口部３０の形成後、第２配線２３１のための導電層が第３絶縁膜２８の表面を覆うように形成され、その後、ＣＭＰによって第２配線２３１が形成されるとともに、開口部３０内にも導電層２３２が埋め込まれる。
【０１０９】
図１４（ａ）は、第２配線２３１および導電層２３２の平面レイアウトを示している。導電層２３２は、第２配線２３１と直接に接続されており、第２配線２３１と同様の配線形状を有しているため、ＣＭＰによってもほとんど薄膜化しない。
【０１１０】
第２配線２３１および導電層２３２を形成した後、これらを覆うように保護膜２１０が形成され、図１４（ｂ）に示されように、導電層２３２上にボンディング用金属膜１００が形成される。
【０１１１】
図１３（ｂ）は、ボンディング用金属膜１００が形成された段階での半導体装置の断面を示している。本実施形態の場合、ボンディング用金属膜１００が「ボンディングパッド」として機能し、導電層２３２はボンディング用金属膜１００と内部回路とを電気的に接続する配線として機能すると言える。ボンディング用金属膜１００は、ＣＭＰによって薄膜化するが、表面保護膜２１０の厚さは他の層間絶縁膜の厚さよりも大きくできるため、ディッシュイングの問題は生じにくい。なお、導電層２３２の形状は、図１４（ａ）に示すように直線状に限定されるわけではなく、また、同一の線幅を持つ必要もない。
【０１１２】
本実施形態でも、ボンディング用金属膜１００の材料としてボンディング用ワイヤと合金化しやすい材料を用いることができることは言うまでもない。本実施形態でも、ニッケルからボンディング用金属膜１００を形成している。そのため、金ワイヤを用いた従来のワイヤボンディング技術をそのまま適用して、信頼性の高いボンディングが実現する。
【０１１３】
【発明の効果】
本発明の半導体装置によれば、ボンディングパッド用開口部の下方に位置する絶縁膜に開口部が形成されているため、ボンディングパッドが第２配線よりも厚くなり、その結果、ボンディングパッドの表面に凹部が形成されても電気特性が劣化しない。そのため、化学的機械研磨やエッチバックによって第２配線と同時にボンディングパッドを形成することが可能になる。
【０１１４】
第１絶縁膜の表面がボンディングパッドの下方に凹部を有し、凹部内に第１配線の材料と同じ材料からなる導電層が形成されていると、ボンディングパッド用開口部の下方に位置する絶縁膜に開口部が形成される際、その導電層がエッチングストップとして機能するとともに、ボンディングパッドと第１絶縁膜との間の密着性が改善する。
【０１１５】
前記導電層が形成される凹部の底面に複数の突起が形成されている場合、または、凹部が複数の溝から形成されている場合、その導電層を第１配線とともに化学的機械研磨やエッチバックによって形成しても、導電層の薄膜化やディッシュイングの問題が生じないという効果がある。
【０１１６】
本発明の他の半導体装置によれば、第２配線と同レベルに形成される導電層の上にボンディング用金属膜が形成されているため、導電層の表面に凹部が形成されても電気特性が劣化しない。そのため、化学的機械研磨やエッチバックによって第２配線と同時に導電層を形成することが可能になる。また、第２配線の材料とは異なる材料からボンディング用金属膜を形成することができるので、ボンディングワイヤと合金化しやすい材料を用いてボンディング用金属膜を形成すれば、ボンディング用金属膜の下の導電層および第２配線の材料として、従来のボンディングワイヤと合金化しにくい材料を選択することもできる。
【０１１７】
本発明の半導体装置の製造方法によれば、第３絶縁膜の堆積前に、第３絶縁膜のボンディングパッド用開口部が形成される領域の下方において、第２絶縁膜に開口部を形成する工程を包含するため、第３絶縁膜の溝状開口部内に第２配線を形成し、第３絶縁膜のボンディングパッド用開口部内にボンディングパッドを形成する第２配線形成工程によって得られるボンディングパッドの厚さが第２配線よりも厚くなり、製造工程中にボンディングパッドの表面に凹部が形成されたとしても、その影響が問題にならない半導体装置が提供される。
【０１１８】
本発明の他の半導体装置の製造方法によれば、第２配線形成工程で、第３絶縁膜のボンディング用金属膜のための開口部内を第２配線の材料と同じ材料で埋め込み、それによって前記開口部内に導電層を形成する工程と、その導電層上にボンディング用金属膜を形成する工程を包含するため、導電層の表面に凹部が形成されても電気特性が劣化せず、また、第２配線の材料とは異なる材料からボンディング用金属膜を形成することができるので、ボンディングワイヤと合金化しやすい材料を用いてボンディング用金属膜を形成することが可能になる。
【０１１９】
以上のように、本発明によれば、層間絶縁膜の最上層に配線用の溝状開口部に加えてボンディングパッド用開口部を形成することにより、ボンディングパッドを厚くすることができ、ディシュイングの影響を低減することができる。また、ボンディングパッド領域の導電層がディシュイングの影響を受けたとしても、その上にボンディング用金属膜を形成することにより、ディシュイングの影響を補償することができる。このボンディング用金属膜を、アルミやニッケルなどの金と合金化しやすい材料から形成することにより、多層配線や上記導電層を信頼性の高い銅から形成しても、従来のワイヤーボンディングの技術をそのまま適用することができる。
【図面の簡単な説明】
【図１】（ａ）から（ｆ）は、ダマシン法を用いて配線およびボンデイングパッドを形成する工程を包含する従来の半導体装置の製造方法を示す工程断面図。
【図２】（ａ）から（ｆ）は、本発明の半導体装置の製造方法の第１実施形態を示す工程断面図。
【図３】（ａ）から（ｃ）は、第１実施形態の主要段階における各要素の配置関係を示す平面レイアウト図。
【図４】（ａ）および（ｂ）は、本発明の半導体装置の製造方法の第２実施形態を示す工程断面図。
【図５】（ａ）から（ｃ）は、第２実施形態の主要段階における各要素の配置関係を示す平面レイアウト図。
【図６】（ａ）および（ｂ）は、本発明の半導体装置の製造方法の第３実施形態を示す工程断面図。
【図７】（ａ）から（ｃ）は、第３実施形態の主要段階における各要素の配置関係を示す平面レイアウト図。
【図８】（ａ）から（ｃ）は、第３実施形態の改良例を示す平面レイアウト図。
【図９】（ａ）から（ｆ）は、本発明の半導体装置の製造方法の第４実施形態を示す工程断面図。
【図１０】（ａ）から（ｄ）は、第４実施形態の主要段階における各要素の配置関係を示す平面レイアウト図。
【図１１】（ａ）および（ｂ）は、本発明の半導体装置の製造方法の第５実施形態を示す工程断面図。
【図１２】（ａ）および（ｂ）は、第５実施形態の主要段階における各要素の配置関係を示す平面レイアウト図。
【図１３】（ａ）および（ｂ）は、本発明の半導体装置の製造方法の第６実施形態を示す工程断面図。
【図１４】（ａ）および（ｂ）は、第６実施形態の主要段階における各要素の配置関係を示す平面レイアウト図。
【符号の説明】
２１ 第１絶縁膜
２１ａ 溝
２１ａ 凹部
２１ｃ 凹部
２２ 第１配線
２３ 第２絶縁膜
２４ ビア開口部
２５ 第２絶縁膜の開口部
２６ ビア配線
２８ 第３絶縁膜
２９ 第３絶縁膜の溝状開口部
３０ 第３絶縁膜のボンディングパッド用開口部
３１ 第２配線
３２ ボンディングパッド
１００ ボンディング用金属膜
２００ ボンディング用ワイヤの先端部
２１０ 表面保護膜
２１１ 表面保護膜の開口部
２２２ ボンディングパッド下の導電層
２３１ 第２配線
２３２ 導電層

Claims (43)

  1. 複数の半導体集積回路素子が形成された基板と、
    前記半導体集積回路素子を覆うように前記基板上に形成され、表面に溝を有する第１絶縁膜と、
    前記第１絶縁膜の前記表面の前記溝内に形成された第１配線と、
    前記第１配線を覆うように前記第１絶縁膜上に形成され、ビア開口部を有する第２絶縁膜と、
    前記第２絶縁膜の前記ビア開口部内に形成されたビア配線と、
    前記第２絶縁膜上に形成され、溝状開口部およびボンディングパッド用開口部を有する第３絶縁膜と、
    前記第３絶縁膜の前記溝状開口部内に形成された第２配線と、
    前記第３絶縁膜の前記ボンディングパッド用開口部内に形成されたボンディングパッドとを備えた半導体装置であって、
    前記第１絶縁膜の前記表面は、前記ボンディングパッドの下方に凹部を有し、前記凹部内には、前記第１配線の材料と同じ材料からなる導電層が形成されており、
    前記第２絶縁膜は、前記第３絶縁膜の前記ボンディングパッド用開口部の下方に開口部を有し、
    前記ボンディングパッドは、前記第２絶縁膜の前記開口部内にも形成されており、前記第２配線よりも厚くなっていることを特徴とする半導体装置。
  2. 前記ボンディングパッドおよび前記第２配線は、ダマシン法により形成されたものであることを特徴とする請求項１記載の半導体装置。
  3. 前記ボンディングパッドおよび前記第２配線の上面は、研磨加工されていることを特徴とする請求項１記載の半導体装置。
  4. 前記ボンディングパッドおよび前記第２配線は、銅から形成されていることを特徴とする請求項２または３記載の半導体装置。
  5. 前記ボンディングパッド、前記第２配線および前記ビア配線は、デュアルダマシン法により形成されたものであることを特徴とする請求項１記載の半導体装置。
  6. 前記ボンディングパッド、前記第２配線および前記ビア配線は、銅から形成されていることを特徴とする請求項５記載の半導体装置。
  7. 前記ビア配線は、選択成長法により形成されたものであることを特徴とする請求項１から６の何れかに記載の半導体装置。
  8. 前記第１絶縁膜の前記凹部のサイズは、前記第２絶縁膜の前記ボンディングパッド用開口部のサイズよりも広いことを特徴とする請求項１から７の何れかに記載の半導体装置。
  9. 前記第１絶縁膜の前記凹部の底面には、複数の突起が形成されていることを特徴とする請求項１から７の何れかに記載の半導体装置。
  10. 前記第１絶縁膜の前記凹部は、複数の溝から形成されていることを特徴とする請求項１から７の何れかに記載の半導体装置。
  11. 複数の半導体集積回路素子が形成された基板と、
    前記半導体集積回路素子を覆うように前記基板上に形成され、表面に溝を有する第１絶縁膜と、
    前記第１絶縁膜の前記表面の前記溝内に形成された第１配線と、
    前記第１配線を覆うように前記第１絶縁膜上に形成され、ビア開口部を有する第２絶縁膜と、
    前記第２絶縁膜の前記ビア開口部内に形成されたビア配線と、
    前記第２絶縁膜上に形成され、溝状開口部を有する第３絶縁膜と、
    前記第３絶縁膜の前記溝状開口部内に形成された第２配線と、
    を備えた半導体装置であって、
    前記第３絶縁膜に形成されたボンディング金属用開口部と、
    前記ボンディング金属用開口部内に埋め込まれた前記第２配線の材料と同じ材料からなる導電層と、
    前記導電層上に形成されたボンディング用金属膜とを備えていることを特徴とする半導体装置。
  12. 前記導電層は、前記第２配線の一部に電気的に接続されていることを特徴とする請求項１１記載の半導体装置。
  13. 前記導電層は、複数のスリットを有するプレートを形成していることを特徴とする請求項１２記載の半導体装置。
  14. 前記導電層は、配線を形成していることを特徴とする請求項１２記載の半導体装置。
  15. 前記導電層、および前記第２配線は、ダマシン法により形成されたものであることを特徴とする請求項１１記載の半導体装置。
  16. 前記導電層、および前記第２配線の上面は、研磨加工されていることを特徴とする請求項１１記載の半導体装置。
  17. 前記導電層、および前記第２配線は、銅から形成されていることを特徴とする請求項１５または１６記載の半導体装置。
  18. 前記導電層、前記第２配線および前記ビア配線は、デュアルダマシン法により形成されたものであることを特徴とする請求項１１記載の半導体装置。
  19. 前記導電層、前記第２配線および前記ビア配線は、銅から形成されていることを特徴とする請求項１８記載の半導体装置。
  20. 前記ビア配線は、選択成長法により形成されたものであることを特徴とする請求項１１記載の半導体装置。
  21. 前記ボンディング用金属膜は、ボンディングワイヤと合金化しうる材料から形成されていることを特徴とする請求項１１記載の半導体装置。
  22. 前記第３絶縁膜上に形成され、前記ボンディング用金属膜が埋め込まれた開口部を有する表面保護膜を更に備えていることを特徴とする請求項１１記載の半導体装置。
  23. 複数の半導体集積回路素子が形成された基板上に第１絶縁膜を堆積する第１絶縁膜形成工程と、
    前記第１絶縁膜の表面に溝を形成する工程と、
    前記第１絶縁膜の前記表面の前記溝内に第１配線を形成する第１配線形成工程と、
    前記第１配線を覆うように前記第１絶縁膜上に第２絶縁膜を堆積する第２絶縁膜形成工程と、
    前記第２絶縁膜上に第３絶縁膜を堆積する第３絶縁膜堆積工程と、
    前記第３絶縁膜に溝状開口部およびボンディングパッド用開口部を形成する工程と、
    前記第３絶縁膜の前記溝状開口部内に第２配線を形成し、前記第３絶縁膜の前記ボンディングパッド用開口部内にボンディングパッドを形成する第２配線形成工程とを包含する半導体装置の製造方法であって、
    前記第１絶縁膜の表面に溝を形成する工程は、前記ボンディングパッドの下方において、前記第１絶縁膜の前記表面に凹部を形成する工程を包含し、
    前記第１配線形成工程は、前記第１配線の材料と同じ材料からなる導電層を前記凹部内に設ける工程を包含し、
    前記第３絶縁膜の堆積前に、前記第３絶縁膜の前記ボンディングパッド用開口部が形成される領域の下方において、前記第２絶縁膜に開口部を形成する工程を包含することを特徴とする半導体装置の製造方法。
  24. 前記第２絶縁膜に開口部を形成する工程は、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含むことを特徴とする請求項２３記載の半導体装置の製造方法。
  25. 前記第３絶縁膜に前記溝状開口部および前記ボンディングパッド用開口部を形成した後に、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含むことを特徴とする請求項２３記載の半導体装置の製造方法。
  26. 前記第３絶縁膜の堆積前に、前記ビア配線となる導電性材料で前記ビア開口部内を埋め込む工程を更に包含することを特徴とする請求項２４記載の半導体装置の製造方法。
  27. 前記第２配線工程は、
    前記第３絶縁膜上に導電性薄膜を堆積する工程と、
    前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第３絶縁膜の前記溝状開口部内および前記ボンディングパッド用開口部内を埋め込む工程と、
    を包含することを特徴とする請求項２３または２４記載の半導体装置の製造方法。
  28. 前記第２配線工程は、
    前記第３絶縁膜上に導電性薄膜を堆積する工程と、
    前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第２絶縁膜の前記ビア開口部内、前記第３絶縁膜の前記溝状開口部内および前記ボンディングパッド用開口部内を埋め込む工程を更に包含することを特徴とする請求項２４または２５記載の半導体装置の製造方法。
  29. 前記第１配線形成工程は、
    前記第１絶縁膜上に導電性薄膜を堆積する工程と、
    前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第１絶縁膜の前記溝内および前記凹部内を埋め込む工程を更に包含することを特徴とする請求項２３から２８の何れかに記載の半導体装置の製造方法。
  30. 前記第１絶縁膜の前記凹部のサイズを、前記第２絶縁膜の前記ボンディングパッド用開口部のサイズよりも広くすることを特徴とする請求項２３から２９の何れかに記載の半導体装置の製造方法。
  31. 前記第１絶縁膜の前記凹部の底面に複数の突起を形成することを特徴とする請求項２３から２９の何れかに記載の半導体装置の製造方法。
  32. 前記第１絶縁膜の前記凹部と前記溝とを接続し、それによって前記第１絶縁膜の前記凹部に埋め込んだ導電層と前記第１配線と接続することを特徴とする請求項２３から２９の何れかに記載の半導体装置の製造方法。
  33. 前記第１絶縁膜の前記凹部を複数の溝から形成することを特徴とする請求項２３から２９の何れかに記載の半導体装置の製造方法。
  34. 複数の半導体集積回路素子が形成された基板上に第１絶縁膜を堆積する第１絶縁膜形成工程と、
    前記第１絶縁膜の表面に溝を形成する工程と、
    前記第１絶縁膜の前記表面の前記溝内に第１配線を形成する第１配線形成工程と、
    前記第１配線を覆うように第２絶縁膜を前記基板上に堆積する第２絶縁膜形成工程と、
    前記第２絶縁膜上に第３絶縁膜を堆積する第３絶縁膜堆積工程と、
    前記第３絶縁膜に溝状開口部を形成する工程と、
    前記第３絶縁膜の前記溝状開口部内に第２配線を形成する第２配線形成工程と、
    を包含する半導体装置の製造方法であって、
    前記第３絶縁膜に溝状開口部を形成する工程は、前記第３絶縁膜にボンディング金属用開口部を設ける工程を包含し、
    前記第２配線形成工程は、前記第３絶縁膜のボンディング金属用開口部内を前記第２配線の材料と同じ材料で埋め込み、それによって前記ボンディング金属用開口部内に導電層を形成する工程を包含し、
    前記導電層上にボンディング用金属膜を形成する工程を更に包含していることを特徴とする半導体装置の製造方法。
  35. 前記第３絶縁膜に堆積前に、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含むことを特徴とする請求項３４記載の半導体装置の製造方法。
  36. 前記第３絶縁膜に前記溝状開口部および前記ボンディング金属用開口部を形成した後に、前記第１配線および前記第２配線を相互接続するビア配線のためのビア開口部を前記第２絶縁膜中に形成する工程を含むことを特徴とする請求項３４記載の半導体装置の製造方法。
  37. 前記第３絶縁膜の堆積前に、前記ビア配線となる導電性材料で前記ビア開口部内を埋め込む工程を更に包含することを特徴とする請求項３５記載の半導体装置の製造方法。
  38. 前記第２配線工程は、
    前記第３絶縁膜上に導電性薄膜を堆積する工程と、
    前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第３絶縁膜の前記溝状開口部内および前記ボンディング金属用開口部内を埋め込む工程と、
    を包含することを特徴とする請求項３４または３５記載の半導体装置の製造方法。
  39. 前記第２配線工程は、
    前記第３絶縁膜上に導電性薄膜を堆積する工程と、
    前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第２絶縁膜の前記ビア開口部内、前記第３絶縁膜の前記溝状開口部内および前記ボンディング金属用開口部内を埋め込む工程を更に包含することを特徴とする請求項３５または３６記載の半導体装置の製造方法。
  40. 前記第１配線形成工程は、
    前記第１絶縁膜上に導電性薄膜を堆積する工程と、
    前記導電性薄膜を化学的機械研磨法によって研磨し、それによって前記導電性薄膜で前記第１絶縁膜の前記溝内を埋め込む工程を包含することを特徴とする請求項３４から３９の何れかに記載の半導体装置の製造方法。
  41. 前記第３絶縁膜の前記ボンディング金属用開口部内に形成された前記導電層は、複数のスリットを有するプレートを形成していることを特徴とする請求項３５から４０の何れかに記載の半導体装置の製造方法。
  42. 前記第３絶縁膜の前記ボンディング金属用開口部内に形成された前記導電層は、前記第２配線に接続された配線を形成していることを特徴とする請求項３５から４０の何れかに記載の半導体装置の製造方法。
  43. 前記ボンディング用金属膜は、ボンディングワイヤと合金化しうる材料から形成されていることを特徴とする請求項３５から４２の何れかに記載の半導体装置の製造方法。
JP32479497A 1997-11-26 1997-11-26 半導体装置およびその製造方法 Expired - Fee Related JP3544464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32479497A JP3544464B2 (ja) 1997-11-26 1997-11-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32479497A JP3544464B2 (ja) 1997-11-26 1997-11-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11162980A JPH11162980A (ja) 1999-06-18
JP3544464B2 true JP3544464B2 (ja) 2004-07-21

Family

ID=18169763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32479497A Expired - Fee Related JP3544464B2 (ja) 1997-11-26 1997-11-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3544464B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2364170B (en) * 1999-12-16 2002-06-12 Lucent Technologies Inc Dual damascene bond pad structure for lowering stress and allowing circuitry under pads and a process to form the same
JP3685722B2 (ja) 2001-02-28 2005-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP2003218114A (ja) 2002-01-22 2003-07-31 Toshiba Corp 半導体装置及びその製造方法
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP4886396B2 (ja) * 2006-07-03 2012-02-29 キヤノン株式会社 反射型液晶表示パネルに用いられる半導体基板の製造方法
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227539A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置
JPH06318590A (ja) * 1993-05-10 1994-11-15 Nec Corp 半導体装置の製造方法
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JPH07130737A (ja) * 1993-10-29 1995-05-19 Nec Corp 半導体装置およびその製造方法
JPH07201909A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JPH0845933A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227539A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置
JPH06318590A (ja) * 1993-05-10 1994-11-15 Nec Corp 半導体装置の製造方法
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JPH07130737A (ja) * 1993-10-29 1995-05-19 Nec Corp 半導体装置およびその製造方法
JPH07201909A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JPH0845933A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH11162980A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
US7067928B2 (en) Method of forming a bonding pad structure
US5834365A (en) Method of forming a bonding pad
US6747355B2 (en) Semiconductor device and method for manufacturing the same
TW479340B (en) Copper conductive line with redundant liner
EP0913863A2 (en) Method of manufacturing semiconductor device with copper wiring film
US6710460B2 (en) Semiconductor devices and methods for manufacturing the same
JP3119188B2 (ja) 半導体装置
JP4138232B2 (ja) ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
US20010034119A1 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP3544464B2 (ja) 半導体装置およびその製造方法
US6180506B1 (en) Upper redundant layer for damascene metallization
JP3970150B2 (ja) ボンディングパッド及びその形成方法
JP2000003959A (ja) 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法
KR100295054B1 (ko) 다층금속배선을갖는반도체소자및그제조방법
JP3647631B2 (ja) 半導体装置及びその製造方法
JP3415081B2 (ja) 半導体装置及び半導体装置の製造方法
US6458708B1 (en) Method for forming metal wiring in semiconductor device
JP2003031574A (ja) 半導体装置およびその製造方法
JP3628903B2 (ja) 半導体装置の製造方法
JPH1154508A (ja) 半導体装置及び半導体装置の製造方法
JP3249071B2 (ja) 半導体装置の製造方法
JPH09283623A (ja) 半導体装置及びその製造方法
KR100498647B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH10294370A (ja) 半導体装置及びその製造方法
JPH10308445A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees