JP3119188B2

JP3119188B2 - 半導体装置

Info

Publication number: JP3119188B2
Application number: JP09013922A
Authority: JP
Inventors: 信和伊藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-01-28
Filing date: 1997-01-28
Publication date: 2000-12-18
Anticipated expiration: 2017-01-28
Also published as: JPH10214891A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置に関する。

【０００２】

【従来の技術】半導体装置の高集積化に伴い、素子や配
線の微細化、さらには配線の多層化が必要となってい
る。配線の多層化を達成するためには、各配線層の平坦
化が必須となる。

【０００３】特開平２−１２６６５４号公報には、配線
層の平坦化を目的として、平坦化された層間絶縁膜に接
続孔および配線溝を形成し、この接続孔と配線溝を導電
性材料で埋め込み、層間絶縁膜上の余剰な導電性材料を
除去した半導体装置について記載されている。これによ
り、配線表面と層間絶縁膜表面が同一平面となり、平坦
性に優れた表面が得られる。配線溝を用いた多層配線の
製造方法については、S. Lakshminarayanan 等の「DUAL
DAMASCENE COPPER METALLIZATION PROCESS USING CHEM
ICAL-MECHANICAL POLISHING 」と題する論文（Proceedi
ngs VLSI Multilevel Interconnection Conference、１
９９４年、第４９〜５５頁）に報告されている。

【０００４】以下に、溝配線を用いた多層配線の製造方
法について、図１１を参照して説明する。図１１は、従
来の多層配線の製造方法を説明するための断面図であ
る。

【０００５】まず、半導体素子（不図示）が形成された
シリコン基板１０４上に層間絶縁膜１０５を堆積し、こ
の層間絶縁膜１０５の表面をＣＰＭ（化学的機械研磨：
Chemical Mechanical Polishing ）法等の平坦化手法を
用いて平坦化する（図１１（ａ））。この平坦化された
層間絶縁膜１０５に、シリコン基板１０４に形成された
半導体素子と接続をとるための接続孔１０５ｂおよび配
線溝１０５ａを形成する（図１１（ｂ））。次いで、層
間絶縁膜１０５上に、例えばＴｉＮ（窒化チタン）やＴ
ｉＷ（チタンタングステン）等のバリア層１１４を堆積
し、さらに、接続孔１０５ｂおよび配線溝１０５ａをア
ルミニウム合金や銅等の配線材料１１７で埋め込む（図
１１（ｃ））。次いで、再びＣＰＭ法等の平坦化手法を
用いて、層間絶縁膜１０５が露出して層間絶縁膜１０５
の表面と配線材料１１７の表面とが同一平面となるま
で、層間絶縁膜１０５上の配線材料１１７およびバリア
層１１４を除去することで、１層目の配線層１０１が形
成される（図１１（ｄ））。

【０００６】これら一連の工程を繰り返すことで、図１
２に示すような、表面が完全に平坦化された複数の配線
層１０１，１０２，１０３がシリコン基板１０４上に積
層され、上下に隣接する配線層１０１，１０２，１０３
の配線１０８，１０９，１１０同士が接続孔１０５ｂ，
１０６ｂ，１０７ｂを介して互いに電気的に接続され
た、多層配線構造の半導体装置が製造される。

【０００７】

【発明が解決しようとする課題】ＬＳＩの電極配線にお
いては、エレクトロマイグレーションにより、配線中の
電子の流れに沿った配線材料の移動が起こる場合があ
る。エレクトロマイグレーションにより配線材料が移動
すると、配線材料の消失が電子の流れの上流から順次発
生する。

【０００８】特に、図１３に示すように、接続孔１０６
ｂを介しての、上層の配線１０９から下層の配線１０８
に向かっての電子の流れが存在するとき、下層の配線１
０８には、上層の接続孔１０６ｂの下方に、ボイドが発
生する。これは、下層の配線１０８と上層の配線１０９
とはバリア層１１５によって分断されているため、下層
の配線１０８にエレクトロマイグレーションによる配線
材料の移動が発生しても、下層の配線１０８に対する配
線材料の供給が絶たれてしまうためである。

【０００９】近年の微細化されたＬＳＩでは、接続孔と
その下層の配線との接触面積に関する寸法マージンがほ
とんど設けられておらず、ボイドの発生に伴う両者の接
触面積の低下が著しい。このため、ビア抵抗の上昇、さ
らには上層の配線と下層の配線との断線といった問題を
引き起こし、半導体装置の信頼性に多大な悪影響を及ぼ
す。なお、バリア層は、層間絶縁膜に対する配線の密着
層としても機能し、また、特に配線材料として銅を用い
た場合には、層間絶縁膜として用いられるシリコン酸化
膜やシリコン基板に対する拡散バリアとして欠くことが
できないものである。

【００１０】そこで本発明は、多層配線構造を有する半
導体装置において、エレクトロマイグレーションにより
配線材料の移動が生じても、上層の配線とその下層の配
線との電気的接続状態が良好に維持される半導体装置を
提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、それぞれ配線を有する複数の
配線層がシリコン基板上に積層され、前記複数の配線層
のうち上下に隣接する配線層の配線が、前記配線層に設
けられた接続孔を介して電気的に接続された半導体装置
において、前記上下に隣接する配線層のうち下層の配線
層には、該下層の配線層の上層の配線層の接続孔の直下
の位置に、前記シリコン基板に向かって突出する配線材
料溜めが設けられ、前記配線は、前記配線層を構成する
絶縁膜の表面に形成された配線溝に配線材料を埋め込む
ことで形成されるとともに、前記配線材料溜めは、前記
配線溝の底面に形成した凹部であり、前記配線材料溜め
の、前記配線の底面からの深さは、前記配線の深さの２
０％以上で、かつ、前記配線材料溜めが設けられた配線
層の下層に達しない深さであり、前記接続孔及び前記配
線材料溜めは、前記配線を構成する配線材料と同じ材料
で充填されており、前記凹部が形成される配線層は、前
記絶縁膜とのエッチング選択比を有するエッチストッパ
層上に前記絶縁膜を形成した２層構造であり、前記凹部
は、エッチングにより前記エッチストッパ層の表面に達
する深さまで形成されていることを特徴とする。また、
本発明の半導体装置は、前記凹部の直下に、前記凹部が
形成された配線層のさらに下層の配線層の配線、または
前記シリコン基板が存在していないとき、前記凹部の深
さは前記接続孔の深さと等しいことを特徴とする。

【００１２】本発明によれば、上層の配線層の接続孔を
介して電気的に接続される配線に、上記のような配線材
料溜めが設けられているので、エレクトロマイグレーシ
ョンによりその配線内で配線材料の移動が起こった場合
には、配線への配線材料の供給が、配線材料溜めから行
われる。従って、ボイドは配線材料溜め内に発生するの
で、接続孔とその下層の配線層の配線との接触面積は低
下しない。

【００１３】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。

【００１４】（第１の実施形態）図１は、本発明の半導
体装置の第１の実施形態の断面図である。

【００１５】図１に示すように、本実施形態の半導体装
置は、半導体素子（不図示）が形成されたシリコン基板
４上に、第１層目の配線層１、第２層目の配線層２およ
び第３層目の配線層３が順次積層された３層配線構造の
半導体装置である。

【００１６】第１層目の配線層１は、表面が平坦化され
た層間絶縁膜５を有し、その層間絶縁膜５に形成された
配線溝５ａとそれに繋がる接続孔５ｂとに、バリア層１
４を介して配線材料を埋め込むことで、シリコン基板４
に形成された半導体素子と電気的に接続される配線８が
形成されている。層間絶縁膜５の表面と配線８の表面と
は、同一平面上にある。

【００１７】第２層目の配線層２および第３層目の配線
層３も、第１層目の配線層１と同様に、それぞれ平坦化
された層間絶縁膜６，７に形成された配線溝６ａ，７ａ
および接続孔６ｂ，７ｂに、バリア層１５，１６を介し
て配線材料が埋め込まれて、配線９，１０が形成されて
いる。これにより、第１層目の配線層１の配線８と第２
層目の配線層２の配線９とは接続孔６ｂを介して電気的
に接続され、第２層目の配線層２の配線９と第３層目の
配線層３の配線１０とは接続孔７ｂを介して電気的に接
続される。

【００１８】さらに、第１層目の配線層１の配線溝５ａ
の底面には、第２層目の配線層２の接続孔６ｂの下方に
相当する位置に、凹部５ｃが形成されている。凹部５ｃ
には、配線溝５ａや接続孔５ｂと同様に配線材料が埋め
込まれており、これにより、配線材料を収容する配線材
料溜め１１を構成している。すなわち、この配線材料溜
め１１は、第１層目の配線層１の配線８の底面からシリ
コン基板４に向けて下方に突出して設けられている。配
線材料溜め１１の、配線８の底面からの深さｄは、配線
８の深さＤの２０％以上であり、かつ、シリコン基板４
に達しない深さとなっている。また、配線材料溜め１１
の横断面の寸法は、第２層目の配線層２の接続孔６ｂと
同一か、それ以下である。

【００１９】第１層目の配線層１と同様に、第２層目の
配線層２についても、その配線９の底面の、第３層目の
配線層３の接続孔７ｂの下方に相当する位置に、配線材
料溜め１２が設けられている。その配線材料溜め１２
の、配線９の底面からの深さは、配線９の深さの２０％
以上であり、かつ、第１層目の配線層１に達しない深さ
となっている。また、配線材料溜め１２の横断面の寸法
は、第３層目の配線層３の接続孔７ｂと同一か、それ以
下である。

【００２０】次に、本実施形態の半導体装置の製造方法
の一例について、図２および図３を参照して説明する。
図２および図３は、図１に示した半導体装置の製造方法
の一例を説明するための断面図である。

【００２１】まず、半導体素子（不図示）が形成された
シリコン基板４上に、シリコン酸化膜等の層間絶縁膜５
を堆積し、ＣＰＭ等の平坦化手法を用いて層間絶縁膜５
の表面を平坦化するとともに、その膜厚を１．５μｍと
する（図２（ａ））。

【００２２】次いで、層間絶縁層５の所望の位置に、シ
リコン基板４に形成された半導体素子との接続をとるた
めの接続孔５ｂを、フォトリソグラフィおよびエッチン
グ技術を用いて、シリコン基板１に達するまでの深さで
形成する（図２（ｂ））。ここでは、接続孔５ｂの直径
は０．３μｍとした。

【００２３】次いで、配線材料溜め１１のための凹部５
ｃを、接続孔５ｂと同様の手法で形成する（図２
（ｃ））。この凹部５ｃは、直径が０．３μｍで、層間
絶縁膜５の表面からの深さが１μｍとする。また、この
凹部５ｃが形成される位置は、現在作製している配線層
の上に重ねて作製される配線層の接続孔（例えば、図１
の第２層目の配線層２の接続孔６ｂ）の下方に相当する
位置である。

【００２４】さらに、配線溝５ａも同様に、幅０．３μ
ｍ、深さ０．６μｍの寸法で形成し、配線溝５ａ、接続
孔５ｂおよび凹部５ｃをつなげる（図３（ｄ））。これ
により、凹部５ｃの、配線溝５ａの底面からの深さが
０．４μｍとなる。

【００２５】続いて、接続孔５ｂ、配線溝５ａおよび凹
部５ｃが形成された層間絶縁膜５上に、例えばＴｉＮ等
からなるバリア層１４をＣＶＤ法により０．０５μｍの
厚さで堆積し、さらにこの上に、例えば銅等の配線材料
１７をＣＶＤ法により０．５μｍの厚さで堆積する（図
３（ｅ））。これにより、接続孔５ｂ、配線溝５ａおよ
び凹部５ｃには配線材料が埋め込まれる。

【００２６】次いで、再びＣＰＭ法等の平坦化手法を用
いて、層間絶縁膜５が露出して層間絶縁膜５の表面と配
線材料１７の表面とが同一平面となるまで、層間絶縁膜
５上の配線材料１７およびバリア層１４を除去すること
で、配線材料溜め１２が設けられた配線８を有する第１
層目の配線層１が形成される（図３（ｆ））。

【００２７】これら一連の工程を繰り返すことで、図１
に示したような、各配線層１，２，３の表面が完全に平
坦化された多層配線構造の半導体装置が製造される。

【００２８】このような多層配線構造における、配線材
料溜め１１，１２の機能について、第１層目の配線層１
の配線材料溜め１１を例に挙げて、図４の拡大図を参照
して説明する。

【００２９】図４に矢印で示したような、第２層目の配
線層２の接続孔６ｂを介しての、第２層目の配線層２か
ら第１層目の配線層１への電子の流れが存在するとき、
エレクトロマイグレーションによる、電子の流れに沿っ
た配線材料の移動が起こる。

【００３０】このとき、第２層目の配線層２の接続孔６
ｂと第１層目の配線層１の配線８とは、第２層目の配線
層２に設けられたバリア層１５により分断されているた
め、第１層目の配線層１の配線８は配線材料の供給が得
られず、第１層目の配線層１の配線８の端部にボイド１
８が発生する。ここで、接続孔６ｂの下方に相当する位
置に、配線材料溜め１１が存在しているため、配線材料
溜め１１内の配線材料が第１層目の配線層１の配線８に
供給され、ボイド１８は配線材料溜め１１内に発生す
る。

【００３１】その結果、エレクトロマイグレーションに
よりボイド１８が発生しても、接続孔６ｂとその下層の
配線層１の配線８との接触面積の低下や、それに起因す
るビア抵抗の上昇、さらには接続孔６ｂを介した配線間
の断線が効果的に抑制され、配線層の電気的接続の信頼
性を向上させることができる。また、配線材料溜め１１
の深さを配線８の深さの２０％以上とすることで、その
配線８と上層の接続孔６ｂとの接触面積の低下を抑制す
るための十分な配線材料を収容することができる。

【００３２】本実施形態では、接続孔、凹部、配線溝の
順に形成しているが、この順序は任意でよい。また、バ
リア層としては、ＴｉＮの他に、Ｔｉ、Ｗ、Ｎｉ、Ｔａ
等の金属またはそれらを含む合金、あるいはそれらの金
属の窒化物や珪化物を用いてもよく、その成膜方法もＣ
ＶＤ法に限らず、スパッタリング法や蒸着等の方法を用
いてもよい。また、配線材料についても銅に限らず、ア
ルミニウム、銅、金、あるいはこれらを含む合金を用い
てもよく、その成膜方法も、ＣＶＤ法以外に、スパッタ
リング法やメッキ法等の方法を用いてもよい。

【００３３】実際に、配線幅０．３μｍ、配線厚０．６
μｍの配線が上層と下層に互い違いに２つずつ形成さ
れ、互いに開口径０．３μｍの接続孔で接続された２層
配線構造のエレクトロマイグレーション耐性を調べた。
１．０×１０⁶Ａ／ｃｍ²の電流密度で配線間に電流を
流したところ、従来構造の配線構造においては、断線は
主に接続孔付近で発生し、平均故障時間は約４００時間
であった。これに対して、接続孔の下方に厚さ０．２μ
ｍ、開口径０．３μｍの配線材料溜めを有する配線構造
では、平均故障時間が約８００時間となり、寿命が約２
倍となった。

【００３４】（第２の実施形態）図５は、本発明の半導
体装置の第２の実施形態の断面図である。

【００３５】本実施形態では、各配線層２１，２２，２
３のうち、エレクトロマイグレーションによる配線材料
の移動があったときの配線材料の供給原となる配線材料
溜め３１，３２が形成された配線層２１，２２は、エッ
チストッパ層３８，３９と、その上に形成された層間絶
縁膜２５，２６との２層構造となっている。

【００３６】エッチストッパ層３８，３９は、例えばシ
リコン窒化膜で構成された、層間絶縁膜２５，２６との
エッチング選択比を有する絶縁性の層である。エッチス
トッパ層３８，３９の厚さは配線材料溜め３１，３２の
ための凹部２５ｃ，２６ｃの深さを決定し、凹部２５
ｃ，２６ｃはエッチストッパ層３８，３９に達する深さ
まで形成される。

【００３７】また、エッチストッパ層３８，３９を有す
る配線層２１，２２に形成される接続孔２５ｂ，２６ｂ
は、その配線層２１，２２の下層の配線２８あるいはシ
リコン基板２４に形成された半導体素子（不図示）との
接続をとるために、エッチストッパ層３８，３９を貫通
して形成されている。その他の構成は、第１の実施形態
と同様であるので、その説明は省略する。

【００３８】次に、本実施形態の半導体装置の製造方法
の一例について、図６および図７を参照して説明する。
図６および図７は、図５に示した半導体装置の製造方法
の一例を説明するための断面図である。

【００３９】まず、半導体素子（不図示）が形成された
シリコン基板２４上に、エッチストッパ層３８を成膜
し、さらにその上に層間絶縁膜２５を成膜する。そし
て、ＣＰＭ等の平坦化手法を用いて層間絶縁膜２５を平
坦化する（図６（ａ））。

【００４０】次いで、層間絶縁膜２５の所望の位置に、
シリコン基板２４に形成された半導体素子との接続をと
るための接続孔２５ｂを、フォトリソグラフィおよびエ
ッチング技術を用いて、層間絶縁膜２５およびエッチス
トッパ層３８を貫通してシリコン基板２４に達するまで
の深さで形成する（図６（ｂ））。

【００４１】次いで、凹部２５ｃを、エッチングにより
形成する（図６（ｃ））。このエッチングでは、層間絶
縁膜２５のみがエッチングされ、エッチストッパ層３８
はエッチングされない。したがって、凹部２５ｃは、エ
ッチストッパ層３８に達する深さで形成されることにな
る。

【００４２】さらに、配線溝２５ａを第１の実施形態と
同様に形成し、配線溝２５ａ、接続孔２５ｂおよび凹部
２５ｃをつなげる（図７（ｄ））。

【００４３】続いて、接続孔２５ｂ、配線溝２５ａおよ
び凹部２５ｃが形成された層間絶縁膜２５上にバリア層
３４を堆積し、さらにこの上に、配線材料３７を堆積す
る（図７（ｅ））。これにより、接続孔２５ｂ、配線溝
２５ａおよび凹部２５ｃには配線材料が埋め込まれる。

【００４４】次いで、平坦化手法を用いて、層間絶縁膜
２５が露出して層間絶縁膜２５の表面と配線材料３７の
表面とが同一平面となるまで、層間絶縁膜２５上の配線
材料３７およびバリア層３４を除去することで、第１層
目の配線層が形成される（図７（ｆ））。

【００４５】これら一連の工程を繰り返すことで、図５
に示したような、各配線層２１，２２，２３の表面が完
全に平坦化された多層配線構造の半導体装置が製造され
る。

【００４６】本実施形態のように、凹部２５ｃ，２６ｃ
をエッチングで形成する際にその深さを規制するための
エッチストッパ層３８，３９を層間絶縁膜２５，２６の
下層に形成することで、第１の実施形態に比べて製造工
程は増えるものの、凹部２５ｃ，２６ｃの深さの制御が
簡単になり、過剰なオーバーエッチ等により配線材料溜
め３１，３２がその下層の配線２８やシリコン基板２４
とショートすることを防止することができる。

【００４７】なお、上述した製造方法では、エッチスト
ッパ層３８，３９上に層間絶縁膜２５，２６を形成した
後、層間絶縁膜２５，２６およびエッチストッパ層３
８，３９を貫通する接続孔２５ｂ，２６ｂを形成した例
を示したが、図８に示すように、エッチストッパ層３８
を形成した後、エッチストッパ層３８の接続孔となる部
分を除去し（図８（ａ））、その上に層間絶縁膜２５を
形成し（図８（ｂ））、その後、接続孔２５ｂおよび凹
部２５ｃを形成（図８（ｃ））してもよい。これによ
り、接続孔２５ｂを形成するための工程と凹部２５ｃを
形成する工程とを同時に行うことができる。接続孔２５
ｂおよび凹部２５ｃの形成後の工程については、図７に
示した工程と同一の工程で製造することができる。

【００４８】（第３の実施形態）図９は、本発明の半導
体装置の第３の実施形態の断面図である。

【００４９】本実施形態では、第２層目の配線層４２の
構造に特徴がある。すなわち、第２層目の配線層４２の
配線材料溜め５１のための凹部４６ｃが、接続孔４６ｂ
と同じ深さで形成されている。その他の構成は、第１の
実施形態と同様であるので、その説明は省略する。

【００５０】次に、本実施形態の半導体装置の製造方法
の一例について、第２層目の配線層４２を例に挙げて、
図１０を参照して説明する。

【００５１】まず、第１層目の配線層４１上に層間絶縁
膜４６を形成して平坦化し、さらに、層間絶縁膜４６
に、接続孔４６ｂおよび凹部４６ｃを、それぞれ第１層
目の配線層４１が露出する深さまで形成する（図１０
（ａ））。

【００５２】続いて、第１の実施形態と同様に、層間絶
縁膜４６に配線溝４６ａを形成する（図１０（ｂ））。
さらに、接続孔４６ｂ、配線溝４６ａおよび凹部４６ｃ
が形成された層間絶縁膜４６上にバリア層５５を堆積
し、さらにこの上に、配線材料５７を堆積する（図１０
（ｃ））。これにより、接続孔４６ｂ、配線溝４６ａお
よび凹部４６ｃには配線材料４７が埋め込まれる。

【００５３】次いで、平坦化手法を用いて、層間絶縁膜
４６が露出して層間絶縁膜４６の表面と配線材料５７の
表面とが同一平面となるまで、層間絶縁膜４６上の配線
材料５７およびバリア層５５を除去することで、第２層
目の配線層４２が形成される（図１０（ｄ））。

【００５４】これら一連の工程を繰り返すことで、図５
に示したような、各配線層４１，４２，４３の表面が完
全に平坦化された多層配線構造の半導体装置が製造され
る。

【００５５】本実施形態は、下層がシリコン基板４４で
ある第１層目の配線層４１や、配線材料溜め５１の下方
に下層の配線が位置する場合には適用できないが、第２
の実施形態のように工程数を増やすことなく、接続孔４
６ｂの形成と凹部４６ｃの形成を同時に行うことができ
るという利点がある。

【００５６】なお、本実施形態では、第１層目の配線層
４１には配線材料溜めが形成されていないが、第１の実
施形態と同様の手法、または第２の実施形態と同様の手
法で配線材料溜めを形成することもできる。

【００５７】

【発明の効果】以上説明したように本発明によれば、上
下に隣接する配線層において、下層の配線層の、上層の
配線層の接続孔の直下の位置に配線材料溜めを設けるこ
とで、エレクトロマイグレーションによる配線材料の移
動があった場合にはこの配線材料溜めから配線へ配線材
料が供給され、接続孔とその下層の配線との間の電気的
接続状態を良好に維持することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の第１の実施形態の断面図
である。

【図２】図１に示した半導体装置の、第１層目の配線層
および第２層目の配線層の要部を拡大図した断面図であ
る。

【図３】図１に示した半導体装置の製造方法の一例を説
明するための断面図である。

【図４】図１に示した半導体装置の製造方法の一例を説
明するための断面図である。

【図５】本発明の半導体装置の第２の実施形態の断面図
である。

【図６】図５に示した半導体装置の製造方法の一例を説
明するための断面図である。

【図７】図５に示した半導体装置の製造方法の一例を説
明するための断面図である。

【図８】図５に示した半導体装置の製造方法の他の例を
説明するための断面図である。

【図９】本発明の半導体装置の第３の実施形態の断面図
である。

【図１０】図９に示した半導体装置の製造法補の一例を
説明するための断面図である。

【図１１】従来の多層配線の製造方法を説明するための
断面図である。

【図１２】従来の多層配線構造の半導体装置の断面図で
ある。

【図１３】図１２に示した半導体装置における、配線材
料の移動による不具合を説明するための断面図である。

【符号の説明】

１，２，３，２１，２２，２３，４１，４２，４３
配線層４，２４，４４シリコン基板５，６，７，２５，２６，４６層間絶縁膜５ａ，６ａ，７ａ，２５ａ，４６ａ配線溝５ｂ，６ｂ，７ｂ，２５ｂ，２６ｂ，４６ｂ接続孔５ｃ，６ｃ，２５ｃ，２６ｃ，４６ｃ凹部８，９，１０，２８，４９配線１１，１２，３１，３２，５１配線材料溜め１４，１５，１６，３４，５５バリア層１７，３７，５７配線材料１８ボイド３８，３９エッチストッパ層

Claims

(57)【特許請求の範囲】

【請求項１】それぞれ配線を有する複数の配線層がシ
リコン基板上に積層され、前記複数の配線層のうち上下
に隣接する配線層の配線が、前記配線層に設けられた接
続孔を介して電気的に接続された半導体装置において、前記上下に隣接する配線層のうち下層の配線層には、該
下層の配線層の上層の配線層の接続孔の直下の位置に、
前記シリコン基板に向かって突出する配線材料溜めが設
けられ、前記配線は、前記配線層を構成する絶縁膜の表面に形成
された配線溝に配線材料を埋め込むことで形成されると
ともに、前記配線材料溜めは、前記配線溝の底面に形成
した凹部であり、前記配線材料溜めの、前記配線の底面からの深さは、前
記配線の深さの２０％以上で、かつ、前記配線材料溜め
が設けられた配線層の下層に達しない深さであり、前記接続孔及び前記配線材料溜めは、前記配線を構成す
る配線材料と同じ材料で充填されており、前記凹部が形成される配線層は、前記絶縁膜とのエッチ
ング選択比を有するエッチストッパ層上に前記絶縁膜を
形成した２層構造であり、前記凹部は、エッチングによ
り前記エッチストッパ層の表面に達する深さまで形成さ
れていることを特徴とする半導体装置。
【請求項２】それぞれ配線を有する複数の配線層がシ
リコン基板上に積層され、前記複数の配線層のうち上下
に隣接する配線層の配線が、前記配線層に設けられた接
続孔を介して電気的に接続された半導体装置において、前記上下に隣接する配線層のうち下層の配線層には、該
下層の配線層の上層の配線層の接続孔の直下の位置に、
前記シリコン基板に向かって突出する配線材料溜めが設
けられ、前記配線は、前記配線層を構成する絶縁膜の表面に形成
された配線溝に配線材料を埋め込むことで形成されると
ともに、前記配線材料溜めは、前記配線溝の底面に形成
した凹部であり、前記配線材料溜めの、前記配線の底面からの深さは、前
記配線の深さの２０％以上で、かつ、前記配線材料溜め
が設けられた配線層の下層に達しない深さであり、前記接続孔及び前記配線材料溜めは、前記配線を構成す
る配線材料と同じ材料で充填されており、前記凹部の直下に、前記凹部が形成された配線層のさら
に下層の配線層の配線、または前記シリコン基板が存在
していないとき、前記凹部の深さは前記接続孔の深さと
等しいことを特徴とする半導体装置。