JP2010135432A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010135432A JP2010135432A JP2008307920A JP2008307920A JP2010135432A JP 2010135432 A JP2010135432 A JP 2010135432A JP 2008307920 A JP2008307920 A JP 2008307920A JP 2008307920 A JP2008307920 A JP 2008307920A JP 2010135432 A JP2010135432 A JP 2010135432A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- wiring
- barrier metal
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置100は、基板(不図示)上に形成され、太幅配線溝106が表面に形成された層間絶縁膜104と、層間絶縁膜104の太幅配線溝106を埋め込んで形成され、バリアメタル膜110および銅膜116により構成された太幅配線120とを含む。太幅配線溝106の底面には、角部に選択的に凹凸114が形成され、凹凸114上にバリアメタル膜110が形成されている。
【選択図】図1
Description
基板と、
前記基板上に形成され、第1の凹部が表面に形成された絶縁膜と、
前記絶縁膜の第1の凹部を埋め込んで形成され、バリアメタル膜および銅膜により構成された第1の配線と、
を含み、
前記第1の凹部の底面には、角部に選択的に凹凸が形成され、当該凹凸上に前記バリアメタル膜が形成された半導体装置が提供される。
基板上に形成された絶縁膜の表面に形成された第1の凹部に第1の配線を形成する工程を含み、
前記第1の配線を形成する工程は、
スパッタリング法により、前記第1の凹部内にバリアメタル膜を形成する第1の工程と、
エッチングにより、前記第1の凹部の底面の角部の前記バリアメタル膜および前記絶縁膜を削り、前記第1の凹部の底面の角部に凹凸を形成する第2の工程と、
前記第2の工程の後に、スパッタリング法により、前記第1の凹部内にバリアメタル膜を形成する第3の工程と、
前記第3の工程の後に、前記第1の凹部を埋め込むように銅を主成分として含む銅膜を形成する第4の工程と、
を含み、
前記第1の工程と前記第2の工程とを複数回行い、前記第1の凹部の底面の前記角部に選択的に前記凹凸を形成し、その後に前記第3の工程を行い、前記凹凸上に前記バリアメタル膜を形成する半導体装置の製造方法が提供される。
半導体装置100は、シリコン基板等の半導体基板である基板(不図示)と、基板上に形成され、太幅配線溝106(第1の凹部)および細幅配線溝108(第2の凹部)が表面に形成された層間絶縁膜104(絶縁膜)と、層間絶縁膜104の太幅配線溝106を埋め込んで形成された太幅配線120(第1の配線)と、層間絶縁膜104の細幅配線溝108を埋め込んで形成された細幅配線122(第2の配線)とを含む。また、図示していないが、基板上には、トランジスタ等が形成されている。基板と層間絶縁膜104との間には、他の絶縁膜が形成されていてもよい。
本実施の形態において、半導体装置100の製造方法は、基板上に形成された層間絶縁膜104の表面に形成された太幅配線溝106に太幅配線120を形成する工程を含む。
太幅配線120(第1の配線)を形成する工程は、
スパッタリング法により、太幅配線溝106(第1の凹部)内にバリアメタル膜110を形成する第1の工程と、
エッチングにより、太幅配線溝106の底面の角部のバリアメタル膜110および層間絶縁膜104を削り、太幅配線溝106の底面の角部に凹凸を形成する第2の工程と、
第2の工程の後に、スパッタリング法により、太幅配線溝106内にバリアメタル膜110を形成する第3の工程と、
第3の工程の後に、太幅配線溝106を埋め込むように銅を主成分として含む銅膜116を形成する第4の工程と、を含む。ここで、第1の工程と第2の工程とを複数回行い、太幅配線溝106の底面の角部に選択的に凹凸114を形成し、その後に第3の工程を行い、凹凸114上の凹凸114表面にバリアメタル膜110を形成する工程を含む。
まず、層間絶縁膜104に太幅配線溝106および細幅配線溝108を形成する(図2(a))。
まず、層間絶縁膜104に太幅配線溝106および細幅配線溝108等の配線溝を形成する(S100)。つづいて、層間絶縁膜上全面にスパッタリング法により、バリアメタル膜110を形成する(S102、第1の工程)。次いで、バリアメタル膜110をエッチングする(S104、第2の工程)。バリアメタル膜110の形成とエッチングを所定回数繰り返した後(ステップS106のYES)、スパッタリング法により、再度バリアメタル膜110を形成する(S108、第3の工程)。以上の図2から図4に示した例では、所定回数を2回としたが、より多い回数行うこともできる。その後、バリアメタル膜110上に銅膜116を形成し、太幅配線溝106および細幅配線溝108を銅膜116で埋め込む(S110、第4の工程)。
本実施の形態における半導体装置100によれば、太幅配線溝106の底面の角部において、凹凸114が選択的に層間絶縁膜104中に食い込むように形成されている。そのため、太幅配線120において、層間絶縁膜104とバリアメタル膜110との密着面積が大きくなり、これらの間の密着性を向上させることができる。一方、細幅配線溝108の底面には凹凸が形成されないため、細幅配線122において抵抗ばらつきを抑えることができる。また、細幅配線122を形成する際に、めっき法により細幅配線溝108内にめっき銅膜を形成する際にも、めっき銅膜を良好に埋め込ことができる。これにより、細幅配線122において配線抵抗を安定化できるとともに、同時に半導体装置100の組み立て耐性を向上させることができる。
104 層間絶縁膜
106 太幅配線溝
108 細幅配線溝
110 バリアメタル膜
112 凹凸
114 凹凸
116 銅膜
120 太幅配線
122 細幅配線
Claims (7)
- 基板と、
前記基板上に形成され、第1の凹部が表面に形成された絶縁膜と、
前記絶縁膜の第1の凹部を埋め込んで形成され、バリアメタル膜および銅膜により構成された第1の配線と、
を含み、
前記第1の凹部の底面には、角部に選択的に凹凸が形成され、当該凹凸上に前記バリアメタル膜が形成された半導体装置。 - 請求項1に記載の半導体装置において、
前記絶縁膜の前記表面の前記第1の凹部と同層に形成され、前記第1の凹部よりも幅が狭い第2の凹部を埋め込んで形成され、バリアメタル膜および銅膜により構成された第2の配線をさらに含み、
前記第2の凹部の底面の角部は、前記第1の凹部の底面の角部に比べて平坦に形成された半導体装置。 - 請求項1または2に記載の半導体装置において、
前記絶縁膜は、低誘電率膜であり、前記第1の凹部の底面の角部の凹凸は、前記絶縁膜に形成された半導体装置。 - 請求項1から3いずれかに記載の半導体装置において、
前記第1の凹部の底面の中央部は、略平坦に形成された半導体装置。 - 請求項1から4いずれかに記載の半導体装置において、
前記第1の配線は、ダミー配線を含む半導体装置。 - 基板上に形成された絶縁膜の表面に形成された第1の凹部に第1の配線を形成する工程を含み、
前記第1の配線を形成する工程は、
スパッタリング法により、前記第1の凹部内にバリアメタル膜を形成する第1の工程と、
エッチングにより、前記第1の凹部の底面の角部の前記バリアメタル膜および前記絶縁膜を削り、前記第1の凹部の底面の角部に凹凸を形成する第2の工程と、
前記第2の工程の後に、スパッタリング法により、前記第1の凹部内にバリアメタル膜を形成する第3の工程と、
前記第3の工程の後に、前記第1の凹部を埋め込むように銅を主成分として含む銅膜を形成する第4の工程と、
を含み、
前記第1の工程と前記第2の工程とを複数回行い、前記第1の凹部の底面の前記角部に選択的に前記凹凸を形成し、その後に前記第3の工程を行い、前記凹凸上に前記バリアメタル膜を形成する半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
前記第1の凹部に第1の配線を形成する工程において、前記絶縁膜の前記表面の前記第1の凹部と同層に形成され、前記第1の凹部よりも幅が狭い第2の凹部に第2の配線も形成し、
前記第3の工程において、前記第1の凹部の底面の角部の前記バリアメタル膜および前記絶縁膜の方が、前記第2の凹部の底面の角部の前記バリアメタル膜および前記絶縁膜よりも多く削られ、前記第2の凹部の底面の角部は、前記第1の凹部の底面の角部に比べて平坦に形成される半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307920A JP2010135432A (ja) | 2008-12-02 | 2008-12-02 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307920A JP2010135432A (ja) | 2008-12-02 | 2008-12-02 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135432A true JP2010135432A (ja) | 2010-06-17 |
Family
ID=42346451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008307920A Pending JP2010135432A (ja) | 2008-12-02 | 2008-12-02 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135432A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012132206A1 (ja) * | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214891A (ja) * | 1997-01-28 | 1998-08-11 | Nec Corp | 半導体装置 |
JP2002217195A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005085983A (ja) * | 2003-09-09 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006049534A (ja) * | 2004-08-04 | 2006-02-16 | Rohm Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2006120672A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007081284A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2008
- 2008-12-02 JP JP2008307920A patent/JP2010135432A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214891A (ja) * | 1997-01-28 | 1998-08-11 | Nec Corp | 半導体装置 |
JP2002217195A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005085983A (ja) * | 2003-09-09 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006049534A (ja) * | 2004-08-04 | 2006-02-16 | Rohm Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2006120672A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007081284A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012132206A1 (ja) * | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11532512B2 (en) | Fin field effect transistor (FinFET) device structure with interconnect structure | |
US10867921B2 (en) | Semiconductor structure with tapered conductor | |
US7816227B2 (en) | Tapered through-silicon via structure | |
US9640427B2 (en) | Semiconductor structure and fabrication method thereof | |
WO2011114989A1 (ja) | 薄膜の形成方法 | |
US20170062344A1 (en) | Metal interconnect structure and fabrication method thereof | |
JP5180598B2 (ja) | 半導体装置およびその製造方法 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
JP2010135432A (ja) | 半導体装置および半導体装置の製造方法 | |
CN107919319B (zh) | 内连线结构的制造方法 | |
JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
JP2009188101A (ja) | 半導体装置及びその製造方法 | |
JP2006319116A (ja) | 半導体装置およびその製造方法 | |
JP2007294967A (ja) | 長寿命の相互接続構造及びその製造方法 | |
JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR101095998B1 (ko) | 반도체 소자의 형성 방법 | |
JP5575217B2 (ja) | 半導体装置の製造方法 | |
KR20090065529A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP2008010630A (ja) | 半導体装置およびその製造方法 | |
JP2015133382A (ja) | 半導体装置の製造方法 | |
CN114649293A (zh) | 铜钨电连接结构及其形成方法 | |
JP2011181585A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |