JP2002217195A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002217195A
JP2002217195A JP2001008724A JP2001008724A JP2002217195A JP 2002217195 A JP2002217195 A JP 2002217195A JP 2001008724 A JP2001008724 A JP 2001008724A JP 2001008724 A JP2001008724 A JP 2001008724A JP 2002217195 A JP2002217195 A JP 2002217195A
Authority
JP
Japan
Prior art keywords
groove
film
wiring
unevenness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001008724A
Other languages
English (en)
Inventor
Yoshihiko Toyoda
吉彦 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001008724A priority Critical patent/JP2002217195A/ja
Priority to US09/892,603 priority patent/US20020163086A1/en
Publication of JP2002217195A publication Critical patent/JP2002217195A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 広い溝と細い溝との析出速度の差を小さくす
ることのできる半導体装置およびその製造方法を提供す
る。 【解決手段】 絶縁膜１の表面には異なる幅を有する複
数の溝２ａ、２ｂが形成されている。複数の溝２ａ、２
ｂの各々の内部を埋め込むようにバリアメタル４とＣｕ
膜５とからなる配線が形成されている。複数の溝２ａ、
２ｂのうち幅の広い溝２ａの底部には、たとえば複数の
溝からなる凹凸３が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、たとえば集積回路の多層配線構造
を有する半導体装置およびその製造方法に関するもので
ある。
【０００２】
【従来の技術】図３８および図３９〜図４１は、「月刊
Semiconductor World」１９９７年１２月号の１０７頁
に示された従来の半導体装置の構成およびその製造方法
を示す図である。図３８を参照して、半導体基板上の絶
縁膜１０１には、異なる幅を有する複数の溝１０２ａ、
１０２ｂが形成されている。この溝１０２ａ、１０２ｂ
の各々の内表面に沿うようにバリアメタル１０４が形成
され、かつ溝１０２ａ、１０２ｂの各々を埋め込むよう
にＣｕ（銅）膜１０５が形成されている。このバリアメ
タル１０４とＣｕ膜１０５とから配線層が構成されてい
る。
【０００３】次に、図３８に示す従来の半導体装置の製
造方法について説明する。まず図３９を参照して、絶縁
膜１０１の表面上に写真製版技術によってレジストパタ
ーン１１１ａが形成される。このレジストパターン１１
１ａをマスクとして反応性イオンエッチングを絶縁膜１
０１に施すことにより、絶縁膜１０１に異なる幅を有す
る複数の溝１０２ａ、１０２ｂが形成される。この後、
レジストパターン１１１ａがアッシングおよび薬液処理
により除去される。
【０００４】図４０を参照して、溝１０２ａ、１０２ｂ
が形成された絶縁膜１０１上にバリアメタル１０４とし
てＴａＮ（窒化タンタル）膜が形成され、さらにメッキ
膜のシード層１０５ａとしてＣｕ膜が形成される。
【０００５】図４１を参照して、硫酸銅浴のメッキ液中
で電解メッキが施されＣｕ膜１０５が表面全面に厚く析
出して各溝１０２ａ、１０２ｂ内を埋め込む。このと
き、メッキ液中に添加された添加剤の効果により、細い
溝や孔１０２ｂの部分の析出速度は広い溝１０２ａや平
面部に比べて速くなり、この部分が優先的に埋め込まれ
ていくため、優れた埋め込み特性を得ることができる。
さらに、化学的機械研磨法（ＣＭＰ法）により、溝１０
２ａ、１０２ｂ以外の部分に形成されたＣｕ膜１０５が
除去され、それにより図３８に示す半導体装置が製造さ
れる。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
半導体装置の製造方法では、細い溝１０２ｂに対して広
い溝１０２ａでのＣｕ膜１０５のメッキ時における析出
速度が遅かった。広い配線を形成するためには、広い溝
１０２ａが埋め込まれるまで電解メッキをしなければな
らない。このため、細い溝１０２ｂのメッキ膜厚が広い
溝１０２ａのメッキ膜厚に比べて極めて厚くなってい
た。このような膜厚の違いが生じた結果、メッキされた
Ｃｕ膜１０５表面の段差が、溝１０２ａ、１０２ｂが形
成された時点での初期段差に比べて大きくなっていた。
【０００７】この様子は、“Proceedings of Advanced
Metallization Conference 1999：Asian Session”のAp
pendix (1) US Session Program and Abstractの１３５
頁に示されている。
【０００８】細い溝１０２ｂ上の厚いＣｕ膜１０５をＣ
ＭＰ法によりすべて除去するためには、広い溝１０２ａ
上の薄いＣｕ膜１０５を過剰に研磨する必要がある。そ
の結果、広い溝１０２ａ内に形成される配線１０４、１
０５の上面が凹状にへこんでしまう。これにより、広い
溝１０２ａ内の配線に大きな抵抗上昇が生じる、あるい
は抵抗のばらつきが大きくなるという問題があった。
【０００９】また、このような凹状のへこみが生じる
と、その上の配線層で凹部に金属が残ってしまい、配線
の短絡不良を引起すという問題もあった。
【００１０】それゆえ本発明の目的は、広い溝と細い溝
の析出速度の差を小さくすることができる半導体装置お
よびその製造方法を提供することである。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
表面に異なる幅を有する複数の溝が形成された絶縁層
と、複数の溝の各々の内部を少なくともメッキにより埋
め込む導電層とを備え、複数の溝のうちの一部の溝の底
部に凹凸を設けたことを特徴とするものである。
【００１２】本発明の半導体装置によれば、溝の底部に
設けた凹凸には、メッキの析出を抑制する添加剤が入り
にくいため、メッキ時に析出する膜の膜厚が厚くなる。
このため、この凹凸を幅の広い溝の底部に設けることに
より、幅の広い溝での析出速度を幅の狭い溝での析出速
度と同等程度にすることができる。よって、メッキされ
た導電層表面の段差を小さくすることができるため、メ
ッキ導電層をＣＭＰ法により研磨しても、幅の広い配線
上面に凹状のへこみが生じることは抑制される。
【００１３】上記の半導体装置において好ましくは、凹
凸は、溝の幅に対する深さの比が０．７以下の溝の底部
に設けられている。
【００１４】これにより、より薄いメッキ膜で溝を埋め
込むことができる。上記の半導体装置において好ましく
は、凹凸は、溝の幅に対する深さの比が０．３５以下の
溝の底部に設けられている。
【００１５】これにより、より薄いメッキ膜で溝を埋め
込むことができる。上記の半導体装置において好ましく
は、凹凸の凹部は溝状に形成されており、凹部の幅に対
する深さの比が０．３５よりも大きい。
【００１６】これにより、メッキによる析出速度を効果
的に向上することができる。上記の半導体装置において
好ましくは、凹凸の凹部は溝状に形成されており、凹部
の幅に対する深さの比が０．７よりも大きい。
【００１７】これにより、メッキによる析出速度をより
効果的に向上することができる。上記の半導体装置にお
いて好ましくは、凹凸の凹部は孔状に形成されており、
凹部の開口径に対する深さの比が０．３５よりも大き
い。
【００１８】これにより、メッキによる析出速度を効果
的に向上することができる。上記の半導体装置において
好ましくは、凹凸の凹部は孔状に形成されており、凹部
の開口径に対する深さの比が０．７よりも大きい。
【００１９】これにより、メッキによる析出速度をより
効果的に向上することができる。上記の半導体装置にお
いて好ましくは、凹凸における凹部の側面が傾斜してお
り、断面において両側面が交差している。
【００２０】これにより、メッキによる析出速度をより
向上することができるとともに、凹凸の凹部の深さを浅
くすることができる。
【００２１】上記の半導体装置において好ましくは、凹
部の側面は、絶縁層の上面に対して２０度よりも大きく
傾斜している。
【００２２】これにより、メッキによる析出速度向上の
効果が得られる。上記の半導体装置において好ましく
は、凹凸のピッチは凹部の幅あるいは開口径の４倍以下
である。
【００２３】これにより、凹凸を溝底部に密に配置する
ことができ、凹凸によって効果的にメッキ速度を向上す
ることができる。
【００２４】本発明の半導体装置の製造方法は以下の工
程を備えている。まず、絶縁層の表面に異なる幅を有す
る複数の溝と、複数の溝のうち一部の溝の底面に凹凸と
が形成される。そして、複数の溝および凹凸を埋め込む
ように金属膜が電解メッキにより絶縁層より上に析出さ
れる。そして絶縁層の上面が少なくとも露出するまで金
属膜が化学的機械研磨で除去されることにより、溝およ
び凹凸内に金属膜が残存されて配線層とされる。
【００２５】本発明の半導体装置の製造方法によれば、
溝の底部に設けた凹凸には、メッキの析出を抑制する添
加剤が入りにくいため、メッキ時に析出する膜の膜厚が
厚くなる。このため、この凹凸を幅の広い溝の底部に設
けることにより、幅の広い溝での析出速度を幅の狭い溝
での析出速度と同等程度にすることができる。よって、
メッキされた導電層表面の段差を小さくすることができ
るため、メッキ導電層をＣＭＰ法により研磨しても、幅
の広い配線上面に凹状のへこみが生じることは抑制され
る。
【００２６】上記の半導体装置の製造方法において好ま
しくは、絶縁層の下層に下層配線層を形成する工程と、
下層配線層と配線層とを接続する接続孔を絶縁層に形成
する工程とがさらに備えられ、溝の形成前に接続孔と凹
凸とが同時に形成される。
【００２７】これにより、製造工程を簡略化することが
できる。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図に基づいて説明する。
【００２９】（実施の形態１）図１および図２は、本発
明の実施の形態１における半導体装置の構成を概略的に
示す断面図および斜視図である。図１および図２を参照
して、半導体基板もしくは下層の絶縁膜６上に絶縁膜１
が形成されている。この絶縁膜１の表面には幅の異なる
複数の配線用溝２ａ、２ｂが形成されている。特に幅の
広い配線用溝２ａの底面には凹凸３が形成されている。
【００３０】これらの配線用溝２ａ、２ｂの内表面に沿
ってたとえばＴａＮよりなるバリアメタル４が形成され
ており、これらの配線用溝２ａ、２ｂの各々を埋め込む
ようにＣｕ膜５が形成されている。このバリアメタル４
とＣｕ膜５とから配線層が構成されており、配線層４、
５の上面と絶縁膜１の上面とは実質同一の平面を構成し
ている。
【００３１】各配線用溝の幅Ｗ１は、たとえば０．５、
５、１０、２０μｍであり、深さＤ１はたとえば０．７
μｍである。このうち幅Ｗ１が５μｍ以上の配線用溝２
ａの底面に凹凸３として複数の溝が配線５の長手方向に
沿って形成されている。この複数の凹凸用の溝の幅Ｗ２
はたとえば０．４μｍであり、スペースＳは０．６μｍ
であり、深さＤ２は０．５μｍである。
【００３２】次に、本実施の形態の製造方法について説
明する。図１および図２を参照して、半導体基板もしく
は下層の絶縁膜６上に絶縁膜１が形成される。この絶縁
膜１上に、配線用のパターンが形成されたレジストパタ
ーンが写真製版技術により形成される。このレジストパ
ターンをマスクとして、絶縁膜１に反応性イオンエッチ
ングが施されることにより、絶縁膜１にたとえば０．７
μｍの深さを有する配線用溝２ａ、２ｂが形成される。
この後、アッシングによりレジストパターンが除去され
る。
【００３３】絶縁膜１上に、溝状の凹凸パターンとして
たとえば幅０．４μｍの溝パターンを有するレジストパ
ターンが写真製版技術により形成される。このレジスト
パターンをマスクとして絶縁膜１に反応性イオンエッチ
ングが施されることにより、幅が５μｍ以上の配線用溝
２ａの底部にのみ溝状の凹凸３がたとえば０．５μｍの
深さで形成される。この後、アッシングによりレジスト
パターンが除去される。
【００３４】絶縁膜１上に、バリアメタル４としてたと
えばＴａＮ膜がスパッタ法により２０ｎｍの厚みで形成
され、さらにメッキ膜のシード層としてたとえばＣｕ膜
がスパッタにより１５０ｎｍの厚みで形成される。
【００３５】硫酸銅浴のメッキ液中で電解メッキを行な
うことにより、配線用溝２ａ、２ｂを埋め込めるまでＣ
ｕ膜５が形成される。この電解メッキの電流はたとえば
５Ａである。この後、少なくとも絶縁膜１の上面が露出
するまでＣｕ膜５とバリアメタル４とがＣＭＰ法により
研磨除去されて、配線用溝２ａ、２ｂ内に配線層として
残存される。
【００３６】本願発明者らは、配線用溝２ａの底面に溝
状の凹凸３を形成した場合と形成しない場合とについて
メッキＣｕ膜の表面段差について調べた。
【００３７】上記の方法で形成した半導体装置におい
て、配線用溝の部分上および溝がない平坦部上に形成さ
れたメッキＣｕ膜の膜厚を測定した結果を表１に示す。
ただし、この膜厚はシード層としてのＣｕ膜の厚みも含
んだ値である。
【００３８】
【表１】
【００３９】配線用溝を埋め込むために必要なメッキ量
は、配線の底に凹凸（溝）がある場合で４００ｎｍ、配
線の底に凹凸（溝）がない場合で８００ｎｍであった。
ここでいうメッキ量は、平坦な基板上にメッキを行なっ
たときに形成されるＣｕ膜の厚みである。
【００４０】配線用溝の底に凹凸（溝）を形成しない場
合、Ｃｕ膜の表面の最も高い部分は０．５μｍ幅の配線
部であり、最も低い部分は５、１０、２０μｍ幅の配線
部であり、その段差は１．３μｍであった。これに対
し、配線の溝の底に凹凸（溝）を形成した場合、Ｃｕ膜
の表面の最も高い部分は０．５μｍ幅の配線部であり、
最も低い部分は５、１０、２０μｍ幅の配線部であり、
その段差は０．４μｍであった。
【００４１】以上のように、配線用溝の底に凹凸（溝）
を形成することにより、配線用溝をメッキＣｕ膜で埋め
込んだ時点での表面段差を１．３μｍから０．４μｍへ
と大幅に低減することができた。
【００４２】このように、配線用溝を埋め込むために必
要なメッキ量が異なるのは、配線用溝の底に溝状の凹凸
を形成することによりメッキ速度を向上させることがで
きたからである。メッキ速度が向上するのは、メッキ液
に添加された添加剤の効果に起因している。細い溝中で
はメッキの析出を抑制する添加剤が少ないのに対し、太
い溝や平坦部ではメッキの析出を促進させる添加物はほ
ぼ均一に存在する。このため、太い溝や平坦部ではメッ
キの析出が抑制されるのに対し、細い溝中ではメッキの
析出が促進される。
【００４３】本実施の形態においては、溝状の凹凸３を
配線の長手方向に沿って形成した例について説明した
が、配線の短手方向に沿って形成しても同様の効果が得
られる。
【００４４】（実施の形態２）図３は、本発明の実施の
形態２における半導体装置の構成を概略的に示す斜視図
である。図１と図３とを参照して、本実施の形態の構成
は、図２に示す実施の形態１の構成と比較して、凹凸３
の形状が異なる。本実施の形態では、凹凸３は配線用溝
２ａの底面に複数の孔を形成することにより構成されて
いる。この凹凸３を構成する孔の径Ｗ２はたとえば０．
４μｍであり、ピッチＰはたとえば１μｍであり、深さ
Ｄ２はたとえば０．５μｍである。
【００４５】なお、これ以外の構成については、上述し
た実施の形態１の構成とほぼ同じであるため、同一の部
材については同一の符号を付し、その説明を省略する。
【００４６】本実施の形態の製造方法も上述した実施の
形態１の製造方法とほぼ同じであるため、その説明は省
略する。ただし、実施の形態１では、溝状の凹凸３をパ
ターニングにより形成しているが、本実施の形態ではこ
の工程において複数の孔よりなる凹凸３がパターニング
により形成される。
【００４７】本願発明者らは、実施の形態１と同様にし
て本実施の形態においてもメッキＣｕ膜の表面段差につ
いて調べた。
【００４８】配線用溝の幅Ｗ１は０．５、５、１０、２
０μｍとし、深さＤ１は０．７μｍとした。このうち幅
５μｍ以上の配線用溝２ａの底に凹凸として径Ｗ２が
０．４μｍ、ピッチＰが１μｍ、深さＤ２が０．５μｍ
の複数の孔を形成した。この上にバリアメタルとしてＴ
ａＮ膜をスパッタ法により２０ｎｍの厚みで形成し、さ
らにメッキ膜のシード層としてＣｕ膜をスパッタ法によ
り１５０ｎｍの膜厚で形成した。次に、硫酸銅浴のメッ
キ液中で電解メッキを行ない、配線用溝を埋め込めるま
でＣｕ膜を形成した。このときの電流は５Ａとした。比
較のために、配線用溝の底に凹凸（孔）を形成していな
い場合についても同様に成膜した。
【００４９】このようにして作製された基板の配線用溝
の部分および溝がない平坦部に形成されたＣｕ膜の膜厚
を表２に示す。ただし、この膜厚はシード層のＣｕ膜の
膜厚も含んだ値である。
【００５０】
【表２】
【００５１】配線用溝を埋め込むために必要なメッキ量
は、配線の底に凹凸（孔）がある場合で４００ｎｍ、配
線の底に凹凸（孔）がない場合で８００ｎｍであった。
配線用溝の底に凹凸（孔）を形成していない場合、Ｃｕ
膜の表面の最も高い部分は０．５μｍ幅の配線部であ
り、最も低い部分は５、１０、２０μｍ幅の配線部であ
り、その段差は１．３μｍであった。これに対し、配線
の溝の底に凹凸（孔）を形成した場合、Ｃｕ膜の表面の
最も高い部分は０．５μｍ幅の配線部であり、最も低い
部分は５、１０、２０μｍ幅の配線部であり、その段差
は０．２５μｍであった。
【００５２】以上のように、配線用溝の底に凹凸（孔）
を形成することにより、配線用溝をメッキＣｕ膜で埋め
込んだ時点での表面段差を１．３μｍから０．２５μｍ
とへ大幅に低減することができる。
【００５３】このように、配線用溝を埋め込むために必
要なメッキ量が異なるのは、配線用溝の底に孔状の凹凸
を形成することによりメッキ速度を向上させることがで
きたからである。メッキ速度が向上するメカニズムは、
実施の形態１で述べたのと同じ原理によるものである。
また、溝状の凹凸に比べて孔状の凹凸の方が、メッキ速
度を向上させる効果が大きく、表面段差をより低減する
ことができる。
【００５４】（実施の形態３）本願発明者らは、メッキ
Ｃｕ膜厚と配線幅の関係について調べた。
【００５５】幅０．３４〜２０μｍの範囲の配線用溝を
形成し、その配線溝上にＣｕ膜をメッキにより形成した
結果を表３に示す。
【００５６】
【表３】
【００５７】このときの配線用溝の深さは０．７μｍで
あり、この上にバリアメタルとしてＴａＮ膜をスパッタ
法により２０ｎｍの厚みで形成し、メッキ膜のシード層
としてＣｕ膜をスパッタにより１５０ｎｍの厚みで形成
し、さらに電解メッキにより４００ｎｍの厚みのＣｕ膜
を形成した。このときの電流は５Ａまたは８Ａとした。
メッキ電流が５Ａの場合、配線幅が２μｍ以上、すなわ
ちアスペクト比（深さ／幅）が０．３５以下では、配線
用溝を埋め込むことができなかった。またメッキ電流が
８Ａの場合、配線幅１μｍ以上、すなわちアスペクト比
（深さ／幅）が０．７以下では、配線用溝を埋め込むこ
とはできなかった。
【００５８】このようにアスペクト比が０．３５以下も
しくは０．７以下の配線用溝をメッキＣｕ膜で埋め込む
ためには、さらに厚くＣｕ膜を成膜する必要があり、そ
の結果、Ｃｕ膜表面の段差はさらに大きくなる。これに
対し、これらの配線用溝の底に凹凸を形成すると、実施
の形態１および２で示した効果により、Ｃｕ膜表面の段
差を小さくすることができる。すなわち、アスペクト比
０．３５以下もしくは０．７以下の配線用溝の底に凹凸
を形成することにより、より薄いメッキＣｕ膜の厚みで
溝を埋め込むことができ、Ｃｕ膜の表面の段差を小さく
することができる。
【００５９】（実施の形態４）本願発明者らは、溝状の
凹凸を形成した場合のメッキＣｕ膜厚と凹凸用の溝幅と
の関係を調べた。
【００６０】幅が０．２６〜２μｍの範囲の溝状の凹凸
を形成し、その凹凸上にＣｕ膜をメッキにより形成した
結果を表４に示す。
【００６１】
【表４】
【００６２】このときの溝の深さは０．５μｍであり、
ピッチは溝幅の４倍であった。この上にバリアメタルと
してＴａＮ膜をスパッタ法により２０ｎｍの厚みで形成
し、メッキ膜のシード層としてＣｕ膜をスパッタ法によ
り１５０ｎｍの厚みで形成し、さらに電解メッキにより
４００ｎｍの厚みのＣｕ膜を形成した。このときの電流
は５Ａまたは８Ａである。メッキ電流が５Ａの場合、溝
幅が１．４μｍ以上、すなわちアスペクト比（深さ／
幅）が０．３５以下では成膜速度を向上させる効果は見
られなかった。また、メッキ電流が８Ａの場合、溝幅が
０．７μｍ以上、すなわちアスペクト比（深さ／幅）が
０．７以下では成膜速度を向上させる効果は見られなか
った。
【００６３】以上のように、成膜速度を向上させるため
には、配線用溝の底部に形成する溝状の凹凸のアスペク
ト比は０．３５より大きいか、または０．７より大きく
なければならない。また、アスペクト比が大きいほど成
膜速度を向上させることができるため、配線用溝の底部
に形成する溝状の凹凸のアスペクト比は大きい方が望ま
しい。
【００６４】（実施の形態５）本願発明者らは、孔状の
凹凸を形成した場合のメッキＣｕ膜厚と凹凸用の孔径と
の関係を調べた。
【００６５】径が０．２６〜２μｍの範囲の孔状の凹凸
を形成し、その凹凸上にＣｕをメッキにより形成した結
果を表５に示す。
【００６６】
【表５】
【００６７】このときの孔の深さは０．５μｍであり、
ピッチは孔径の４倍であった。この上にバリアメタルと
してＴａＮ膜をスパッタ法により２０ｎｍの厚みで形成
し、メッキ膜のシード層としてＣｕ膜をスパッタ法によ
り１５０ｎｍの厚みで形成し、さらに電解メッキにより
４００ｎｍの厚みのＣｕ膜を形成した。このときの電流
は、５Ａまたは８Ａとした。メッキ電流が５Ａの場合、
孔径が１．４μｍ以上、すなわちアスペクト比（深さ／
径）が０．３５以下では成膜速度を向上させる効果は見
られなかった。また、メッキ電流が８Ａの場合、孔径が
０．７μｍ以上、すなわちアスペクト比（深さ／径）が
０．７以下では成膜速度を向上させる効果は見られなか
った。
【００６８】以上のように、成膜速度を向上させるため
には、配線用溝の底部に形成する孔状の凹凸のアスペク
ト比は０．３５より大きいか、もしくは０．７より大き
くなければならない。また、アスペクト比が大きいほど
成膜速度を向上させることができるため、溝の底部に形
成する孔状の凹凸のアスペクト比は大きい方が望まし
い。
【００６９】また、溝状の凹凸に比べて孔状の凹凸の方
が、メッキ速度を向上させる効果が大きいというメリッ
トがある。
【００７０】（実施の形態６）図４および図５は、本発
明の実施の形態６における半導体装置の構成を概略的に
示す断面図および斜視図である。図４および図５を参照
して、本実施の形態の構成は、実施の形態１の構成と比
較して、配線用溝２ａの底面に形成した凹凸３の形状に
おいて異なる。本実施の形態においては、凹凸３は断面
がテーパ状となる複数の溝から構成されており、この凹
凸用の溝の両側壁は断面において交差している。
【００７１】配線用に形成した溝の幅Ｗ１はたとえば
０．５、５、１０、２０μｍであり、深さＤ１は０．７
μｍである。このうち幅Ｗ１が５μｍ以上の配線用溝２
ａの底に凹凸３として、断面が三角形状の複数の溝が形
成されている。この凹凸用の溝の幅Ｗ２はたとえば０．
３５μｍであり、深さＤ２はたとえば０．３μｍであ
り、テーパ角はたとえば６０度であり、ピッチＰはたと
えば１μｍである。
【００７２】なお、これ以外の構成については、上述し
た実施の形態１の構成とほぼ同じであるため、同一の部
材については同一の符号を付しその説明は省略する。
【００７３】この断面がテーパ状の溝よりなる凹凸３
は、以下のようにエッチング条件を調整することにより
形成される。
【００７４】プラズマ中ではエッチングガスは分解さ
れ、絶縁膜のエッチングと生成物のデポジションとの競
合反応が起こる。エッチング種は基板に垂直方向に加速
されて入射するため、溝の底面ではエッチングが主とな
り、エッチングが進行する。しかし側面では生成物のデ
ポジションが優勢となる。このような生成物は側面をエ
ッチング種より保護する役割を果たす。エッチング条件
を生成物が生じやすい条件にすると、溝のエッチングが
進行するにつれて生成物のデポジションが増えるため、
側面がテーパ状になる。エッチングガスあるいは添加ガ
スにＣが含まれる割合が高いと生成物がデポジションす
る割合が高くなる。たとえば、エッチングガスとしては
ＣＨＦ3よりもＣ4Ｆ8などＣを多く含むガスでテーパ形
状が得られやすい。また、ＣＯのようにＣを含むガスを
添加ガスとして加えることも有効である。
【００７５】なお、これ以外の製造方法については、上
述した実施の形態１の製造方法とほぼ同じであるためそ
の説明を省略する。
【００７６】本願発明者らは、配線用溝の底にテーパ状
の溝からなる凹凸を付けた効果について調べた。
【００７７】まず上記の方法で配線用溝の底に凹凸３と
して幅Ｗ２が０．３５μｍ、深さＤ２が０．３μｍ、テ
ーパ角６０度の複数の断面が三角形状の溝をピッチＰが
１μｍとなるように形成した。この上にバリアメタルと
してＴａＮ膜をスパッタ法により２０ｎｍの厚みで形成
し、さらにメッキ膜のシード層としてＣｕ膜をスパッタ
により１５０ｎｍの厚みで形成した。次に、硫酸銅浴の
メッキ液中で電解メッキを行ない、配線用溝を埋め込め
るまでＣｕ膜を形成した。このときの電流は５Ａとし
た。比較のために、配線用溝の底に凹凸（溝）を形成し
ていない場合についても同様に成膜した。
【００７８】このようにして作製した基板の配線用溝の
部分および配線の溝がない平坦部に形成されたＣｕの膜
厚を表６に示す。ただし、この膜厚はシード層のＣｕも
含んだ値である。
【００７９】
【表６】
【００８０】溝を埋め込むために必要なメッキ量は配線
用溝の底に凹凸（溝）がある場合で４００ｎｍ、配線用
溝の底に凹凸（溝）がない場合で８００ｎｍであった。
配線用溝の底に凹凸（溝）を形成していない場合、Ｃｕ
膜の表面の最も高い部分は０．５μｍ幅の配線部であ
り、最も低い部分は５、１０、２０μｍ幅の配線部であ
り、その段差は１．３μｍであった。これに対し、配線
の底に凹凸（溝）を形成した場合、Ｃｕ膜の表面の最も
高い部分は０．５μｍ幅の配線部であり、最も低い部分
は５、１０、２０μｍの幅の配線部であり、その段差は
０．２５μｍであった。
【００８１】以上のように、配線の底に凹凸（溝）を形
成することにより、溝をメッキＣｕ膜で埋め込んだ時点
での表面段差を１．３μｍから０．２５μｍへと大幅に
低減することができる。
【００８２】このように、溝を埋め込むために必要なメ
ッキ量が異なるのは、溝の底に溝状の凹凸を形成するこ
とによりメッキ速度を向上させることができたからであ
り、メッキ速度が向上するメカニズムは実施の形態１で
述べたのと同じ原理によるものである。
【００８３】また、凹凸用の溝の形状をテーパ状にする
ことにより、通常の凹凸用の溝の場合に比べてメッキの
析出速度をより向上できるとともに、溝の深さを浅くす
ることができるというメリットがある。
【００８４】（実施の形態７）図６は、本発明の実施の
形態７における半導体装置の構成を概略的に示す斜視図
である。
【００８５】図４および図６を参照して、本実施の形態
の構成は、実施の形態６の構成と比較して、配線用溝２
ａの底面に形成した凹凸３の形状において異なる。本実
施の形態においては、凹凸３は断面がテーパ状となる複
数の孔から構成されており、この凹凸用の孔の両側壁は
断面において交差している。
【００８６】配線用に形成した溝の幅Ｗ１は０．５、
５、１０、２０μｍであり、深さはＤ１は０．７μｍで
ある。このうち幅Ｗ１が５μｍ以上の配線用溝２ａの底
に凹凸３として複数の円錐状の孔が形成されている。こ
の凹凸用の孔の開口径Ｗ２はたとえば０．３５μｍであ
り、深さＤ２はたとえば０．３μｍであり、テーパ角は
たとえば６０度であり、孔のピッチＰはたとえば１μｍ
である。
【００８７】なお、これ以外の構成については、上述し
た実施の形態６の構成とほぼ同じであるため、同一の部
材については同一の符号を付し、その説明を省略する。
【００８８】本実施の形態の製造方法は、上述した実施
の形態６の製造方法とほぼ同じであるためその説明を省
略する。ただし、テーパ状の孔の形成方法は、実施の形
態６におけるテーパ状の溝の形成方法とほぼ同じであ
る。
【００８９】本願発明者らは、配線用溝の底にテーパ状
の孔からなる凹凸を付けた効果について調べた。
【００９０】まず上述の方法で配線用溝の底に凹凸３と
して開口径Ｗ２が０．３５μｍ、深さＤ２が０．３μ
ｍ、テーパ角が６０度の複数の円錐状の孔をピッチＰが
１μｍとなるように形成した。この上にバリアメタルと
してＴａＮ膜をスパッタ法により２０ｎｍの厚みで形成
し、さらにメッキ膜のシード層としてＣｕ膜をスパッタ
法により１５０ｎｍの厚みで形成した。次に、硫酸銅浴
のメッキ液中で電解メッキを行ない、配線用溝を埋め込
めるまでＣｕ膜を形成した。このときの電流は５Ａとし
た。比較のために、配線用溝の底に凹凸（孔）を形成し
ていない場合についても同様に成膜した。
【００９１】このようにして作製した基板の配線用溝の
部分および配線の溝がない平坦部に形成されたＣｕの膜
厚を表７に示す。ただし、この膜厚はシード層のＣｕも
含んだ値である。
【００９２】
【表７】
【００９３】溝を埋め込むために必要なメッキ量は配線
用溝の底に凹凸（孔）がある場合で４００ｎｍ、配線用
溝の底に凹凸（孔）がない場合で８００ｎｍであった。
配線用溝の底に凹凸（孔）を形成していない場合、Ｃｕ
膜の表面の最も高い部分は０．５μｍ幅の配線部であ
り、最も低い部分は５、１０、２０μｍ幅の配線部であ
り、その段差は１．３μｍであった。これに対し、配線
の底に凹凸（孔）を形成した場合、Ｃｕ膜の表面の最も
高い部分は０．５μｍ幅の配線部であり、最も低い部分
は５、１０、２０μｍの幅の配線部であり、その段差は
０．２μｍであった。
【００９４】以上のように、配線の底に凹凸（孔）を形
成することにより、溝をメッキＣｕ膜で埋め込んだ時点
での表面段差を１．３μｍから０．２μｍへと大幅に低
減することができる。
【００９５】このように、溝を埋め込むために必要なメ
ッキ量が異なるのは、溝の底に孔状の凹凸を形成するこ
とによりメッキ速度を向上させることができたからであ
り、メッキ速度が向上するメカニズムは実施の形態１で
述べたのと同じ原理によるものである。
【００９６】また、凹凸用の孔の形状を円錐状にするこ
とにより、柱状の凹凸用の孔の場合に比べてメッキの析
出速度をより向上できるとともに、孔の深さを浅くする
ことができるというメリットがある。
【００９７】（実施の形態８）本願発明者らは、メッキ
Ｃｕ膜厚とテーパ状の溝からなる凹凸のテーパ角との関
係について調べた。
【００９８】図５に示すようにテーパ角が２０〜６０度
の範囲の断面が三角形の溝からなる凹凸３を形成し、そ
の凹凸３上にメッキによりＣｕ膜を形成した結果を表８
に示す。
【００９９】
【表８】
【０１００】図５を参照して、このときの溝２ａの深さ
Ｄ１は０．５μｍであり、この上にバリアメタルとして
ＴａＮ膜をスパッタ法により２０ｎｍの厚みで形成し、
メッキ膜のシード層としてＣｕ膜をスパッタ法により１
５０ｎｍの厚みで形成し、さらに電解メッキにより４０
０ｎｍの厚みでＣｕ膜を形成した。このときの電流は５
Ａとした。
【０１０１】テーパ角が２０度以下の溝では、メッキ速
度を向上させる効果は見られない。以上より、テーパ角
は２０度より大きい必要がある。また、テーパ角が大き
いほどメッキ速度を向上させる効果が大きく、特に４５
度以上ではその効果が顕著であることから、テーパ角は
大きい方が望ましく、特に４５度以上が望ましい。
【０１０２】（実施の形態９）本願発明者らは、メッキ
Ｃｕ膜厚と円錐状の孔からなる凹凸のテーパ角との関係
について調べた。
【０１０３】図６に示すようにテーパ角が２０〜６０度
の範囲の円錐状の孔からなる凹凸を形成し、その凹凸上
にメッキによりＣｕ膜を形成した結果を表９に示す。
【０１０４】
【表９】
【０１０５】図６を参照して、このときの孔の深さＤ１
は０．５μｍであり、この上にバリアメタルとしてＴａ
Ｎ膜をスパッタ法により２０ｎｍの厚みで形成し、メッ
キ膜のシード層としてＣｕ膜をスパッタ法により１５０
ｎｍの厚みで形成し、さらに電解メッキにより４００ｎ
ｍの厚みでＣｕ膜を形成した。このときの電流は５Ａと
した。
【０１０６】テーパ角が２０度以下の孔では、メッキ速
度を向上させる効果は見られない。以上より、テーパ角
は２０度より大きい必要がある。また、テーパ角が大き
いほどメッキ速度を向上させる効果が大きく、特に４５
度以上ではその効果が顕著であることから、テーパ角は
大きい方が望ましく、特に４５度以上が望ましい。
【０１０７】（実施の形態１０）実施の形態６では、テ
ーパ状の溝からなる凹凸を形成するために、側面がテー
パ状となるエッチングを用いた例について説明したが、
エッチングの際に発生するサブトレンチを利用すること
もできる。
【０１０８】図７および図８は、本発明の実施の形態１
０における半導体装置の構成を概略的に示す断面図およ
び斜視図である。図７および図８を参照して、本実施の
形態の構成は、実施の形態６の構成と比較して、凹凸３
の形状において異なる。本実施の形態においては、凹凸
３は溝状の凹部の両側面にサブトレンチ３ａが形成され
た構成を有している。これにより、凹凸３の凹部底面の
中心部が盛り上がった形状を有している。
【０１０９】なお、これ以外の構成については、上述し
た実施の形態６の構成とほぼ同じであるため、同一の部
材については同一の符号を付し、その説明を省略する。
【０１１０】このサブトレンチ３ａが発生するメカニズ
ムには以下のように色々な説がある。
【０１１１】（１） エッチング反応を引起すイオン
が、基板電位により基板に垂直な方向に向けられて基板
に入射する。ただし、若干傾いて入射するイオンも、あ
る分布を持って存在する。このようなイオンが凹部の側
壁に当ると、そこで反射して基板に到達する。イオンの
軌道は若干垂直方向に傾いているだけであるため、この
ような反射イオンによるエッチングの寄与は、底面の側
壁付近で大きくなる。その結果、側壁付近のエッチング
レートが高くなり、サブトレンチ３ａが生じる。
【０１１２】（２） レジストが電子によりチャージア
ップすると、その電界により基板に垂直に入射したイオ
ンの軌道がレジスト側に曲げられる。ただし、イオンの
質量は大きいため、このときの軌道の曲がりはわずかで
ある。その結果、側壁付近のエッチングレートが高くな
り、サブトレンチ３ａが生じる。
【０１１３】（３） エッチングの過程では、エッチン
グとデポジションとが競合して起こる。側壁部はイオン
の入射が少なく、デポジション反応が優勢なため、デポ
ジションが生じ、側壁を保護する役割を果たす。一方、
底部ではイオンの入射が多いため、エッチングが進行す
る。このようなデポジション反応は側壁付近の底部では
少なく、またデポジション膜も弱いため、特にこの部分
でエッチングレートが高くなり、サブトレンチ３ａが生
じる。
【０１１４】以上のように、大きなサブトレンチ３ａを
得るための典型的な条件は、ガスを標準状態（１０5Ｐ
ａ、２５℃）において、ＣＨＦ3／Ａｒ／Ｏ2＝２０／２
００／１０ｃｍ3／分とし、圧力を２．７Ｐａ、パワー
が１０００Ｗであり、パワーを上げ、圧力を下げるとサ
ブトレンチ３ａは生じやすくなる。
【０１１５】このようにして発生するサブトレンチ３ａ
を利用することにより、図７および図８に示すようなテ
ーパ状の溝からなる凹凸３を得ることができ、実施の形
態６と同様の効果が得られる。
【０１１６】また、サブトレンチ３ａは１つの凹凸用の
溝に対して２つ形成されるため、凹凸３のピッチを小さ
くでき、後で述べるようにメッキ速度を向上させる効果
を大きくできるという利点がある。
【０１１７】図９は、サブトレンチを複数の孔からなる
凹凸３に利用した例を示す斜視図である。この場合、凹
凸用の孔の底部の端には円周状にサブトレンチ３ａを形
成でき、実施の形態７と同様の効果が得られる。サブト
レンチ３ａは１つの孔に対して円周状に形成されるため
に、テーパが形成された部分の密度を上げることがで
き、後で述べるようにメッキ速度を向上させる効果を大
きくできるという利点がある。
【０１１８】（実施の形態１１）本願発明者らは、図４
および図５に示す複数のテーパ状の溝からなる凹凸３に
おける溝のピッチＰとメッキＣｕ膜厚との関係について
調べた。
【０１１９】溝幅Ｗ２が０．４μｍ、深さＤ２が０．５
μｍの溝からなる凹凸３を溝のピッチＰを０．６〜４μ
ｍの範囲で形成し、その凹凸３上にメッキによりＣｕ膜
を形成した結果を表１０に示す。
【０１２０】
【表１０】
【０１２１】この凹凸３が形成された上にバリアメタル
としてＴａＮ膜をスパッタ法により２０ｎｍの厚みで形
成し、メッキ膜のシード層としてＣｕ膜をスパッタ法に
より１５０ｎｍの厚みで形成し、さらに電解メッキによ
り４００ｎｍの厚みのＣｕ膜を形成した。このときの電
流は５Ａとした。
【０１２２】凹凸用の溝のピッチＰが大きくなるにつれ
て、凹凸３がメッキ速度を向上させる効果は小さくなっ
ている。ピッチＰが１．６μｍ以下、すなわちピッチＰ
が溝幅Ｗ２の４倍以下では、電解メッキにより０．４μ
ｍのＣｕ膜を形成して深さＤ２が０．５μｍの溝を埋め
込んだ後、さらに０．７μｍ近くの膜を形成することが
できる。
【０１２３】しかし、ピッチＰが１．６μｍより大き
い、すなわちピッチＰが溝幅Ｗ２の４倍より大きい場合
には、メッキ速度を向上させる効果が極めて小さく、電
解メッキにより０．４μｍのＣｕ膜を形成すると、０．
５μｍの凹凸用の溝を埋め込むことができる程度であ
る。
【０１２４】以上より、ピッチＰが溝幅Ｗ２の４倍以下
である必要がある。ピッチＰが小さいほどメッキ速度を
向上させる効果が大きく、ピッチＰは小さい方が望まし
い。
【０１２５】図１０および図１１に示すように、実施の
形態８で述べたテーパ状の溝からなる凹凸３を設けた場
合、凹凸用の溝のピッチＰを溝の幅Ｄ２とすることがで
きるため、ピッチＰを溝幅Ｗ２に対して最小にすること
ができ、メッキ速度の向上に対して極めて効果的であ
る。
【０１２６】また本願発明者らは、図６に示す複数のテ
ーパ状の孔からなる凹凸３における孔のピッチＰとメッ
キＣｕ膜厚との関係について調べた。
【０１２７】孔径Ｗ２が０．４μｍ、深さＤ２が０．５
μｍの孔からなる凹凸３を孔のピッチＰが０．６〜４μ
ｍの範囲で形成し、その凹凸３上にメッキによりＣｕ膜
を形成した結果を表１１に示す。
【０１２８】
【表１１】
【０１２９】この凹凸３が形成された上にバリアメタル
としてＴａＮ膜をスパッタ法により２０ｎｍの厚みで形
成し、メッキ膜のシード層としてＣｕ膜をスパッタ法に
より１５０ｎｍの厚みで形成し、さらに電解メッキによ
り４００ｎｍの厚みのＣｕ膜を形成した。このときの電
流は５Ａとした。
【０１３０】凹凸用の孔のピッチＰが大きくなるにつれ
て、凹凸３がメッキ速度を向上させる効果は小さくなっ
ている。ピッチＰが１．６μｍ以下、すなわちピッチＰ
が孔径Ｗ２の４倍以下では、電解メッキにより０．４μ
ｍのＣｕ膜を形成して深さＤ２が０．５μｍの孔を埋め
込んだ後、さらに０．７μｍ近くの膜を形成することが
できる。
【０１３１】しかし、ピッチＰが１．６μｍより大き
い、すなわちピッチＰが孔径Ｗ２の４倍より大きい場合
には、メッキ速度を向上させる効果が極めて小さく、電
解メッキにより０．４μｍのＣｕ膜を形成すると、０．
５μｍの凹凸用の孔を埋め込むことができる程度であ
る。
【０１３２】以上より、ピッチＰが孔径Ｗ２の４倍以下
である必要がある。ピッチＰが小さいほどメッキ速度を
向上させる効果が大きく、ピッチＰは小さい方が望まし
い。
【０１３３】図１２に示すように、実施の形態９で述べ
たテーパ状の孔からなる凹凸３を設けた場合、凹凸用の
孔のピッチＰを孔径Ｄ２とすることができるため、ピッ
チＰを孔径Ｄ２に対して最小にすることができ、メッキ
速度の向上に対して極めて効果的である。
【０１３４】（実施の形態１２）本実施の形態において
は、図１に示す半導体装置の製造方法について説明す
る。
【０１３５】図１３〜図１６は、本発明の実施の形態１
２における半導体装置の製造方法を工程順に示す概略断
面図である。まず図１３を参照して、半導体基板もしく
は下層絶縁膜６上に絶縁膜１が形成される。その絶縁膜
１上に、配線用のパターンが形成されたレジストパター
ン１１ａが写真製版技術により形成される。そのレジス
トパターン１１ａをマスクとして絶縁膜１に反応性イオ
ンエッチングが施され、それにより絶縁膜１にたとえば
０．７μｍの深さの配線用の配線用溝２ａ、２ｂが形成
される。この後、たとえばアッシングによりレジストパ
ターン１１ａが除去される。
【０１３６】図１４を参照して、絶縁膜１上に、溝状の
凹凸用パターンとしてたとえば幅が０．４μｍ、スペー
スが０．６μｍの溝パターンが形成されたレジストパタ
ーン１１ｂが写真製版技術により形成される。このレジ
スタパターン１１ｂをマスクとして絶縁膜１に反応性イ
オンエッチングが施される。これにより、幅が５μｍ以
上の配線用溝２ａの底部にのみ、たとえば０．５μｍの
深さを有する複数の溝からなる凹凸３が形成される。こ
の後、レジストパターン１１ｂが、たとえばアッシング
により除去される。
【０１３７】図１５を参照して、絶縁膜１上に、バリア
メタル４としてたとえばＴａＮ膜がスパッタ法により２
０ｎｍの厚みで形成され、さらにメッキ膜のシード層５
ａとしてたとえばＣｕ膜がスパッタ法により１５０ｎｍ
の厚みで形成される。
【０１３８】図１６を参照して、硫酸銅浴のメッキ液中
で電解メッキが行なわれ、配線用溝２ａ、２ｂを埋め込
むまでＣｕ膜５が形成される。この電解メッキにおける
電流はたとえば５Ａである。この後、ＣＭＰ法により、
Ｃｕ膜５とバリアメタル４とが、少なくとも絶縁膜１の
上面が露出するまで研磨除去される。これにより、図１
に示すように配線用溝２ａ、２ｂ内にのみＣｕ膜５およ
びバリアメタル４が残存されて配線となる。
【０１３９】本実施の形態においては、実施の形態１で
述べたように広い配線用溝２ａの底部にのみ溝状の凹凸
３を形成することによりメッキ速度を向上させることが
でき、メッキ後のＣｕ膜５表面の凹凸を小さくすること
ができる。その結果、ＣＭＰ法を行なう際のオーバポリ
シュを小さくすることができ、広い配線上面の凹状のへ
こみを小さくでき、広い配線においても低抵抗で抵抗の
ばらつきが小さいという効果が得られる。
【０１４０】本願発明者らは、本実施の形態の方法で製
造した図１の構成を有する半導体装置において、配線の
シート抵抗と配線抵抗の分散（１σ）とについて調べ
た。その結果を表１２に示す。なお、比較のため、配線
の底部に凹凸３を設けなかった場合についても表１２に
併せて示す。
【０１４１】
【表１２】
【０１４２】表１２の結果より、配線の底部に凹凸３を
設けることにより、低抵抗で抵抗のばらつきが小さい配
線が得られることがわかる。
【０１４３】なお、本実施の形態では、溝の底部の凹凸
３として、複数の溝からなる凹凸３を形成した例につい
て説明したが、実施の形態２のように複数の孔からなる
凹凸３が形成されてもよく、実施の形態６、７、１０の
ように複数のテーパ状の溝もしくは孔からなる凹凸３が
形成されてもよく、これらの場合でも本実施の形態と同
様の効果が得られる。
【０１４４】また、絶縁膜１を上下２層に分割し、その
２層の間にエッチングストッパ層が設けられてもよい。
【０１４５】（実施の形態１３）図１７〜図２１は、本
発明の実施の形態１３における半導体装置の製造方法を
工程順に示す概略断面図である。まず図１７を参照し
て、半導体基板もしくは下層絶縁膜６上に絶縁膜１が形
成される。この絶縁膜１には、配線用溝２ｂが形成さ
れ、その配線用溝２ｂ内を埋め込むようにバリアメタル
４と導電層５とからなる下層配線が形成される。
【０１４６】この下層配線４、５上にエッチングストッ
パ層７として、たとえば１００ｎｍの厚みでＳｉＮ膜
（シリコン窒化膜）がプラズマＣＶＤ（Chemical Vapor
Deposition）法により形成される。このエッチングス
トッパ層７上に、絶縁膜１として、たとえば１．３μｍ
の厚みでＳｉＯ2膜（シリコン酸化膜）がプラズマＣＶ
Ｄ法により形成される。これらのエッチングストッパ層
７と絶縁膜１とは配線間および層間の絶縁膜に相当す
る。
【０１４７】絶縁膜１上に、接続孔のパターンが形成さ
れたレジストパターン１１ｃが写真製版技術により形成
される。この写真製版の際、レジストパターン１１ｃに
は接続孔のパターンと同時に、溝パターンも配線の長手
方向に沿って転写される。この溝パターンは幅５μｍ以
上の配線用溝の底部に形成される溝状の凹凸のパターン
であり、幅が０．４μｍ、スペースが０．６μｍであ
る。このレジストパターン１１ｃをマスクとしてエッチ
ングストッパ層７の一部表面が露出するまで絶縁膜１に
反応性イオンエッチングが施される。これにより、絶縁
膜１に接続用孔２ｃと同時に凹凸となる溝３が予め形成
される。この後、レジストパターン１１ｃがたとえばア
ッシングにより除去される。
【０１４８】図１８を参照して、絶縁膜１上にＳＯＧ
（Spin On Glass）１１ｈが塗布され、接続用孔２ｃお
よび凹凸用の溝３を埋め込む。さらに、絶縁膜１上に配
線用のパターンが形成されたレジストパターン１１ｄが
写真製版技術により形成される。このレジスタパターン
１１ｄをマスクとして絶縁膜１に反応性イオンエッチン
グが施される。
【０１４９】図１９を参照して、上記のエッチングによ
り、絶縁膜１にたとえば０．７μｍの深さの配線用溝２
ａ、２ｂが形成される。この後、アッシングによってレ
ジストパターン１１ｄが除去され、希フッ酸によってＳ
ＯＧ１１ｈが除去される。
【０１５０】図２０を参照して、接続用孔２ｃと凹凸用
の溝３から露出したエッチングストッパ層７を除去する
ために、ＳｉＮ膜の全面エッチングが行なわれる。これ
により、下層配線４、５との接続孔２ｃと、複数の溝か
らなる凹凸３とを形成することができる。
【０１５１】図２１を参照して、絶縁膜１上に、バリア
メタル４としてたとえばＴａＮ膜がスパッタ法により２
０ｎｍの厚みで形成され、さらにメッキ膜のシード層と
してたとえばＣｕ膜がスパッタ法により１５０ｎｍの厚
みで形成される。この後、硫酸銅浴のメッキ液中で電解
メッキを行なうことにより、配線用溝２ａ、２ｂを埋め
込むまでＣｕ膜５が形成される。この電解メッキにおけ
る電流はたとえば５Ａである。さらに、絶縁膜１の上面
が少なくとも露出するまでＣｕ膜５およびバリアメタル
４がＣＭＰ法により研磨除去されることにより、配線用
溝２ａ、２ｂ内を埋め込む配線が形成される。
【０１５２】以上のようにして形成された配線は実施の
形態１２と同様に、広い配線においても低抵抗で抵抗の
ばらつきが小さいという効果が得られる。また、幅が５
μｍ以上の配線用溝２ａの底部にある凹凸３を接続孔２
ｃと同時に形成することができるため、実施の形態１２
に比べて写真製版、エッチング、アッシングの工程を減
らすことができる利点がある。
【０１５３】なお、本実施の形態では、溝２ａの底部の
凹凸３として、複数の溝からなる凹凸３を形成した例に
ついて述べたが、実施の形態２のように複数の孔からな
る凹凸３が形成されてもよく、実施の形態６、７、１０
のように複数のテーパ状の溝もしくは孔からなる凹凸が
形成されてもよく、これらの場合でも本実施の形態と同
様の効果が得られる。
【０１５４】また、接続孔２ｃおよび凹凸３用の溝を埋
め込む材料として本実施の形態では、ＳＯＧが用いられ
たが、ＳＯＧ以外に有機ＳＯＧやレジストなどの有機物
などが用いられてもよい。
【０１５５】また、エッチングストッパ層７は下層配線
４、５上にのみ設けたが、溝のエッチングに対するエッ
チングストッパ層として絶縁膜１を上下２層に分けてそ
の２層の間に設けられてもよい。
【０１５６】（実施の形態１４）図２２〜図２６は、本
発明の実施の形態１４における半導体装置の製造方法を
工程順に示す概略断面図である。まず図２２を参照し
て、半導体基板もしくは下層絶縁膜６上に絶縁膜１が形
成される。この絶縁膜１には配線用溝２ｂが形成され、
この配線用溝２ｂ内を埋め込むようにバリアメタル４と
導電層５とからなる下層配線が形成される。
【０１５７】この下層配線４、５上にエッチングストッ
パ層７として、たとえば１００ｎｍの厚みでＳｉＮ膜が
プラズマＣＶＤ法により形成される。このエッチングス
トッパ層７上に、絶縁膜１として、たとえば１．３μｍ
の厚みでＳｉＯ2膜がプラズマＣＶＤ法により形成され
る。これらのエッチングストッパ層７と絶縁膜１とは配
線間および層間の絶縁膜に相当する。
【０１５８】絶縁膜１上に、接続孔のパターンが形成さ
れたレジストパターン１１ｃが写真製版技術により形成
される。この写真製版の際、レジストパターン１１ｃに
は、接続孔のパターンと同時に、溝パターンも配線の長
手方向に沿って転写される。この溝パターンは、幅５μ
ｍ以上の配線用溝の底部に形成される溝状の凹凸パター
ンであって、幅が０．４μｍ、スペースが０．６μｍで
ある。このレジストパターン１１ｃをマスクとして絶縁
膜１の膜厚の途中まで絶縁膜１に反応性イオンエッチン
グが施される。これにより、接続用孔２ｃと凹凸用の溝
３とが形成される。この後、レジストパターン１１ｃが
たとえばアッシングにより除去される。
【０１５９】図２３を参照して、絶縁膜１上に、配線用
のパターンが形成されたレジストパターン１１ｄがが写
真製版技術により形成される。このレジスタパターン１
１ｄをマスクとして絶縁膜１に反応性イオンエッチング
が施される。
【０１６０】図２４を参照して、上記のエッチングによ
り、絶縁膜１にたとえば０．７μｍの深さの配線用溝２
ａ、２ｂが形成される。このとき、予め形成しておいた
接続用孔２ｃおよび凹凸用の溝３の部分もエッチングス
トッパ層７の表面が露出するまでエッチングされる。こ
の後、レジストパターン１１ｄがたとえばアッシングに
より除去される。
【０１６１】図２５を参照して、接続用孔２ｃと凹凸用
の溝３から露出したエッチングストッパ層７を除去する
ために、ＳｉＮ膜の全面エッチングが行なわれる。これ
により、下層配線４、５との接続孔２ｃ、複数の溝から
なる凹凸３を形成することができる。
【０１６２】図２６を参照して、絶縁膜１上にバリアメ
タル４としてたとえばＴａＮ膜がスパッタ法により２０
ｎｍの厚みで形成され、さらにメッキ膜のシード層とし
てたとえばＣｕ膜がスパッタ法により１５０ｎｍの厚み
で形成される。この後、硫酸銅浴のメッキ液中で電解メ
ッキを行なうことにより、配線用溝２ａ、２ｂを埋め込
むまでＣｕ膜５が形成される。この電解メッキにおける
電流はたとえば５Ａである。さらに、絶縁膜１の上面が
少なくとも露出するまでＣｕ膜５およびバリアメタル４
がＣＭＰ法により研磨除去されることにより、配線用溝
２ａ、２ｂ内を埋め込む配線が形成される。
【０１６３】以上のようにして形成された配線は実施の
形態１２と同様に、広い配線においても低抵抗で抵抗の
ばらつきが小さいという効果が得られる。また、幅が５
μｍ以上の溝２ａの底部にある凹凸３を接続孔２ｃと同
時に形成することができるため、実施の形態１２に比べ
て写真製版、エッチング、アッシングの工程を減らすこ
とができる利点がある。
【０１６４】なお、本実施の形態では、溝２ａの底部の
凹凸３として、複数の溝からなる凹凸３を形成した例に
ついて述べたが、実施の形態２のように複数の孔からな
る凹凸３が形成されてもよく、実施の形態６、７、１０
のように複数のテーパ状の溝もしくは孔からなる凹凸３
が形成されてもよく、これらの場合でも本実施の形態と
同様の効果が得られる。
【０１６５】また、エッチングストッパ層７は下層配線
４、５上にのみ設けたが、溝のエッチングに対するエッ
チングストッパ層として、絶縁膜１を上下２層に分けて
その２層の間に設けられてもよい。
【０１６６】（実施の形態１５）図２７〜図３１は、本
発明の実施の形態１５における半導体装置の製造方法を
工程順に示す概略断面図である。まず図２７を参照し
て、半導体基板もしくは下層絶縁膜６上に絶縁膜１が形
成される。この絶縁膜１には配線用溝２ｂが形成され、
この配線用溝２ｂ内を埋め込むようにバリアメタル４と
導電層５とからなる下層配線が形成される。
【０１６７】この下層配線４、５上にエッチングストッ
パ層７としてたとえば１００ｎｍの厚みでＳｉＮ膜がプ
ラズマＣＶＤ法により形成される。このエッチングスト
ッパ層７上に、絶縁膜１としてたとえば１．３μｍの厚
みでＳｉＯ2膜がプラズマＣＶＤ法により形成される。
これらのエッチングストッパ層７と絶縁膜１とは、配線
間および層間の絶縁膜に相当する。
【０１６８】絶縁膜１上に、配線用のパターンが形成さ
れたレジストパターン１１ｄが写真製版技術により形成
される。このレジストパターン１１ｄをマスクとして絶
縁膜１にたとえば０．７μｍの深さで反応性イオンエッ
チングが施されて、配線用の配線用溝２ａ、２ｂが形成
される。この後、レジストパターン１１ｄが、たとえば
アッシングにより除去される。
【０１６９】図２８を参照して、絶縁膜１上に、接続孔
のパターンが形成されたレジストパターン１１ｅが、写
真製版技術により形成される。この写真製版の際、レジ
ストパターン１１ｅには、接続孔のパターンと同時に、
溝パターンも配線の長手方向に沿って転写される。この
溝パターンは、幅５μｍ以上の配線用溝の底部に形成さ
れる溝状の凹凸パターンであり、幅が０．４μｍ、スペ
ースが０．６μｍである。このレジストパターン１１ｅ
をマスクとして絶縁膜１に反応性イオンエッチングが施
される。
【０１７０】図２９を参照して、このエッチングによ
り、エッチングストッパ層７の表面に達する接続用孔２
ｃと凹凸用の溝３とが形成される。この後、レジストパ
ターン１１ｅが、たとえばアッシングにより除去され
る。
【０１７１】図３０を参照して、接続用孔２ｃと凹凸用
の溝３とから露出するエッチングストッパ層７を除去す
るために、ＳｉＮ膜の全面エッチングが行なわれる。こ
れにより、下層配線４、５との接続孔２ｃと、複数の溝
からなる凹凸３とを形成することができる。
【０１７２】図３１を参照して、絶縁膜１上に、バリア
メタル４としてたとえばＴａＮ膜がスパッタ法により２
０ｎｍの厚みで形成され、さらにメッキ膜のシード層と
してたとえばＣｕ膜がスパッタ法により１５０ｎｍの厚
みで形成される。この後、硫酸銅浴のメッキ液中で電解
メッキを行なうことにより、配線用溝２ａ、２ｂを埋め
込むまでＣｕ膜５が形成される。この電解メッキにおけ
る電流は５Ａである。さらに、絶縁膜１の上面が少なく
とも露出するまでＣｕ膜５およびバリアメタル４がＣＭ
Ｐ法により研磨除去されることにより、配線用溝２ａ、
２ｂ内を埋め込む配線が形成される。
【０１７３】以上のようにして形成された配線は実施の
形態１２と同様に、広い配線においても低抵抗で抵抗の
ばらつきは小さいという効果が得られる。また、幅が５
μｍ以上の溝２ａの底部にある凹凸３を接続孔２ｃと同
時に形成することができるため、実施の形態１２と比べ
て写真製版、エッチング、アッシングの工程を減らすこ
とができるという利点がある。
【０１７４】なお、本実施の形態では、溝２ａの底部の
凹凸３として、複数の溝からなる凹凸３を形成した例に
ついて述べたが、実施の形態２のように複数の孔からな
る凹凸３が形成されてもよく、実施の形態６、７、１０
のように複数のテーパ状の溝もしくは孔からなる凹凸３
が形成されてもよく、これらの場合でも本実施の形態と
同様の効果が得られる。
【０１７５】また、エッチングストッパ層７は下層配線
４、５上にのみ設けたが、溝のエッチングに対するエッ
チングストッパ層として、絶縁膜１を上下２層に分けて
その２層の間に設けられてもよい。
【０１７６】（実施の形態１６）図３２〜図３７は、本
発明の実施の形態１６における半導体装置の製造方法を
工程順に示す概略断面図である。まず図３２を参照し
て、半導体基板もしくは下層絶縁膜６上に絶縁膜１が形
成される。絶縁膜１には配線用溝２ｂが形成され、この
配線用溝２ｂ内を埋め込むようにバリアメタル４と導電
層５とからなる下層配線が形成される。
【０１７７】この下層配線４、５上にエッチングストッ
パ層７として、たとえば１００ｎｍの厚みでＳｉＮ膜が
プラズマＣＶＤ法により形成される。このエッチングス
トッパ層７上に、絶縁膜１として、たとえば１．３μｍ
の厚みでＳｉＯ2膜がプラズマＣＶＤ法により形成され
る。これらのエッチングストッパ層７と絶縁膜１とは配
線間および層間の絶縁膜に相当する。
【０１７８】絶縁膜１上に、接続孔のパターンが形成さ
れたレジストパターン１１ｆが写真製版技術により形成
される。この写真製版の際、レジストパターン１１ｆに
は接続孔のパターンと同時に、溝パターンも配線の長手
方向に沿って転写される。この溝パターンは、幅が５μ
ｍ以上の配線用溝の底部に形成される溝状の凹凸のパタ
ーンであり、幅が０．２μｍ、スペースが０．２μｍで
ある。このレジストパターン１１ｆの転写にあたって
は、転写用マスクの溝パターンに対応する部分を光が一
部透過するハーフトーンにすることにより、レジストパ
ターン１１ｆの溝パターン部分に凹凸を形成することが
できる。このレジストパターン１１ｆをマスクとして絶
縁膜１に反応性イオンエッチングが施される。
【０１７９】図３３を参照して、このエッチングによ
り、接続用孔２ｃはエッチングストッパ層７の表面まで
達する。一方、溝パターンに関しては、エッチングが進
行するに伴ってレジストパターン１１ｆの膜厚も減って
いき、凹凸部の凹部分がレジストを突き抜ける。この
後、レジストパターン１１ｆをマスクとして絶縁膜１に
凹凸用の溝３が形成される。このようにして、接続用孔
２ｃと同時に、凹凸用の溝３が形成される。この後、レ
ジストパターン１１ｆが、たとえばアッシングにより除
去される。
【０１８０】図３４を参照して、絶縁膜１上にＳＯＧ１
１ｈが塗布され、接続用孔２ｃおよび凹凸用の溝３を埋
め込む。さらに、絶縁膜１上に配線用のパターンが形成
されたレジストパターン１１ｇが写真製版技術により形
成される。このレジストパターン１１ｇをマスクとして
絶縁膜１に反応性イオンエッチングが施される。
【０１８１】図３５を参照して、上記のエッチングによ
り、絶縁膜１にたとえば０．７μｍの深さの配線用溝２
ａ、２ｂが形成される。この後、たとえばアッシングに
よってレジストパターン１１ｇが除去され、希フッ酸に
よってＳＯＧ１１ｈが除去される。
【０１８２】図３６を参照して、接続用孔２ｃから露出
したエッチングストッパ層７を除去するために、ＳｉＮ
膜の全面エッチングが行なわれる。これにより、下層配
線４、５との接続孔２ｃと、複数の溝からなる凹凸３と
を形成することができる。
【０１８３】図３７を参照して、絶縁膜１上に、バリア
メタル４としてたとえばＴａＮ膜がスパッタ法により２
０ｎｍの厚みで形成され、さらにメッキ膜のシード層と
してたとえばＣｕ膜がスパッタ法により１５０ｎｍの厚
みで形成される。この後、硫酸銅浴のメッキ液中で電解
メッキを行なうことにより、配線用溝２ａ、２ｂを埋め
込むまでＣｕ膜５が形成される。この電解メッキにおけ
る電流はたとえば５Ａである。さらに、絶縁膜１の上面
が少なくとも露出するまでＣｕ膜５およびバリアメタル
４がＣＭＰ法により研磨除去されることにより、配線用
溝２ａ、２ｂ内を埋め込む配線が形成される。
【０１８４】以上のようにして形成された配線は実施の
形態１２と同様に、広い配線においても低抵抗で抵抗の
ばらつきが小さいという効果が得られる。また、幅が５
μｍ以上の配線用溝２ａの底部にある凹凸３を接続孔２
ｃと同時に形成することができるため、実施の形態１２
に比べて写真製版、エッチング、アッシングの工程を減
らすことができる利点がある。
【０１８５】また、実施の形態１３、１４、１５では、
凹凸の部分が接続孔と同じように形成されるため、凹凸
の部分が下層の層間絶縁膜まで達することになる。この
ため、底部に凹凸を形成した広い配線の下部には下層配
線を形成できないというデメリットがあるが、本実施の
形態では、凹凸の部分が下層の層間絶縁膜にまで達して
いないため、前記のような問題は回避することができ
る。
【０１８６】なお、本実施の形態では、凹凸のパターン
を解像しない程度に微細にすることにより、露光部のレ
ジストを若干残す方法を用いたが、凹凸の部分の露光量
を少なくしてもよい。ハーフトーンなどのマスクを用い
たり、露光に電子ビームを用いて露光量を制御すること
により露光量を調整することができる。
【０１８７】なお、本実施の形態では、溝２ａの底部の
凹凸３として、複数の溝からなる凹凸３を形成した例に
ついて述べたが、実施の形態２のように複数の孔からな
る凹凸３が形成されてもよく、実施の形態６、７、１０
のように複数のテーパ状の溝もしくは孔からなる凹凸が
形成されてもよく、これらの場合でも本実施の形態と同
様の効果が得られる。
【０１８８】また、接続孔２ｃおよび凹凸３用の溝を埋
め込む材料として本実施の形態では、ＳＯＧが用いられ
たが、ＳＯＧ以外に有機ＳＯＧやレジストなどの有機物
などが用いられてもよい。
【０１８９】また、エッチングストッパ層７は下層配線
４、５上にのみ設けたが、溝のエッチングに対するエッ
チングストッパ層として絶縁膜１を上下２層に分けてそ
の２層の間に設けられてもよい。
【０１９０】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０１９１】
【発明の効果】本発明の半導体装置によれば、溝の底部
に設けた凹凸には、メッキの析出を抑制する添加剤が入
りにくいため、メッキ時に析出する膜の膜厚が厚くな
る。このため、この凹凸を幅の広い溝の底部に設けるこ
とにより、幅の広い溝での析出速度を幅の狭い溝での析
出速度と同等程度にすることができる。よって、メッキ
された導電層表面の段差を小さくすることができるた
め、メッキ導電層をＣＭＰ法により研磨しても、幅の広
い配線上面に凹状のへこみが生じることは抑制される。
【０１９２】上記の半導体装置において好ましくは、凹
凸は、溝の幅に対する深さの比が０．７以下の溝の底部
に設けられている。これにより、より薄いメッキ膜で溝
を埋め込むことができる。
【０１９３】上記の半導体装置において好ましくは、凹
凸は、溝の幅に対する深さの比が０．３５以下の溝の底
部に設けられている。これにより、より薄いメッキ膜で
溝を埋め込むことができる。
【０１９４】上記の半導体装置において好ましくは、凹
凸の凹部は溝状に形成されており、凹部の幅に対する深
さの比が０．３５よりも大きい。これにより、メッキに
よる析出速度を効果的に向上することができる。
【０１９５】上記の半導体装置において好ましくは、凹
凸の凹部は溝状に形成されており、凹部の幅に対する深
さの比が０．７よりも大きい。これにより、メッキによ
る析出速度をより効果的に向上することができる。
【０１９６】上記の半導体装置において好ましくは、凹
凸の凹部は孔状に形成されており、凹部の開口径に対す
る深さの比が０．３５よりも大きい。これにより、メッ
キによる析出速度を効果的に向上することができる。
【０１９７】上記の半導体装置において好ましくは、凹
凸の凹部は孔状に形成されており、凹部の開口径に対す
る深さの比が０．７よりも大きい。これにより、メッキ
による析出速度をより効果的に向上することができる。
【０１９８】上記の半導体装置において好ましくは、凹
凸における凹部の側面が傾斜しており、断面において両
側面が交差している。これにより、メッキによる析出速
度をより向上することができるとともに、凹凸の凹部の
深さを浅くすることができる。
【０１９９】上記の半導体装置において好ましくは、凹
部の側面は、絶縁層の上面に対して２０度よりも大きく
傾斜している。これにより、メッキによる析出速度向上
の効果が得られる。
【０２００】上記の半導体装置において好ましくは、凹
凸のピッチは凹部の幅あるいは開口径の４倍以下であ
る。これにより、凹凸を溝底部に密に配置することがで
き、凹凸によって効果的にメッキ速度を向上することが
できる。
【０２０１】本発明の半導体装置の製造方法によれば、
溝の底部に設けた凹凸には、メッキの析出を抑制する添
加剤が入りにくいため、メッキ時に析出する膜の膜厚が
厚くなる。このため、この凹凸を幅の広い溝の底部に設
けることにより、幅の広い溝での析出速度を幅の狭い溝
での析出速度と同等程度にすることができる。よって、
メッキされた導電層表面の段差を小さくすることができ
るため、メッキ導電層をＣＭＰ法により研磨しても、幅
の広い配線上面に凹状のへこみが生じることは抑制され
る。
【０２０２】上記の半導体装置の製造方法において好ま
しくは、絶縁層の下層に下層配線層を形成する工程と、
下層配線層と配線層とを接続する接続孔を絶縁層に形成
する工程とがさらに備えられ、溝の形成前に接続孔と凹
凸とが同時に形成される。これにより、製造工程を簡略
化することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の
構成を概略的に示す断面図である。
【図２】 本発明の実施の形態１における半導体装置の
構成を概略的に示す斜視図である。
【図３】 本発明の実施の形態２における半導体装置の
構成を概略的に示す斜視図である。
【図４】 本発明の実施の形態６における半導体装置の
構成を概略的に示す断面図である。
【図５】 本発明の実施の形態６における半導体装置の
構成を概略的に示す斜視図である。
【図６】 本発明の実施の形態７における半導体装置の
構成を概略的に示す斜視図である。
【図７】 本発明の実施の形態１０における半導体装置
の構成を概略的に示す断面図である。
【図８】 本発明の実施の形態１０における半導体装置
の構成を概略的に示す斜視図である。
【図９】 本発明の実施の形態１０における半導体装置
の他の構成を概略的に示す斜視図である。
【図１０】 本発明の実施の形態１１における半導体装
置の構成を概略的に示す断面図である。
【図１１】 本発明の実施の形態１１における半導体装
置の構成を概略的に示す斜視図である。
【図１２】 本発明の実施の形態１１における半導体装
置の他の構成を概略的に示す斜視図である。
【図１３】 本発明の実施の形態１２における半導体装
置の製造方法の第１工程を示す概略断面図である。
【図１４】 本発明の実施の形態１２における半導体装
置の製造方法の第２工程を示す概略断面図である。
【図１５】 本発明の実施の形態１２における半導体装
置の製造方法の第３工程を示す概略断面図である。
【図１６】 本発明の実施の形態１２における半導体装
置の製造方法の第４工程を示す概略断面図である。
【図１７】 本発明の実施の形態１３における半導体装
置の製造方法の第１工程を示す概略断面図である。
【図１８】 本発明の実施の形態１３における半導体装
置の製造方法の第２工程を示す概略断面図である。
【図１９】 本発明の実施の形態１３における半導体装
置の製造方法の第３工程を示す概略断面図である。
【図２０】 本発明の実施の形態１３における半導体装
置の製造方法の第４工程を示す概略断面図である。
【図２１】 本発明の実施の形態１３における半導体装
置の製造方法の第５工程を示す概略断面図である。
【図２２】 本発明の実施の形態１４における半導体装
置の製造方法の第１工程を示す概略断面図である。
【図２３】 本発明の実施の形態１４における半導体装
置の製造方法の第２工程を示す概略断面図である。
【図２４】 本発明の実施の形態１４における半導体装
置の製造方法の第３工程を示す概略断面図である。
【図２５】 本発明の実施の形態１４における半導体装
置の製造方法の第４工程を示す概略断面図である。
【図２６】 本発明の実施の形態１４における半導体装
置の製造方法の第５工程を示す概略断面図である。
【図２７】 本発明の実施の形態１５における半導体装
置の製造方法の第１工程を示す概略断面図である。
【図２８】 本発明の実施の形態１５における半導体装
置の製造方法の第２工程を示す概略断面図である。
【図２９】 本発明の実施の形態１５における半導体装
置の製造方法の第３工程を示す概略断面図である。
【図３０】 本発明の実施の形態１５における半導体装
置の製造方法の第４工程を示す概略断面図である。
【図３１】 本発明の実施の形態１５における半導体装
置の製造方法の第５工程を示す概略断面図である。
【図３２】 本発明の実施の形態１６における半導体装
置の製造方法の第１工程を示す概略断面図である。
【図３３】 本発明の実施の形態１６における半導体装
置の製造方法の第２工程を示す概略断面図である。
【図３４】 本発明の実施の形態１６における半導体装
置の製造方法の第３工程を示す概略断面図である。
【図３５】 本発明の実施の形態１６における半導体装
置の製造方法の第４工程を示す概略断面図である。
【図３６】 本発明の実施の形態１６における半導体装
置の製造方法の第５工程を示す概略断面図である。
【図３７】 本発明の実施の形態１６における半導体装
置の製造方法の第６工程を示す概略断面図である。
【図３８】 従来の半導体装置の構成を概略的に示す断
面図である。
【図３９】 従来の半導体装置の製造方法の第１工程を
示す概略断面図である。
【図４０】 従来の半導体装置の製造方法の第２工程を
示す概略断面図である。
【図４１】 従来の半導体装置の製造方法の第２工程を
示す概略断面図である。
【符号の説明】
１ 絶縁膜、２ａ、２ｂ 配線用溝、２ｃ 接続孔、３
凹凸、４ バリアメタル、５ Ｃｕ膜、６ 半導体基
板もしくは下層絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｃ Ｆターム(参考） 4K024 AA09 AB01 BA15 BB12 BC10 CA05 DA10 4M104 BB04 BB32 CC01 DD08 DD09 DD12 DD16 DD17 DD19 DD37 DD52 DD72 DD75 EE05 EE08 EE12 EE14 EE15 EE17 EE18 FF06 FF13 FF18 FF22 HH12 HH16 HH20 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 KK32 MM01 MM02 MM12 MM13 MM20 MM29 NN06 NN07 NN09 NN29 PP15 PP27 PP33 QQ09 QQ13 QQ19 QQ25 QQ34 QQ37 QQ48 RR04 RR06 RR09 RR25 SS15 SS21 TT02 WW00 XX00 XX01 XX10

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 表面に異なる幅を有する複数の溝が形成
    された絶縁層と、 前記複数の溝の各々の内部を少なくともメッキにより埋
    め込む導電層とを備え、 前記複数の溝のうちの一部の溝の底部に凹凸を設けたこ
    とを特徴とする、半導体装置。
  2. 【請求項２】 前記凹凸は、溝の幅に対する深さの比が
    ０．７以下の溝の底部に設けられたことを特徴とする、
    請求項１に記載の半導体装置。
  3. 【請求項３】 前記凹凸は、溝の幅に対する深さの比が
    ０．３５以下の溝の底部に設けられたことを特徴とす
    る、請求項２に記載の半導体装置。
  4. 【請求項４】 前記凹凸の凹部は溝状に形成されてお
    り、前記凹部の幅に対する深さの比が０．３５よりも大
    きいことを特徴とする、請求項１〜３のいずれかに記載
    の半導体装置。
  5. 【請求項５】 前記凹凸の凹部は溝状に形成されてお
    り、前記凹部の幅に対する深さの比が０．７よりも大き
    いことを特徴とする、請求項４に記載の半導体装置。
  6. 【請求項６】 前記凹凸の凹部は孔状に形成されてお
    り、前記凹部の開口径に対する深さの比が０．３５より
    も大きいことを特徴とする、請求項１〜３のいずれかに
    記載の半導体装置。
  7. 【請求項７】 前記凹凸の凹部は孔状に形成されてお
    り、前記凹部の開口径に対する深さの比が０．７よりも
    大きいことを特徴とする、請求項５に記載の半導体装
    置。
  8. 【請求項８】 前記凹凸における凹部の側面が傾斜して
    おり、断面において両側面が交差していることを特徴と
    する、請求項１〜３のいずれかに記載の半導体装置。
  9. 【請求項９】 前記凹部の側面は、前記絶縁層の上面に
    対して２０度よりも大きく傾斜していることを特徴とす
    る、請求項８に記載の半導体装置。
  10. 【請求項１０】 前記凹凸のピッチは凹部の幅あるいは
    開口径の４倍以下であることを特徴とする、請求項１〜
    ９のいずれかに記載の半導体装置。
  11. 【請求項１１】 絶縁層の表面に異なる幅を有する複数
    の溝と、前記複数の溝のうち一部の溝の底面に凹凸とを
    形成する工程と、 前記複数の溝および前記凹凸を埋め込むように金属膜を
    電解メッキにより前記絶縁層より上に析出させる工程
    と、 前記絶縁層の上面が少なくとも露出するまで前記金属膜
    を化学的機械研磨で除去することにより、前記溝および
    前記凹凸内に前記金属膜を残存させて配線層とする工程
    とを備えた、半導体装置の製造方法。
  12. 【請求項１２】 前記絶縁層の下層に下層配線層を形成
    する工程と、 前記下層配線層と前記配線層とを接続する接続孔を前記
    絶縁層に形成する工程とをさらに備え、 前記溝の形成前に前記接続孔と前記凹凸とを同時に形成
    することを特徴とする、請求項１１に記載の半導体装置
    の製造方法。
JP2001008724A 2001-01-17 2001-01-17 半導体装置およびその製造方法 Withdrawn JP2002217195A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001008724A JP2002217195A (ja) 2001-01-17 2001-01-17 半導体装置およびその製造方法
US09/892,603 US20020163086A1 (en) 2001-01-17 2001-06-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001008724A JP2002217195A (ja) 2001-01-17 2001-01-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002217195A true JP2002217195A (ja) 2002-08-02

Family

ID=18876302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001008724A Withdrawn JP2002217195A (ja) 2001-01-17 2001-01-17 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20020163086A1 (ja)
JP (1) JP2002217195A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314102C (zh) * 2003-09-09 2007-05-02 松下电器产业株式会社 半导体装置及其制造方法
JP2010135432A (ja) * 2008-12-02 2010-06-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1742226B1 (en) * 2005-07-08 2010-09-15 STMicroelectronics Srl Method for realising an electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components
JP5350681B2 (ja) 2008-06-03 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
US8173539B1 (en) * 2011-04-12 2012-05-08 Nanya Technology Corporation Method for fabricating metal redistribution layer
WO2017177388A1 (zh) * 2016-04-13 2017-10-19 深圳线易科技有限责任公司 具有大深宽比嵌入式金属线的转接板及其制造方法
WO2020060837A1 (en) * 2018-09-20 2020-03-26 Applied Materials, Inc. Systems and methods for improving within die co-planarity uniformity
CN110120432B (zh) * 2019-05-23 2021-03-16 京东方科技集团股份有限公司 光电转换结构和显示面板
US11824002B2 (en) * 2019-06-28 2023-11-21 Intel Corporation Variable pitch and stack height for high performance interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314102C (zh) * 2003-09-09 2007-05-02 松下电器产业株式会社 半导体装置及其制造方法
JP2010135432A (ja) * 2008-12-02 2010-06-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20020163086A1 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
US6245670B1 (en) Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure
TW518718B (en) Method for forming damascene interconnection of semiconductor device and damascene interconnection fabricated thereby
US7045455B2 (en) Via electromigration improvement by changing the via bottom geometric profile
JPH10275800A (ja) プラズマエッチングする方法
EP0406025B1 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
US5229325A (en) Method for forming metal wirings of semiconductor device
US7071112B2 (en) BARC shaping for improved fabrication of dual damascene integrated circuit features
JP2002217195A (ja) 半導体装置およびその製造方法
JP2001237311A (ja) 半導体素子の配線形成方法
US6924221B2 (en) Integrated process flow to improve copper filling in a damascene structure
JP2618460B2 (ja) 電気接続体の形成方法
JP2002222859A (ja) 半導体素子のコンタクト電極形成方法
TW201705360A (zh) 導體插塞及其製造方法
JP2000269215A (ja) 半導体装置およびその製造方法
TW202036791A (zh) 由削減式製程形成的金屬互連結構
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100458594B1 (ko) 반도체 소자 제조 방법
US7524760B2 (en) Semiconductor device and method for manufacturing the same
US20210193512A1 (en) Semiconductor Fabrication Method for Producing Nano-Scaled Electrically Conductive Lines
KR100778866B1 (ko) 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법
EP0231242A1 (en) Methods of producing layered structures
US20050146048A1 (en) Damascene interconnect structures
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100777365B1 (ko) 금속배선 형성 방법
KR100325603B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401