JP2000269215A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000269215A
JP2000269215A JP11071297A JP7129799A JP2000269215A JP 2000269215 A JP2000269215 A JP 2000269215A JP 11071297 A JP11071297 A JP 11071297A JP 7129799 A JP7129799 A JP 7129799A JP 2000269215 A JP2000269215 A JP 2000269215A
Authority
JP
Japan
Prior art keywords
groove
insulating film
metal layer
barrier metal
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11071297A
Other languages
English (en)
Inventor
Mitsuru Taguchi
充 田口
Hisanori Komai
尚紀 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11071297A priority Critical patent/JP2000269215A/ja
Priority to TW089103964A priority patent/TW444346B/zh
Priority to US09/524,287 priority patent/US6465342B1/en
Priority to KR1020000012723A priority patent/KR100655212B1/ko
Publication of JP2000269215A publication Critical patent/JP2000269215A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 溝配線で用いる窒化タンタル等のバリアメタ
ル層の圧縮応力により有機絶縁体材料が変形され、溝配
線で用いる溝が変形して、溝内へのシード層の形成が不
十分となるために生じる電解めっきでの導電体の埋め込
み不良を解決して、配線信頼性の向上を図ることを課題
としている。 【解決手段】 基板１１上の第２の絶縁膜１５に形成し
た溝１６と、その溝１６の少なくとも内壁に形成したバ
リアメタル層１７と、そのバリアメタル層１７を介して
溝１６の内部に埋め込まれてなる溝配線１８とを有する
半導体装置において、溝配線１８から所定間隔以内の第
２の絶縁膜１５にかつその溝１８にそって連続的もしく
は断続的に凹部１９が形成されているものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは、シングルダマシン構造
もしくはデュアルダマシン構造の溝配線に用いるバリア
メタル層の圧縮応力による配線溝の変形を防止する半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩデバイスの微細化、高速化の要求
から、配線抵抗の低下、層間絶縁膜の低誘電率化が望ま
れている。これに応え、従来のアルミニウム合金配線に
比べて電気抵抗が低い銅配線や、従来の酸化シリコン
（ＳｉＯ2 ）膜に比べて誘電率の低い各種有機絶縁膜等
が実用化に向けて検討されている。
【０００３】銅配線を形成する技術としては、銅のドラ
イエッチングが一般的に容易ではないことから、いわゆ
る溝配線による方法が有望視さている。その溝配線を形
成する技術としては、層間絶縁膜に形成した接続孔に
配線材料を埋め込んだ後、層間絶縁膜上に配線間の絶縁
膜を形成し、その絶縁膜に溝を形成してからその溝内に
配線材料を埋め込む方法（いわゆるシングルダマシン
法）、層間絶縁膜に接続孔と溝の両方を形成してか
ら、その接続孔と溝の両方に同時に配線材料を埋め込む
方法（いわゆるデュアルダマシン法）等が提案されてい
る。
【０００４】溝や接続孔に配線材料の銅を埋め込む方法
には、室温程度の低温プロセスであり、埋め込み性およ
び膜質が比較的良好な電解めっき法が有望である。特に
電解めっき法が低温プロセスである点は、絶縁膜に耐熱
性の低い有機絶縁体材料を用いる場合に有利となる。
【０００５】一方、配線材料の銅は、絶縁膜中に拡散す
る性質を有する。そのため、銅溝配線の形成では、銅と
絶縁膜との間にバリアメタル層を形成する必要がある。
バリアメタルには、従来より用いられてきた窒化タンタ
ルの他にタンタル、窒化チタン、窒化タングステン等が
有望視されている。
【０００６】有機絶縁体材料を用い、銅溝配線を形成し
た例を、図１３に示す。本図に示すように、酸化シリコ
ン膜１１１上には有機絶縁体材料膜１１２が形成され、
この有機絶縁体材料膜１１２には溝１１３が形成されて
いる。この溝１１３の内部には窒化タンタルからなるバ
リアメタル層１１４を介して銅からなる溝配線１１５が
形成されている。上記溝１１３をエッチングにより形成
する際には、上記酸化シリコン膜１１１がエッチングス
トッパとして機能した。そのため、溝１１３は、酸化シ
リコン膜１１１上の有機絶縁体材料膜１１２のみに形成
されることになり、溝１１３の底部は酸化シリコン膜１
１１上になる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記溝
配線では、バリアメタルに窒化タンタルを用いた場合、
窒化タンタルの圧縮応力により、有機絶縁体材料膜が変
形するという課題が見いだされた。この変形は、特に、
孤立溝配線、または密集した溝配線（例えばラインアン
ドスペースの最端部の溝配線に発生し易いことが判って
いる。これは、一般に有機絶縁体材料は、弾性率が小さ
く、弾性限界も低いため、機械的強度が弱い反面、窒化
タンタル等のバリアメタルは、一般に非常に高い圧縮応
力を有することに起因する。
【０００８】すなわち、図１４の（１）に示すように、
特に溝配線が無い領域に広く堆積した窒化タンタルから
なるバリアメタル層１１４の圧縮応力が外側の溝１１３
の角部１１３Ｃに集中することで、溝１１３が内側に変
形し易くなるものと考えられる。また有機絶縁体材料膜
１１２とその下部の酸化シリコン膜１１１との密着性が
不十分なこともあり、有機絶縁体材料膜１１２と酸化シ
リコン膜１１１との界面に集中した応力によって、有機
絶縁体材料膜１１２と酸化シリコン膜１１１との間です
べりが生じることも、溝１１３の変形を助長するものと
考えられている。
【０００９】そして図１４の（２）に示すように、上記
のような変形を生じた溝１１３では、その後のスパッタ
リングによる成膜によって銅シード層が十分に堆積され
ないため、溝配線１１５を形成する電解めっきでの銅の
埋め込み不良が生じる。すなわち、溝配線１１５にボイ
ドＢが発生することになる。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置およびその製造方法で
ある。
【００１１】本発明の半導体装置は、基板上の有機材料
からなる絶縁膜に形成した溝と、その溝の少なくとも内
壁に形成したバリアメタル層と、そのバリアメタル層を
介して溝の内部に埋め込まれてなる溝配線とを有する半
導体装置において、溝配線の周辺の絶縁膜に凹部が形成
されているものである。その凹部は、溝から所定間隔以
内でかつ溝にそって連続的もしくは断続的に形成されて
いるものである。または上記溝は所定間隔に配置された
複数の溝からなる溝群の最外部に配置されたものであ
り、凹部は、その溝群の最外部に配置された溝から溝群
の外側に所定間隔以内でかつ溝にそって連続的もしくは
断続的に形成されているものである。
【００１２】上記半導体装置では、溝の内壁にバリアメ
タル層が形成されている。通常、バリアメタル層は成膜
上の特質から、絶縁膜に形成した溝の内部のみに選択的
に形成することは困難であり、溝の内壁とともに絶縁膜
上にも形成される。その後、溝配線を形成するプロセス
では、絶縁膜上の余分なバリアメタル層は除去される
が、絶縁膜に凹部が形成されていると、その凹部の内部
にバリアメタル層が残る場合もある。本発明では、この
ような半導体装置において、溝配線の周辺の絶縁膜に凹
部が形成されていることから、バリアメタル層を形成し
た際に、溝配線が形成される溝の内部とともに絶縁膜の
表面および凹部の内部にも、そのバリアメタル層は形成
される。そのため、バリアメタル層の持つ圧縮応力は、
凹部によって緩和されて、溝配線が形成される溝にバリ
アメタル層の大きな圧縮応力は加わらなくなるので、そ
の溝の変形が抑えられる。
【００１３】また凹部が溝から所定間隔以内でかつ溝に
そって連続的もしくは断続的に形成されていることか
ら、溝の内壁に形成されるバリアメタル層が絶縁膜表面
にも形成された場合、溝にバリアメタル層の大きな圧縮
応力が集中することが抑制される。例えば凹部と溝との
間隔は、溝幅の２０倍以内程度であればバリアメタル層
の圧縮応力の集中を抑制するのに十分である。または溝
が所定間隔に配置された複数の溝からなる溝群の最外部
に配置されたものからなり、凹部は、その溝群の最外部
に配置された溝から溝群の外側に所定間隔以内でかつ溝
にそって連続的もしくは断続的に形成されている場合
も、上記同様に、溝にバリアメタル層の大きな圧縮応力
が集中することが抑制される。
【００１４】本発明の第１の製造方法は、基板上の有機
材料からなる絶縁膜に溝を形成する工程と、その溝の少
なくとも内壁にバリアメタル層を形成する工程と、その
バリアメタル層を介して溝の内部に導電体を埋め込む工
程と、絶縁膜上の余分な導電体および余分なバリアメタ
ル層を除去する工程とを備えた半導体装置の製造方法に
おいて、絶縁膜に溝を形成する際にその溝の周辺に凹部
を形成するという製造方法である。
【００１５】また、絶縁膜上にバリアメタル層を形成し
た際に、凹部を、溝との間隔が溝の形状を保つ所定間隔
以内に、かつ溝にそって連続的もしくは断続的に形成す
るという製造方法である。
【００１６】または、溝を、所定間隔に配置された複数
の溝からなる溝群の最外部に設けられたもので構成し、
絶縁膜上にバリアメタル層を形成した際に、凹部を、溝
群の最外部に設けられた溝との間隔が溝群の最外部に設
けられた溝の形状を保つ所定間隔以内に、かつ溝群の最
外部に設けられた溝にそって連続的もしくは断続的に形
成するという製造方法である。
【００１７】上記第１の製造方法では、絶縁膜に溝を形
成する際にその溝の周辺に凹部を形成することから、そ
の後にバリアメタル層を形成した際に、絶縁膜上に形成
されたバリアメタル層の持つ圧縮応力は凹部によって緩
和されるので、バリアメタル層の圧縮応力による溝の変
形が抑制される。その結果、溝内にボイドを発生するこ
となく導電体の埋め込みが良好に行われる。
【００１８】また、絶縁膜上にバリアメタル層を形成し
た際に、凹部を、溝との間隔が溝の形状を保つ所定間隔
以内に、かつ溝にそって連続的もしくは断続的に形成す
ることから、溝と凹部との間に形成されたバリアメタル
層の圧縮応力では溝を変形させるに至らない。言い換え
れば、溝と凹部との間のバリアメタル層は、溝を変形さ
せるだけの圧縮応力を持っていない。そのため、バリア
メタル層の圧縮応力が溝に集中しても溝が変形すること
はない。例えば凹部と溝との間隔を溝幅の２０倍以内と
すれば、通常、その間のバリアメタル層の圧縮応力は溝
を変形させる大きさには至らない。それは、絶縁膜上の
広い領域に形成されたバリアメタル層の持つ圧縮応力は
凹部に集中するため、溝と凹部間のバリアメタル層の圧
縮応力が緩和され、それによって溝の変形が抑制される
ためである。その結果、溝内にボイドを発生することな
く導電体の埋め込みが良好に行われる。
【００１９】なお、凹部と溝との間隔が溝幅の２０倍を
超える場合は、その間の絶縁膜上に形成されたバリアメ
タル層のもつ圧縮応力によって、溝が変形することにな
る。したがって、凹部と溝との間隔は溝幅の２０倍以内
とすることが必要となる。
【００２０】または、溝を、所定間隔に配置された複数
の溝からなる溝群の最外部に設けられたもので構成し、
絶縁膜上にバリアメタル層を形成した際に、凹部を、溝
群の最外部に設けられた溝（以下、最外部溝という）と
の間隔が溝群の最外部溝の形状を保つ所定間隔以内に、
かつ溝群の最外部溝にそって連続的もしくは断続的に形
成する方法も上記同様に、最外部溝と凹部との間のバリ
アメタル層は、最外部溝を変形させるだけの圧縮応力を
持っていないため、バリアメタル層の圧縮応力が最外部
溝に集中してもその最外部溝が変形することはない。例
えば凹部と最外部溝との間隔を溝幅の２０倍以内とすれ
ば、通常、その間のバリアメタル層の圧縮応力は最外部
溝を変形させる大きさには至らない。それは、第２の絶
縁膜の広い領域に形成されたバリアメタル層の持つ圧縮
応力が凹部に集中するため、最外部溝と凹部間のバリア
メタル層の圧縮応力が緩和され、それによって最外部溝
の変形が抑制されるためである。その結果、最外部溝内
にボイドを発生することなく導電体の埋め込みが良好に
行われる。
【００２１】本発明の第２の製造方法は、基板上に第１
の絶縁膜を形成する工程と、その第１の絶縁膜に接続孔
を形成する工程と、第１の絶縁膜上に接続孔を埋め込む
もので有機材料からなる第２の絶縁膜を形成する工程
と、その第２の絶縁膜に溝を形成するとともに接続孔を
再び形成する工程と、溝および接続孔の少なくとも各内
壁にバリアメタル層を形成する工程と、そのバリアメタ
ル層を介して溝および接続孔の各内部に導電体を埋め込
む工程と、第２の絶縁膜上の余分な導電体および余分な
バリアメタル層を除去する工程とを備えた半導体装置の
製造方法において、第１の絶縁膜に接続孔を形成する際
に、第２の絶縁膜に形成される溝の下方に位置する部分
の周辺でかつ接続孔から所定距離だけ離れた位置におけ
る第１の絶縁膜に第１の凹部を形成し、第２の絶縁膜を
形成する際に第１の凹部上の第２の絶縁膜表面に第２の
凹部を形成するという製造方法である。
【００２２】また、第２の絶縁膜上にバリアメタル層を
形成した際に、第２の凹部を、溝との間隔が溝の形状を
保つ所定間隔以内に、かつ溝にそって連続的もしくは断
続的に形成するという製造方法である。
【００２３】または、溝を、所定間隔に配置された複数
の溝からなる溝群の最外部に設けられたもので構成し、
第２の絶縁膜上にバリアメタル層を形成した際に、第２
の凹部を、溝群の最外部に設けられた溝との間隔が溝群
の最外部に設けられた溝の形状を保つ所定間隔以内に、
かつ溝群の最外部に配置された溝にそって連続的もしく
は断続的に形成するという製造方法である。
【００２４】上記第２の製造方法では、第１の絶縁膜に
接続孔を形成する際に、第２の絶縁膜に形成される溝の
下方に位置する部分の周辺でかつ接続孔から所定距離だ
け離れた位置における第１の絶縁膜に第１の凹部を形成
し、第２の絶縁膜を形成する際に第１の凹部上の第２の
絶縁膜表面に第２の凹部を形成することから、その後に
バリアメタル層を形成した際に、そのバリアメタル層の
持つ圧縮応力は、第２の凹部によって緩和されるので、
溝がバリアメタル層の圧縮応力によって変形することが
抑制される。その結果、溝内にボイドを発生することな
く導電体の埋め込みが良好に行われる。
【００２５】また、第２の絶縁膜上にバリアメタル層を
形成した際に、第２の凹部を、溝との間隔が溝の形状を
保つ所定間隔以内に、かつ溝にそって連続的もしくは断
続的に形成することから、溝と第２の凹部との間に形成
されたバリアメタル層の圧縮応力では溝を変形させるに
至らない。言い換えれば、溝と第２の凹部との間のバリ
アメタル層は、溝を変形させるだけの圧縮応力を持って
いない。そのため、バリアメタル層の圧縮応力が溝に集
中しても溝が変形することがない。例えば第２の凹部と
溝との間隔を溝幅の２０倍以内とすれば、通常、その間
のバリアメタル層の圧縮応力は溝を変形させる大きさに
は至らない。それは、第２の絶縁膜上の広い領域に形成
されたバリアメタル層の持つ圧縮応力は第２の凹部に集
中するため、溝と凹部間のバリアメタル層の圧縮応力が
緩和され、それによって溝の変形が抑制されるためであ
る。その結果、溝内にボイドを発生することなく導電体
の埋め込みが良好に行われる。
【００２６】または、溝を、所定間隔に配置された複数
の溝からなる溝群の最外部に設けられたもので構成し、
第２の絶縁膜上にバリアメタル層を形成した際に、第２
の凹部を、溝群の最外部に設けられた溝（以下最外部溝
という）との間隔を最外部溝の形状を保つ所定間隔以内
に、かつ最外部溝にそって連続的もしくは断続的に形成
する方法も上記同様に、最外部溝と第２の凹部との間の
バリアメタル層は、最外部溝を変形させるだけの圧縮応
力を持っていないため、バリアメタル層の圧縮応力が最
外部溝に集中してもその最外部溝が変形することはな
い。例えば第２の凹部と最外部溝との間隔を溝幅の２０
倍以内とすれば、通常、その間のバリアメタル層の圧縮
応力は最外部溝を変形させる大きさには至らない。それ
は、そのバリアメタル層の持つ圧縮応力が第２の凹部に
集中するため、最外部溝と第２の凹部間のバリアメタル
層の圧縮応力が緩和され、それによって最外部溝の変形
が抑制されるためである。その結果、最外部溝内にボイ
ドを発生することなく導電体の埋め込みが良好に行われ
る。
【００２７】なお、第２の凹部と最外部溝との間隔が溝
幅の２０倍を超える場合は、その間の第２の絶縁膜上に
形成されたバリアメタル層のもつ圧縮応力によって、最
外部溝が変形することになる。したがって、第２の凹部
と最外部溝との間隔は溝幅の２０倍以内とすることが必
要となる。
【００２８】
【発明の実施の形態】本発明の半導体装置に係わる第１
の実施の形態を、図１の概略構成図によって説明する。
【００２９】図１に示すように、基板１１上に形成され
た例えばトランジスタ等の半導体素子を覆う第１の絶縁
膜１２には、接続孔１３が形成され、その接続孔１３の
内部には導電体を埋め込んで形成されたプラグ１４が設
けられている。さらに上記第１の絶縁膜１２上には上記
プラグ１４を覆う状態に第２の絶縁膜１５が形成されて
いる。この第２の絶縁膜１５は、有機材料、例えばポリ
アリールエーテルのような低誘電率有機膜からなる。
【００３０】上記第２の絶縁膜１５には上記プラグ１４
を底部に配置する溝１６が形成されていて、溝１６内に
はバリアメタル層１７を介して導電体材料（例えば銅）
が埋め込まれて溝配線１８が形成されている。上記バリ
アメタル層１７は、例えば窒化タンタル膜で形成されて
いる。この溝配線１８は、孤立した溝配線であって隣の
溝配線（図示省略）との間隔は溝１６の幅の２０倍より
長い状態になっている。
【００３１】さらに上記第２の絶縁膜１５には、上記溝
配線１８からの距離ｄ１が溝１６の幅ｗの２０倍以内と
なる位置にダミー溝となる凹部１９が形成されている。
この凹部１９は、デバイスの配線として寄与することが
ない、いわゆるダミーの溝であって、少なくともバリア
メタル層１７が成膜される前に形成されたものである。
この図面では、溝１６の両側でかつ溝１６との間隔ｄ
１、ｄ２が溝１６の幅ｗの２０倍以内となるように凹部
１９が形成されている。なお、凹部１９は、溝配線１８
にそって連続的に形成してあるが、例えば溝配線１８に
そって断続的に形成してもよい。その場合には、凹部間
の間隔はバリアメタル層１７の圧縮応力によって溝１６
が変形しない間隔、例えば溝幅程度の間隔とする。
【００３２】なお、プロセス上、上記凹部１９内にも、
溝１６内と同様に、バリアメタル層１７を介して銅が埋
め込まれ、ダミー配線２０が形成されている。このダミ
ー配線２０は、デバイスの配線としての機能は持たず、
他の素子、配線への悪影響もない。
【００３３】上記説明したように、溝１６の内壁にバリ
アメタル層１７が形成されている。通常、バリアメタル
層１７は成膜上の特質から、第２の絶縁膜１５に形成し
た溝１６の内部のみに選択的に成膜することは困難であ
り、溝１６の内壁とともに第２の絶縁膜１５上にも成膜
される。その後、溝配線を形成するプロセスでは、第２
の絶縁膜１５上の余分なバリアメタル層は除去される。
なお、第２の絶縁膜１５に凹部１９が形成されている
と、除去方法によっては、図１に示したように、凹部１
９の内部にバリアメタル層１７や配線を形成するために
堆積した銅が残る。
【００３４】上記第１の実施の形態では、第２の絶縁膜
１５に、溝１６から所定間隔以内でかつ溝１６にそって
連続的もしくは断続的に凹部１９が形成されていること
から、溝１６の内壁に形成されるバリアメタル層１７が
第２の絶縁膜１５の表面に形成された場合、第２の絶縁
膜１５の広い面積部分１５Ａに形成されるバリアメタル
層１７の持つ大きな圧縮応力は、凹部１９によって断た
れる。たとえ凹部１９と溝１６との間の第２の絶縁膜１
５上にバリアメタル層１７が形成されても、凹部１９と
溝１６との間隔ｄ１、ｄ２が溝１６の幅ｗの２０倍以内
程度であれば、その間のバリアメタル層１７は溝１６の
形状を変形させるような大きな圧縮応力を持たない。そ
のため、上記第１の実施の形態で説明したような構造で
は、従来の溝配線の構造よりもバリアメタル層１７の大
きな圧縮応力が溝１６に集中することが抑制される。
【００３５】よって、凹部１９が形成されていることに
よって、バリアメタル層１７の持つ圧縮応力がその凹部
１９により緩和され、溝配線１８が形成される溝１６に
バリアメタル層１７の大きな圧縮応力が加わらなくなる
ので、その溝１６の変形が抑えられる。そのため、溝配
線１８はボイドを有することのない信頼性の高いものと
なっている。
【００３６】次に、本発明の半導体装置に係わる第２の
実施の形態を、図２の概略構成図によって説明する。な
お、図２では、前記図１によって説明したのと同様の構
成部品には同一符号を付与した。
【００３７】図２に示すように、基板１１上に形成され
た例えばトランジスタ等の半導体素子を覆う第１の絶縁
膜１２には、複数の接続孔１３が形成され、各接続孔１
３の内部には導電体を埋め込んで形成されたプラグ１４
が設けられている。さらに上記第１の絶縁膜１２上には
上記各プラグ１４を覆う状態に第２の絶縁膜１５が形成
されている。
【００３８】上記第２の絶縁膜１５には上記プラグ１４
を底部に配置する複数の溝１６からなる溝群２１が形成
されている。この溝群２１は、例えば等間隔に形成され
ている。また各溝１６にはバリアメタル層１７を介して
溝配線１８が埋め込まれていて、溝配線群２２を構成し
ている。したがって、溝配線群２２は、いわゆるライン
アンドスペースを形成しているものである。また溝配線
群２２と隣り合う溝配線（図示省略）との間隔、すなわ
ち、溝配線群２２の最も外側の溝配線１８（１８Ａ）と
上記隣り合う溝配線（図示省略）との間隔は、溝１６の
幅ｗの２０倍より長い長さになっている。
【００３９】さらに、第２の絶縁膜１５には、溝配線１
８Ａが形成される溝１６Ａから溝群２１の外側で、かつ
溝１６Ａとの間隔が溝１６の幅ｗの２０倍以内となるよ
うな距離ｄに、ダミー溝となる凹部１９が形成されてい
る。この凹部１９は、溝配線に寄与することがない、い
わゆるダミー溝であり、少なくともバリアメタル層１７
が成膜される前に形成したものである。なお、凹部１９
は、溝配線１６Ａにそって連続的に形成したが、例えば
溝配線１６Ａにそって断続的に形成してもよい。その場
合には、凹部間に間隔は、凹部間の間隔はバリアメタル
層１７の圧縮応力によって溝１６が変形しない間隔、例
えば溝幅程度の間隔とする。
【００４０】なお、プロセス上、上記凹部１９内にも、
溝１６内と同様に、バリアメタル層１７を介して銅が埋
め込まれ、ダミー配線２０が形成されている。このダミ
ー配線２０は、デバイスの配線には寄与していない。
【００４１】上記説明したように、各溝１６の内壁にバ
リアメタル層１７が形成されている。通常、バリアメタ
ル層１７は成膜上の特質から、第２の絶縁膜１５に形成
した各溝１６の内部のみに選択的に成膜することは困難
であり、各溝１６の内壁とともに第２の絶縁膜１５上に
も成膜される。その後、溝配線を形成するプロセスで
は、第２の絶縁膜１５上の余分なバリアメタル層は除去
されるが、第２の絶縁膜１５に凹部１９が形成されてい
ると、除去方法によっては凹部１９の内部にバリアメタ
ル層１７が残る場合がある。
【００４２】上記第２の実施の形態では、第２の絶縁膜
１５に、溝群２１の最も外側の溝１６（１６Ａ）から所
定間隔以内の距離ｄに、かつ溝１６Ａにそって連続的も
しくは断続的に凹部１９が形成されていることから、各
溝１６の内壁に形成されるバリアメタル層１７が第２の
絶縁膜１５の表面に形成された場合、第２の絶縁膜１５
の広い面積部分１５Ａに形成されるバリアメタル層１７
の持つ大きな圧縮応力は、凹部１９によって断たれる。
たとえ凹部１９と溝１６Ａとの間の第２の絶縁膜１５上
にバリアメタル層１７が形成されても、凹部１９と溝１
６Ａとの間隔が溝幅ｗの例えば２０倍以内であれば、そ
の間のバリアメタル層１７は溝１６Ａの形状を変形させ
るような大きな圧縮応力を持っていない。そのため、こ
の第２の実施の形態の構造では、従来の溝配線構造より
もバリアメタル層１７の大きな圧縮応力が溝１６Ａに集
中することが抑制される。また、溝１６Ａを除く溝群２
１の他の溝１６は、それぞれの溝の間隔が溝幅の２０倍
以内であるため、その間の第２の絶縁膜１５上に形成さ
れたバリアメタル層１７の持つ圧縮応力によって変形さ
れることはない。
【００４３】よって、凹部１９が形成されていることに
よって、バリアメタル層１７の持つ圧縮応力がその凹部
１９により緩和され、溝配線１８Ａが形成される溝１６
Ａにバリアメタル層１７の大きな圧縮応力が加わらなく
なるので、その溝１６Ａの変形が抑えられる。そのた
め、溝配線群２２の最も外側に配置された溝配線１８Ａ
はボイドを有することのない信頼性の高いものとなって
いる。
【００４４】次に、バリアメタル層の圧縮応力を緩和さ
せる凹部の配置態様の一例を以下に説明する。
【００４５】図３の（１）に示すように、基板１１上に
形成された例えばトランジスタ等の半導体素子を覆う第
１の絶縁膜１２には、複数の接続孔１３が形成され、各
接続孔１３の内部には導電体を埋め込んで形成されたプ
ラグ１４が設けられている。さらに上記第１の絶縁膜１
２上には上記各プラグ１４を覆う状態に第２の絶縁膜１
５が形成されている。
【００４６】上記第２の絶縁膜１５には、複数の溝１６
からなる溝群２１と孤立した溝１６（１６Ａ）とが形成
されていて、溝群２１の各溝１６にはバリアメタル層１
７を介して溝配線１８が形成され、溝配線群２２を構成
している。一方、溝１６Ａにはバリアメタル層１７を介
して溝配線１８（１８Ａ）が形成されている。さらに上
記溝群２１のうち、最も溝１６Ａ側の溝１６Ｂと上記溝
１６Ａとの間隔Ｄは溝１６の幅ｗの２０倍より長くなっ
ている。
【００４７】上記構成の溝配線では、図３の（２）に示
すように、溝配線１８Ａが形成されている溝１６Ａと溝
配線１８Ｂが形成されている溝１６Ｂとの間にダミー溝
として凹部１９が、溝１６Ａとの間隔ｄａおよび溝１６
Ｂとの間隔ｄｂともに溝１６の幅ｗの２０倍以内となる
ように形成されている。この凹部１９は、前記説明した
のと同様に、少なくともバリアメタル層１７が成膜され
る前に形成されたものであり、その内部にはバリアメタ
ル層１７を介してダミー配線２０が形成されている。
【００４８】もしくは、図３の（３）に示すように、溝
配線１８Ａが形成されている溝１６Ａの両側に、溝１６
の幅ｗの２０倍以内となるような間隔、例えば溝配線１
８Ａを含めてラインアンドスペースを形成するような間
隔で、凹部１９（１９Ａ）、１９（１９Ｂ）が形成され
ている。各凹部１９の内部にはバリアメタル層１７を介
してダミー配線２０が形成されている。
【００４９】一方、溝群２１より溝１６Ａ側には、例え
ば、溝群２１を構成する溝間隔ｄと同様の間隔ｄｃでダ
ミー溝となる凹部１９（１９Ｃ）が形成されている。こ
の凹部１９Ｃもその内部にはバリアメタル層１７を介し
てダミー配線２０が形成されている。なお、各凹部１９
は、前記説明したのと同様に、少なくともバリアメタル
層１７が成膜される前に形成されたものである。
【００５０】次に孤立した２本の溝配線が形成されてい
る例を図４によって説明する。
【００５１】図４の（１）に示すように、絶縁膜３１に
孤立している溝１６（１６Ａ）と孤立している溝１６
（１６Ｂ）とが溝１６の幅ｗの２０倍よりも長い間隔Ｄ
で形成されている。各溝１６Ａ，１６Ｂの内部には、バ
リアメタル層（図示省略）を介して溝配線１８（１８
Ａ），１８（１８Ｂ）が埋め込まれて形成されている。
【００５２】上記構成の溝配線では、図４の（２）に示
すように、例えば、一方の孤立している溝１６Ａの両側
には、その溝１６Ａとの間隔ｄａ、ｄｂが溝１６の幅ｗ
の２０倍以内となるように、かつ例えば溝配線１８Ａを
含めてほぼ等間隔のラインアンドスペースを形成するよ
うに、ダミー溝となる凹部１９Ａ、１９Ｂが形成されて
いる。他方の孤立している溝１６Ｂの一方側には、その
溝１６Ｂとの間隔ｄｃが溝１６の幅ｗの２０倍以内とな
るように、ダミー溝となる凹部１９Ｃが形成されてい
る。それとともに、溝１６Ｂの他方側には、その溝１６
Ｂとの間隔ｄｄが溝１６の幅ｗの２０倍以内となるよう
に、ダミー溝となる凹部１９Ｄが形成されている。各凹
部１９Ａ、１９Ｂ、１９Ｃ、１９Ｄは、前記説明したの
と同様に、少なくともバリアメタル層（図示省略）が成
膜される前に形成されたものであり、それらの内部には
バリアメタル層（図示省略）を介してダミー配線２０が
形成されている。
【００５３】なお、溝１６Ａと溝１６Ｂとの間隔Ｄが溝
１６の幅の４０倍以内の場合、凹部１９と各溝１６Ａ、
１６Ｂとの距離が溝１６の幅の２０倍以内になっていれ
ば、溝１６Ａと溝１６Ｂとの間に、１本の凹部を形成す
るだけでもよい。
【００５４】もしくは、図４の（３）に示すように、各
溝１６Ａ、１６Ｂの両側に設けられている凹部１９Ａ〜
１９Ｄのうち、例えば凹部１９Ｄを他の凹部１９Ａ、１
９Ｂ、１９Ｃの幅よりも広い幅の溝Ｗｄで形成すること
も可能である。
【００５５】次に複数の溝配線が所定間隔で配列されて
いる溝配線群が所定の間隔を置いて形成されている例を
図５によって説明する。
【００５６】図５の（１）に示すように、絶縁膜３１に
は、複数の溝１６が所定間隔（いわゆる、ラインアンド
スペース）で配列されている溝群２１Ａと、複数の溝１
６が所定間隔（いわゆる、ラインアンドスペース）で配
列されている溝群２１Ｂとが、所定の間隔Ｄ、例えば溝
１６の幅ｗの２０倍よりも長い距離だけ離れて形成され
ている。各溝群２１Ａの各溝１６の内部および溝群２１
Ｂの各溝１６の内部には、バリアメタル層（図示省略）
を介して溝配線１８が形成され、溝配線群２２Ａおよび
溝配線群２２Ｂを構成している。
【００５７】上記構成の溝配線では、図５の（２）に示
すように、溝群２１Ａの両側には、その溝群２１Ａを構
成する一方側の溝１６Ａとの間隔ｄａ、他方側の溝１６
Ｂとの間隔ｄｂが溝１６の幅ｗの２０倍以内となるよう
に、例えば溝群２１Ａといわゆるラインアンドスペース
を形成する間隔となるように、凹部１９Ａ、１９Ｂが設
けられている。一方、溝群２１Ｂの最も溝群２１Ａ側の
溝１６Ｃとの間隔ｄｃ、溝群２１Ｂにおいて溝１６Ｃと
あ反対側の溝１６Ｄとの間隔ｄｄが溝１６の幅ｗの２０
倍以内となるように、凹部１９Ｃ、１９Ｄが設けられて
いる。各凹部１９Ａ、１９Ｂ、１９Ｃ、１９Ｄは、前記
説明したのと同様に、少なくともバリアメタル層（図示
省略）が成膜される前に形成されたものであり、それら
の内部にはバリアメタル層（図示省略）を介してダミー
配線２０が形成されている。
【００５８】もしくは、図５の（３）に示すように、溝
群２１Ａと溝群２１Ｂとの間隔Ｄが溝１６の幅ｗの４０
倍以内の場合には、前記図５の（２）に示した凹部１９
Ｂを形成せずに、溝群２１Ａと凹部１９Ｃとの間隔ｄｂ
および凹部１９Ｃと溝群２１Ｂとの間隔ｄｃが溝１６の
幅ｗの４０倍以内になるように、凹部１９Ｃを形成して
もよい。また、上記凹部１９Ｄを溝１６の幅ｗよりも広
い幅Ｗｄを有する凹部で形成することも可能である。当
然のことながら、前記図５の（２）に示した他の凹部１
９Ａ、１９Ｂ、１９Ｃも溝１６の幅ｗよりも広い幅を有
する凹部で形成することは可能である。
【００５９】次に途中で複数回折り返すように形成され
た溝配線の例を図６によって説明する。
【００６０】図６の（１）に示すように、絶縁膜３１に
は、途中で複数回折り返すように形成された溝１６（１
６Ａ）と、途中で複数回折り返すように形成された溝１
６（１６Ｂ）とが、所定の間隔をおいて形成されてい
る。例えば、溝１６Ａの折り返し部分１６Ａｔと溝１６
Ｂの折り返し部分１６Ｂｔとの間隔Ｄｔは、溝１６の幅
ｗの２０倍よりも長い間隔Ｄｔとなっていて、また溝１
６Ａの単一部分１６Ａｓと溝１６Ｂの単一部分１６Ｂｓ
との間隔Ｄｓも、溝１６の幅ｗの２０倍よりも長くなっ
ている。また、溝１６Ａの内部にはバリアメタル層（図
示省略）を介して溝配線１８（１８Ａ）が形成され、溝
１６Ｂの内部にはバリアメタル層（図示省略）を介して
溝配線１８（１８Ｂ）が形成されている。
【００６１】上記構成の溝配線では、図６の（２）に示
すように、溝１６Ａの複数回折り返すように形成された
部分１６Ａｔを囲むように、かつ溝１６Ａの単一部分１
６Ａｓの両側に、かつ溝１６Ａとの間隔ｄが溝１６の幅
ｗの２０倍以内となる状態に、凹部１９Ａ、１９Ｂが形
成されている。前記図６の（１）に示した溝１６Ｂにつ
いても、図示はしないが、溝１６Ａと同様に凹部が配置
されている。なお、各凹部１９Ａ、１９Ｂは、前記説明
したのと同様に、少なくともバリアメタル層（図示省
略）が成膜される前に形成されたものであり、それらの
内部にはバリアメタル層（図示省略）を介してダミー配
線２０が形成されている。
【００６２】もしくは、図６の（３）に示すように、溝
１６Ａの複数回折り返すように形成された部分１６Ａｔ
の一方側を囲むとともに、溝１６Ａの単一部分１６Ａｓ
の一方側に、かつ連続した状態で、溝配線１６Ａとの間
隔ｄ１が溝１６の幅ｗの２０倍以内になる状態に、ダミ
ー溝となる凹部１９Ａを配置する。それとともに、溝１
６Ａの複数回折り返すように形成された部分１６Ａｔの
他方側を囲むとともに、溝１６Ａの単一部分１６Ａｓの
他方側に、かつ溝１６Ａとの間隔ｄ２、ｄ３が溝１６の
幅ｗの２０倍以内になる状態に、平面視方形状の凹部１
９Ｃ、１９Ｄが形成されている。図示はしないが、前記
図６の（１）に示した溝１６Ｂについても、溝１６Ａと
同様に、凹部が配置されている。各凹部１９Ａ、１９
Ｃ、１９Ｄは、前記説明したのと同様に、少なくともバ
リアメタル層（図示省略）が成膜される前に形成された
ものである。
【００６３】次に、本発明の第１の製造方法に係わる第
１の実施の形態を、図７の製造工程図によって説明す
る。
【００６４】図７の（１）に示すように、基板（例えば
半導体基板）１１上に所定の素子（図示省略）を形成し
た後、基板１１上にそれらの素子を覆う第１の絶縁膜
（層間絶縁膜）１２を形成する。さらに第１の絶縁膜１
２の所定の位置に接続孔１３を形成し、その接続孔１３
に例えばタングステンを埋め込んでプラグ１４を形成す
る。
【００６５】次いで、例えば回転塗布法により、上記第
１の絶縁膜１２上に低誘電率有機材料として、例えばポ
リアリルエーテルを５００ｎｍの厚さに塗布した後、例
えば４００℃でキュアを行って、低誘電率有機絶縁膜３
１を形成する。次に、プラズマＣＶＤ法により、上記低
誘電率有機絶縁膜３１上に、ポリアリルエーテルをエッ
チングする際に用いるハードマスク３２を、例えば酸化
シリコンを１５０ｎｍの厚さに堆積して形成する。この
ようにして、低誘電率有機絶縁膜３１とハードマスク３
２とからなる第２の絶縁膜１５を形成する。
【００６６】続いて、上記第２の絶縁膜１５上にレジス
トを塗布してレジスト膜３３を形成した後、リソグラフ
ィー技術により上記レジスト膜３３に溝を形成するため
の所定の複数の溝状の開口部３４を形成する。上記溝状
の開口部３４どうしの間隔がその溝状の開口部３４の幅
の２０倍よりも広くなる場合には、対向する一方の溝状
の開口部３４Ａと他方の溝状の開口部（図示省略）との
間に溝配線に関与しない溝状の開口部３５を形成して、
一方の溝状の開口部３４Ａと溝配線に関与しない溝状の
開口部３５との間隔ｄ’を溝状の開口部３４の幅ｗ’の
２０倍以内とするとともに、他方の溝状の開口部（図示
省略）と溝配線に関与しない溝状の開口部３５との間隔
を溝状の開口部３４の幅の２０倍以内とする。もし、溝
状の開口部３４どうしの間隔がその溝状の開口部３４の
幅の４０倍を超えるような場合には、溝配線に関与しな
い溝状の開口部３５を２本形成して、上記条件を満足す
るようにする。
【００６７】次いで、図７の（２）に示すように、上記
パターニングしたレジスト膜３３をエッチングマスクに
用いて上記ハードマスク３２をエッチングし、例えば幅
が０．３μｍの溝状の開口部３６、３７を形成する。開
口部３６は、配線を埋め込む溝を形成するためのもの
で、開口部３７はダミー溝となる凹部を形成するための
ものである。
【００６８】続いて、図７の（３）に示すように、上記
パターニングしたハードマスク３２をエッチングマスク
に用いて上記低誘電率有機絶縁膜３１をエッチングし、
例えば幅が０．３μｍの溝１６を形成すると同時にダミ
ー溝となる凹部１９を形成する。このようにして、最も
外側の溝１６（１６Ａ）との間隔が溝１６の幅ｗの２０
倍以内の距離ｄで、かつ溝１６Ａにそって連続的に凹部
１９が形成される。
【００６９】上記エッチングでは、例えばＥＣＲ（Elec
tron Cycrotron Resonance）プラズマエッチング装置を
用い、エッチング条件を以下のように設定する。その一
例として、エッチングガスには窒素（流量：４０ｓｃｃ
ｍ）とヘリウム（流量：１６５ｓｃｃｍ）とを用い、エ
ッチング雰囲気の圧力を０．８Ｐａ、マイクロ波パワー
を５００Ｗ（２．４５ＧＨｚ）、ＲＦパワーを１００
Ｗ、基板温度を−５０℃に設定する。ここで、レジスト
膜とポリアリルエーテルの被エッチング特性が酷似して
いるため、レジスト膜３３は短時間でエッチング除去さ
れ、その後は上記ハードマスク３２がエッチングマスク
としての機能を果たす。
【００７０】次に、図７の（４）に示すように、例えば
ＤＣマグネトロンスパッタリングによって、上記各溝１
６の内壁および第２の絶縁膜１５上に、例えば窒化タン
タルを５０ｎｍの厚さに堆積してバリアメタル層１７を
形成する。さらに銅を例えば１５０ｎｍの厚さに堆積し
て、電解メッキのシード層（図示省略）を形成する。こ
のようにして、シングルダマシン構造を形成する。
【００７１】上記窒化タンタルの堆積条件としては、一
例として、ターゲットにタンタルターゲットを用い、プ
ロセスガスにアルゴン（流量：６０ｓｃｃｍ）と窒素
（流量：４０ｓｃｃｍ）とを用いて、成膜雰囲気の圧力
を０．４Ｐａ、ＤＣパワーを６ｋＷ、成膜温度を２００
℃に設定する。また上記銅の堆積条件としては、一例と
して、ターゲットに銅ターゲットを用い、プロセスガス
にアルゴン（流量：１００ｓｃｃｍ）を用いて、成膜雰
囲気の圧力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、成膜
温度を１００℃に設定する。
【００７２】次に、図７の（５）に示すように、銅電解
メッキ法によって、上記各溝１６および凹部１９の各内
部に銅を埋め込む。その際、第２の絶縁膜１５上にもバ
リアメタル層を介して銅が堆積される。その後、例えば
化学的機械研磨法（ＣＭＰ：Chemical Mechanical Poli
shing 法）によって、第２の絶縁膜１５上の余分な銅お
よびバリアメタル層を除去し、溝１６の内部にバリアメ
タル層１７を介して銅からなる溝配線１８を形成する。
その際、凹部１９の内部にもバリアメタル層１７を介し
て銅が埋め込まれ、ダミー配線２０が形成される。
【００７３】ところが、複数の溝配線１８からなる溝配
線群２２の外側に形成されている凹部１９は、前記従来
の技術および発明が解決しようとする課題で述べたよう
に、バリアメタル層１７〔前記図７の（４）参照〕の圧
縮応力により変形を来し、そのため、銅の埋め込みが十
分に行われず、ボイド（図示省略）が発生することがあ
るが、この凹部１９に形成されるダミー配線２０はデバ
イスの配線として機能しないものであるため、デバイス
の信頼性上は特に問題とはならない。
【００７４】上記第１の製造方法に係わる実施の形態で
は、第２の絶縁膜１５に溝１６を形成する際に、その溝
１６の周辺に、溝１６の幅ｗの２０倍以内の間隔ｄで、
かつ溝１６にそって連続的に、凹部１９を形成すること
から、その後にバリアメタル層１７を形成した際に、第
２の絶縁膜１５の広い領域１５Ａに形成されていたバリ
アメタル層１７の持つ圧縮応力は凹部１９に集中する。
そのため、溝１６Ａに加わる圧縮応力は緩和され、溝１
６Ａと凹部１９間のバリアメタル層１７の圧縮応力のみ
になるため、溝１６Ａの変形が抑制される。
【００７５】すなわち、溝１６と凹部１９との間に形成
されたバリアメタル層１７が持つ圧縮応力では、溝１
６、特に複数の溝１６の最も外側にある溝１６Ａを変形
させるに至らない。言い換えれば、溝１６Ａと凹部１９
との間のバリアメタル層１７は、溝１６Ａを変形させる
だけの圧縮応力を持っていない。したがって、バリアメ
タル層１７の圧縮応力が溝１６Ａに集中しても溝１６Ａ
が変形することはない。その結果、溝１６Ａの内部にボ
イドを発生することなく導電体の銅の埋め込みが良好に
行われる。溝１６の形状が保たれる。
【００７６】上記説明では、いわゆるシングルダマシン
法による溝配線の形成方法を説明したが、いわゆるデュ
アルダマシン法によって溝配線を形成する際にも、上記
のようなバリアメタル層の圧縮応力を緩和させる凹部を
形成することが可能である。この場合には、デュアルダ
マシン法によって溝配線を形成するための溝を形成する
際に、凹部も併せて形成すればよい。
【００７７】上記各凹部の断面形状は、上記示したよう
に、矩形断面形状に限定されることはなく、Ｖ字形状で
あっても、Ｕ字形状であってもよい。次に、本発明の第
２の製造方法として、略Ｖ字形状の凹部を形成する製造
方法に係わる第１の実施の形態を、図８〜図１０の製造
工程図によって説明する。
【００７８】図８の（１）に示すように、半導体基板
（図示省略）上には所定の素子（図示省略）が形成さ
れ、その半導体基板上にそれらの素子を覆う第１の層間
絶縁膜５１が形成されている。この第１の層間絶縁膜５
１には接続孔（図示省略）が形成され、その接続孔の内
部にはプラグ（図示省略）が形成されている。さらに第
１の層間絶縁膜５１上には第２の層間絶縁膜５２が形成
されている。この第２の層間絶縁膜５２には、溝５３が
形成され、その溝５３の内部には、バリアメタル層５４
を介して銅を埋め込んで形成した溝配線５５が設けられ
ている。そしてその溝配線５５を覆う状態に上記第２の
層間絶縁膜５２上には拡散防止層５６が形成されてい
る。この拡散防止層５６は、例えばプラズマＣＶＤ法に
より窒化シリコンを５０ｎｍの厚さに堆積して形成され
ている。このような基板５０を準備する。
【００７９】次いで、例えば回転塗布法により、上記基
板５０の拡散防止層５６上に第１の低誘電率有機絶縁膜
材料として、例えばポリアリールエーテルを８００ｎｍ
の厚さに塗布した後、例えば４００℃でキュアを行っ
て、第１の絶縁膜６１を形成する。次に、プラズマＣＶ
Ｄ法により、上記第１の絶縁膜６１上に、エッチングス
トッパ層６２を例えば酸化シリコンを１００ｎｍの厚さ
に堆積して形成する。このようにして、第１の絶縁膜６
０を第１の低誘電率有機絶縁膜６１とエッチングストッ
パ層６２で形成する。
【００８０】続いて、上記エッチングストッパ層６２上
にレジストを塗布してレジスト膜６３を形成した後、リ
ソグラフィー技術により上記レジスト膜６３に接続孔を
形成するための所定の開口部６４を形成するとともに、
溝配線が形成される平面視的位置より所定距離離れた位
置に溝パターン６５を形成する。
【００８１】次いで、図８の（２）に示すように、上記
パターニングしたレジスト膜６３をエッチングマスクに
用いて上記エッチングストッパ層６２をエッチングし、
例えば径が０．３μｍの接続孔を開口するための開口部
６６およびダミー溝となる第１の凹部を形成するための
開口溝６７を形成する。
【００８２】続いて、図８の（３）に示すように、上記
パターニングしたエッチングストッパ層６２をエッチン
グマスクに用いて上記第１の低誘電率有機絶縁膜６１を
エッチングし、例えば径が０．３μｍの接続孔６８を形
成すると同時に第１の凹部６９を例えば１．２μｍの幅
に形成する。この第１の凹部６９の幅は、１．０μｍ以
上３．０μｍ以下程度に形成することが好ましい。
【００８３】上記エッチングでは、例えばＥＣＲ（Elec
tron Cycrotron Resonance）プラズマエッチング装置を
用い、エッチング条件を以下のように設定する。その一
例として、エッチングガスには窒素（流量：４０ｓｃｃ
ｍ）とヘリウム（流量：１６５ｓｃｃｍ）とを用い、エ
ッチング雰囲気の圧力を０．８Ｐａ、マイクロ波パワー
を５００Ｗ（２．４５ＧＨｚ）、ＲＦパワーを１００
Ｗ、基板温度を−５０℃に設定する。ここで、レジスト
膜とポリアリルエーテルの被エッチング特性が酷似して
いるため、レジスト膜６３は短時間でエッチング除去さ
れ、その後は上記ハードマスク６２がエッチングマスク
としての機能を果たす。
【００８４】次に図９の（４）に示すように、上記第１
の低誘電率有機絶縁膜６１を形成するのと同様にして、
回転塗布法により、ポリアリールエーテルを５００ｎｍ
の厚さに堆積した後、４００℃でキュアを行って、第２
の低誘電率有機絶縁膜７１を形成し、接続孔６８および
第１の凹部６９を埋め戻す。この際、接続孔６８上部の
第２の低誘電率有機絶縁膜７１はほぼ平坦化されるが、
第１の凹部６９上の第２の低誘電率有機絶縁膜７１に
は、第１の凹部６９に沿って窪み７２が形成される。こ
の窪み７２は、塗布特性により、第１の凹部６９の幅
が、１．０μｍ以上３．０μｍ以下程度のときに生じ易
い。
【００８５】次に、プラズマＣＶＤ法により、上記第２
の低誘電率有機絶縁膜７１上に、ポリアリルエーテルを
エッチングする際のハードマスク７３を、例えば酸化シ
リコンを１００ｎｍの厚さに堆積して形成する。このよ
うにして、第２の絶縁膜７０を第２の低誘電率有機絶縁
膜７１とハードマスク７３とで構成する。その際、上記
窪み７２によりハードマスク７３には第２の凹部７４が
形成される。
【００８６】続いて、ハードマスク７３上にレジストを
塗布してレジスト膜７５を形成した後、リソグラフィー
技術により上記レジスト膜７５に溝を形成するための溝
状の開口部７６を形成する。
【００８７】次いで、図９の（５）に示すように、上記
パターニングしたレジスト膜７５をエッチングマスクに
用いて上記ハードマスク７３をエッチングし、例えば幅
が０．３μｍの溝状の開口部７７を形成する。
【００８８】続いて、図９の（６）に示すように、上記
パターニングしたハードマスク７３をエッチングマスク
に用いて上記第２、第１の低誘電率有機絶縁膜７１をエ
ッチングし、第２の低誘電率有機絶縁膜７１に例えば幅
が０．３μｍの溝７８を形成するとともに、エッチング
ストッパ層６２をエッチングマスクにして、第１の低誘
電率有機絶縁膜６１に接続孔７９を再び形成する。最後
に接続孔７９の底部にある拡散防止層５６をエッチング
して除去する。
【００８９】上記第２の低誘電率有機絶縁膜７１のエッ
チングは、、一例として、上記第１の低誘電率有機絶縁
膜６１のエッチングと同様の条件で行う。このエッチン
グでも、レジスト膜とポリアリルエーテルの被エッチン
グ特性が酷似しているため、レジスト膜７５は短時間で
エッチング除去され、その後は上記ハードマスク７３が
エッチングマスクとしての機能を果たす。
【００９０】次に、図１０の（７）に示すように、例え
ばＤＣマグネトロンスパッタリングによって、上記各溝
７８および接続孔７９の内壁およびハードマスク７３上
に、例えば窒化タンタルを５０ｎｍの厚さに堆積して、
バリアメタル層８１を形成する。さらに銅を例えば１０
０ｎｍの厚さに堆積して、銅シード層（図示省略）を形
成する。
【００９１】上記窒化タンタルの堆積条件としては、一
例として、ターゲットにタンタルターゲットを用い、プ
ロセスガスにアルゴン（流量：６０ｓｃｃｍ）と窒素
（流量：４０ｓｃｃｍ）とを用いて、成膜雰囲気の圧力
を０．４Ｐａ、ＤＣパワーを６ｋＷ、成膜温度を２００
℃に設定する。また上記銅の堆積条件としては、一例と
して、ターゲットに銅ターゲットを用い、プロセスガス
にアルゴン（流量：１００ｓｃｃｍ）を用いて、成膜雰
囲気の圧力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、成膜
温度を１００℃に設定する。
【００９２】次に、図１０の（８）に示すように、銅電
解メッキ法によって、上記各溝７８および接続孔７９の
内部に銅を埋め込む。その際、第２の低誘電率有機絶縁
膜７１上にもハードマスク７３、バリアメタル層８１を
介して銅が堆積される。その後、例えば化学的機械研磨
法（ＣＭＰ：Chemical Mechanical Polishing 法）によ
って、ハードマスク７３上の余分な銅およびバリアメタ
ル層を除去し、各溝７８の内部にバリアメタル層８１を
介して銅からなる溝配線８２を形成するとともに、各接
続孔７９の内部にバリアメタル層８１を介して銅からな
るプラグ８３を形成する。その際、第２の凹部７４内に
も窒化タンタル（または窒化タンタルと銅）が埋め込ま
れる。このように、第２の凹部７４に窒化タンタルおよ
び銅が残るがデバイスの信頼性上は特に問題とはならな
い。
【００９３】上記第２の製造方法では、第１の絶縁膜６
０に接続孔７９を形成する際に、その後に形成される溝
７８の下方に位置する部分の周辺でかつ接続孔７９から
所定距離だけ離れた位置に第１の凹部６９を形成し、第
２の絶縁膜６０の第２の低誘電率有機絶縁膜７１を形成
する際に第１の凹部６９上の第２の低誘電率有機絶縁膜
７１の表面に窪み７２を形成し、さらにハードマスク７
３を形成してその表面に窪み７２を転写した状態に第２
の凹部７４を形成することから、その後にバリアメタル
層８１を形成した際に、そのバリアメタル層８１の持つ
圧縮応力は、第２の凹部７４によって緩和されるので、
溝７８、特に最外部の溝７８（７８Ａ）がバリアメタル
層８１の圧縮応力によって変形することが抑制される。
その結果、各溝７８の内部にボイドを発生することなく
導電体の埋め込みが良好に行われる。
【００９４】上記第２の凹部７４を、第２の絶縁膜７０
上にバリアメタル層８１を形成した際に溝７８と第２の
凹部７４との間隔ｄを最外部の溝７８Ａの形状が保たれ
る間隔以内に、かつ溝７８Ａにそって連続的（もしくは
断続的）に形成することから、溝７８Ａと第２の凹部７
４との間に形成されたバリアメタル層８１では溝７８Ａ
を変形させるに至らない。言い換えれば、溝７８Ａと第
２の凹部７４との間のバリアメタル層８１には、溝７８
Ａを変形させるだけの圧縮応力を持っていない。そのた
め、バリアメタル層８１の圧縮応力が溝７８Ａに集中し
ても溝７８Ａが変形することがない。
【００９５】例えば第２の凹部７４と溝７８Ａとの間隔
ｄを溝７８の幅ｗの２０倍以内とすれば、通常、その間
のバリアメタル層８１の圧縮応力は溝７８Ａを変形させ
る大きさには至らない。それは、広い領域に形成られた
バリアメタル層〔図１０の（７）において、凹部７４よ
り左側に形成されているバリアメタル層の部分〕の持つ
圧縮応力が第２の凹部７４に集中するため、溝７８Ａと
第２の凹部７４間のバリアメタル層８１の圧縮応力が緩
和され、それによって溝７８Ａの変形が抑制されるため
である。また、各溝７８間の第２の絶縁膜７０上に形成
されるバリアメタル層８１は溝間の長さが短い、すなわ
ち、溝を変形させる圧縮応力をもつ長さである溝の幅ｗ
の２０倍を超える長さになっていないため、各溝７８は
溝間のバリアメタル層８１によって変形されることはな
い。その結果、各溝７８内にボイドを発生することなく
導電体の銅の埋め込みが良好に行われる。
【００９６】なお、第２の凹部７４と最外部溝７８Ａと
の間隔が溝の幅ｗの２０倍を超える場合は、その間の第
２の絶縁膜７０上に形成されたバリアメタル層８１のも
つ圧縮応力によって、最外部溝７８Ａが変形することに
なる。したがって、第２の凹部７４と最外部溝７８Ａと
の間隔ｄは溝の幅ｗの２０倍以内とすることが必要とな
る。
【００９７】次に、本発明の第２の製造方法に係わる第
２の実施の形態として、略Ｖ字形状の凹部を形成する製
造方法を、図１１〜図１２の製造工程図によって説明す
る。なお、図１１、図１２では、前記図８〜図１０によ
って説明した構成部品と同様のものには同一符号を付与
した。
【００９８】図１１の（１）に示すように、半導体基板
（図示省略）上には所定の素子（図示省略）が形成さ
れ、その半導体基板上にそれらの素子を覆う第１の層間
絶縁膜５１が形成されている。この第１の層間絶縁膜５
１には接続孔（図示省略）が形成され、その接続孔の内
部にはプラグ（図示省略）が形成されている。さらに第
１の層間絶縁膜５１上には第２の層間絶縁膜５２が形成
されている。この第２の層間絶縁膜５２には、溝５３が
形成され、その溝５３の内部には、バリアメタル層５４
を介して銅を埋め込んで形成した溝配線５５が設けられ
ている。そしてその溝配線５５を覆う状態に上記第２の
層間絶縁膜５２上には拡散防止層５６が形成されてい
る。この拡散防止層５６は、例えばプラズマＣＶＤ法に
より窒化シリコンを５０ｎｍの厚さに堆積して形成され
ている。このような基板５０を準備する。
【００９９】次いで、ＣＶＤ法により、上記拡散防止層
５６上に、例えば酸化シリコンを８００ｎｍの厚さに堆
積して第１の絶縁膜９１を形成する。
【０１００】続いて、上記第１の絶縁膜９１上にレジス
トを塗布してレジスト膜６３を形成した後、リソグラフ
ィー技術により上記レジスト膜６３に接続孔を形成する
ための所定の開口部６４を形成するとともに、溝配線が
形成される平面視的位置より所定距離離れた位置に溝パ
ターン６５を形成する。
【０１０１】次いで、図１１の（２）に示すように、上
記パターニングしたレジスト膜６３をエッチングマスク
に用いて、上記第１の絶縁膜９１をエッチングし、例え
ば径が０．３μｍの接続孔６８を形成すると同時にダミ
ー溝となる第１の凹部６９を例えば１．２μｍの幅の溝
で形成する。このエッチングでは、通常の反応性イオン
エッチングを用いる。この第１の凹部６９の幅は、１．
０μｍ以上３．０μｍ以下程度に形成することが好まし
い。その後、レジスト膜６３を除去する。
【０１０２】次に図１１の（３）に示すように、回転塗
布法により、上記第１の絶縁膜９１上に、ポリアリール
エーテルを５００ｎｍの厚さに堆積した後、４００℃で
キュアを行って、低誘電率有機絶縁膜９２を形成し、接
続孔６８および第１の凹部６９を埋め戻す。この際、接
続孔６８上部の低誘電率有機絶縁膜９２はほぼ平坦化さ
れるが、第２の凹部６９の上部の低誘電率有機絶縁膜９
２には、第１の凹部６９に沿って窪み７２が形成され
る。この窪み７２は、塗布特性により、第１の凹部６９
の幅が、１．０μｍ以上３．０μｍ以下程度のときに生
じ易い。
【０１０３】次に、プラズマＣＶＤ法により、上記低誘
電率有機絶縁膜９２上に、ポリアリルエーテルをエッチ
ングする際のハードマスク７３を、例えば酸化シリコン
を１００ｎｍの厚さに堆積して形成する。このようにし
て、第２の絶縁膜９０を低誘電率有機絶縁膜９２とハー
ドマスク７３とで構成する。その際、上記窪み７２によ
りハードマスク７３には第２の凹部７４が形成される。
【０１０４】続いて、ハードマスク７３上にレジストを
塗布してレジスト膜７５を形成した後、リソグラフィー
技術により上記レジスト膜７５に溝を形成するための溝
状の開口部７６を形成する。
【０１０５】次いで、上記パターニングしたレジスト膜
７５をエッチングマスクに用いて上記ハードマスク７３
をエッチングし、例えば幅が０．３μｍの溝状の開口部
７７を形成する。
【０１０６】続いて、図１２の（４）に示すように、上
記パターニングしたハードマスク７３をエッチングマス
クに用いて上記低誘電率有機絶縁膜９２をエッチング
し、例えば幅が０．３μｍの溝７８を形成するととも
に、上記第１の絶縁膜９１をエッチングストッパにし
て、第１の絶縁膜９１に接続孔７９（６８）を再び形成
する。最後に接続孔７９の底部にある拡散防止層５６を
エッチングする。
【０１０７】上記低誘電率有機絶縁膜９２のエッチング
では、例えばＥＣＲ（Electron Cycrotron Resonance）
プラズマエッチング装置を用い、エッチング条件を以下
のように設定する。その一例として、エッチングガスに
は窒素（流量：４０ｓｃｃｍ）とヘリウム（流量：１６
５ｓｃｃｍ）とを用い、エッチング雰囲気の圧力を０．
８Ｐａ、マイクロ波パワーを５００Ｗ（２．４５ＧＨ
ｚ）、ＲＦパワーを１００Ｗ、基板温度を−５０℃に設
定する。ここで、レジスト膜とポリアリルエーテルの被
エッチング特性が酷似しているため、レジスト膜７５は
短時間でエッチング除去され、その後は上記ハードマス
ク７３がエッチングマスクとしての機能を果たす。
【０１０８】次に、図１２の（５）に示すように、例え
ばＤＣマグネトロンスパッタリングによって、上記各溝
７８および接続孔７９の内壁およびハードマスク７３上
に、例えば窒化タンタルを５０ｎｍの厚さに堆積して、
バリアメタル層８１を形成する。さらに銅を例えば１０
０ｎｍの厚さに堆積して、銅シード層（図示省略）を形
成する。
【０１０９】上記窒化タンタルの堆積条件としては、一
例として、ターゲットにタンタルターゲットを用い、プ
ロセスガスにアルゴン（流量：６０ｓｃｃｍ）と窒素
（流量：４０ｓｃｃｍ）とを用いて、成膜雰囲気の圧力
を０．４Ｐａ、ＤＣパワーを６ｋＷ、成膜温度を２００
℃に設定する。また上記銅の堆積条件としては、一例と
して、ターゲットに銅ターゲットを用い、プロセスガス
にアルゴン（流量：１００ｓｃｃｍ）を用いて、成膜雰
囲気の圧力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、成膜
温度を１００℃に設定する。
【０１１０】次に、銅電解メッキ法によって、上記各溝
７８および接続孔７９の内部に銅を埋め込む。その際、
低誘電率有機絶縁膜９２上にもハードマスク７３、バリ
アメタル層８１を介して銅が堆積される。その後、例え
ば化学的機械研磨法（ＣＭＰ：Chemical Mechanical Po
lishing 法）によって、ハードマスク７３上の余分な銅
およびバリアメタル層を除去し、各溝７８の内部にバリ
アメタル層８１を介して銅からなる溝配線８２を形成す
るとともに、各接続孔７９の内部にバリアメタル層８１
を介して銅からなるプラグ８３を形成する。その際、第
２の凹部７４内にも窒化タンタル（または窒化タンタル
と銅）が埋め込まれる。このように、第２の凹部７４に
窒化タンタルおよび銅が残るがデバイスの信頼性上は特
に問題とはならない。
【０１１１】上記第２の製造方法では、第１の絶縁膜９
１に接続孔７９を形成する際に、その後に形成される溝
７８の下方に位置する部分の周辺でかつ接続孔７９から
所定距離だけ離れた位置に第１の凹部６９を形成し、第
２の絶縁膜９０の低誘電率有機絶縁膜９２を形成する際
に第１の凹部６９上の低誘電率有機絶縁膜９２の表面に
窪み７２を形成し、さらにハードマスク７３を形成して
その表面に窪み７２を転写した状態に第２の凹部７４を
形成することから、その後にバリアメタル層８１を形成
した際に、そのバリアメタル層８１の持つ圧縮応力は、
第２の凹部７４によって緩和されるので、溝７８、特に
最外部の溝７８（７８Ａ）がバリアメタル層８１の圧縮
応力によって変形することが抑制される。その結果、各
溝７８の内部にボイドを発生することなく導電体の埋め
込みが良好に行われる。
【０１１２】上記第２の凹部７４を、第２の絶縁膜９０
上にバリアメタル層８１を形成した際に溝７８と第２の
凹部７４との間隔ｄを最外部の溝７８Ａの形状が保たれ
る間隔以内に、かつ溝７８Ａにそって連続的（もしくは
断続的）に形成することから、溝７８Ａと第２の凹部７
４との間に形成されたバリアメタル層８１では溝７８Ａ
を変形させるに至らない。言い換えれば、溝７８Ａと第
２の凹部７４との間のバリアメタル層８１には、溝７８
Ａを変形させるだけの圧縮応力を持っていない。そのた
め、バリアメタル層８１の圧縮応力が溝７８Ａに集中し
ても溝７８Ａが変形することがない。
【０１１３】例えば第２の凹部７４と溝７８Ａとの間隔
ｄを溝７８の幅ｗの２０倍以内とすれば、通常、その間
のバリアメタル層８１の圧縮応力は溝７８Ａを変形させ
る大きさには至らない。それは、広い領域に形成られた
バリアメタル層〔図１２の（５）において、凹部７４よ
り左側に形成されるバリアメタル層の部分〕の持つ圧縮
応力が第２の凹部７４に集中するため、溝７８Ａと第２
の凹部７４間のバリアメタル層８１の圧縮応力が緩和さ
れ、それによって溝７８Ａの変形が抑制されるためであ
る。また、各溝７８間の第２の絶縁膜９０上に形成され
るバリアメタル層８１は溝間の長さが短い、すなわち、
溝を変形させる圧縮応力をもつ長さである溝の幅ｗの２
０倍を超える長さになっていないため、各溝７８は溝間
のバリアメタル層８１によって変形されることはない。
その結果、各溝７８内にボイドを発生することなく導電
体の銅の埋め込みが良好に行われる。
【０１１４】なお、第２の凹部７４と最外部溝７８Ａと
の間隔が溝の幅ｗの２０倍を超える場合は、その間の第
２の絶縁膜９０上に形成されたバリアメタル層８１のも
つ圧縮応力によって、最外部溝７８Ａが変形することに
なる。したがって、第２の凹部７４と最外部溝７８Ａと
の間隔ｄは溝の幅ｗの２０倍以内とすることが必要とな
る。
【０１１５】上記各実施の形態で用いた酸化シリコンに
替えて、ＳｉＯx （ＣＨ3 ）y を主成分とする絶縁体材
料を用いることも可能である。ここでは、ＣＶＤ法を用
いて、プロセスガスにＨ2 Ｏ2 （流量：１００ｓｃｃ
ｍ）とモノメチルシラン（流量：１０ｓｃｃｍ）とを用
い、基板温度を０℃、成膜雰囲気の圧力を１３ｋＰａに
設定して、１００ｎｍの厚さに形成した。同様に、ナノ
ポーラスシリカを用いることも可能である。ナノポーラ
スシリカの堆積方法としては、回転塗布装置を用いて塗
布を行った後、１００℃でエージングを行い、次いで１
００℃で乾燥処理を行い、その後、３００℃でアニーリ
ングを行う。同様に、シラノール〔ＳｉＯ（ＣＨ3 ）〕
とＣx Ｆy の共重合体を主成分とする絶縁体材料を用い
ることができる。その堆積方法としては、回転塗布装置
を用いて塗布を行った後、１００℃で乾燥処理を行い、
その後、３００℃でアニーリングを行う。
【０１１６】上記各実施の形態では、低誘電率有機材料
にポリアリルエーテルを用いたが、その他に、一例とし
て、環状フッ素樹脂・シクロヘキサン共重合体、フッ化
ポリアリルエーテル系樹脂、フッ化ポリイミド樹脂、ポ
リペンタフルオロスチレン、ポリテトラフルオロエチレ
ン系樹脂、ポリフッ化ナフタレン、ポリイミド系樹脂等
のうちから選択して用いることが可能である。また、有
機絶縁体材料に限定されることはなく、酸化シリコンよ
りも機械的強度の弱い無機絶縁体材料、例えばキセロゲ
ルもしくはナノポーラスシリカを用いることも可能であ
る。
【０１１７】上記各実施の形態では、配線材料に銅を用
いたが、その他に、一例として、銅−ジルコニウム合金
のような銅合金、アルミニウム、アルミニウム−シリコ
ン、アルミニウム−シリコン−銅、アルミニウム−銅の
ようなアルミニウム合金、金もしくはニッケルを用いる
ことも可能である。
【０１１８】上記各実施の形態では、バリアメタル層に
窒化タンタルを用いたが、その他に、チタン、タンタ
ル、窒化チタン、タングステン、窒化タングステンもし
くは窒化ケイ化タングステンからなる単層膜、または窒
化タンタルを含めた上記材料群から選択される積層膜で
形成することも可能である。また、バリアメタル層は、
スパッタリングの他にＣＶＤ法によって形成することも
可能である。
【０１１９】
【発明の効果】以上、説明したように本発明の半導体装
置によれば、溝配線が形成される溝から所定の間隔以内
の絶縁膜に凹部が形成されているので、溝内にバリアメ
タル層を形成した際に絶縁膜の表面に形成されるバリア
メタル層の圧縮応力は、凹部によって緩和される。その
ため、凹部と溝との間では、バリアメタル層の持つ圧縮
応力は絶縁膜を変形させて溝を変形させる大きさにはな
らないので、溝の変形は起こらない。よって、溝配線部
分におけるボイド発生等の問題が回避でき、配線信頼性
の高い半導体装置となる。
【０１２０】本発明の第１の製造方法によれば、絶縁膜
に溝を形成する際にその溝から所定の間隔以内の絶縁膜
に凹部を形成するので、その後にバリアメタル層を形成
した際に、そのバリアメタル層の持つ圧縮応力は凹部に
よって緩和することができる。そのため、バリアメタル
層の圧縮応力によって絶縁膜の変形を抑制することがで
きるので、溝の変形も抑制することができる。よって、
溝内にボイドを発生することなく導電体の埋め込みを良
好に行うことができるため、溝配線部分におけるボイド
発生等の問題が回避することができ、配線信頼性の高い
半導体装置を製造することができる。
【０１２１】本発明の第２の製造方法によれば、第１の
絶縁膜に接続孔を形成する際に、第１の絶縁膜における
第２の絶縁膜に形成される溝の下方に位置する部分の周
辺でかつ接続孔から所定距離だけ離れた位置に第１の凹
部を形成し、第２の絶縁膜を形成する際に第１の凹部上
の第２の絶縁膜表面に第２の凹部を形成するので、その
後にバリアメタル層を形成した際に、そのバリアメタル
層の持つ圧縮応力は第２の凹部によって緩和することが
できる。そのため、バリアメタル層の圧縮応力によって
第２の絶縁膜の変形を抑制することができるので、溝の
変形の抑制することができる。よって、溝内にボイドを
発生することなく導電体の埋め込みを良好に行うことが
できるため、溝配線部分におけるボイド発生等の問題が
回避することができ、配線信頼性の高い半導体装置を製
造することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置に係わる第１の実施の形態
の概略構成図である。
【図２】本発明の半導体装置に係わる第２の実施の形態
の概略構成図である。
【図３】バリアメタル層の圧縮応力を緩和させる凹部の
配置態様の説明図である。
【図４】バリアメタル層の圧縮応力を緩和させる凹部の
配置態様の説明図である。
【図５】バリアメタル層の圧縮応力を緩和させる凹部の
配置態様の説明図である。
【図６】バリアメタル層の圧縮応力を緩和させる凹部の
配置態様の説明図である。
【図７】本発明の第１の製造方法に係わる実施の形態の
製造工程図である。
【図８】本発明の第２の製造方法に係わる第１の実施の
形態の製造工程図である。
【図９】本発明の第１の製造方法に係わる第１の実施の
形態の製造工程図（続き１）である。
【図１０】本発明の第１の製造方法に係わる第１の実施
の形態の製造工程図（続き２）である。
【図１１】本発明の第２の製造方法に係わる第２の実施
の形態の製造工程図である。
【図１２】本発明の第２の製造方法に係わる第２の実施
の形態の製造工程図（続き）である。
【図１３】従来の技術の説明図である。
【図１４】課題の説明図である。
【符号の説明】
１１…基板、１５…第２の絶縁膜、１６…溝、１７…バ
リアメタル層、１８…溝配線、１９…凹部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB04 BB32 DD03 DD08 DD37 DD52 DD65 DD72 EE18 FF06 FF11 FF13 FF17 FF22 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 KK32 MM01 MM02 MM17 NN06 NN07 PP17 PP27 QQ09 QQ12 QQ25 QQ28 QQ37 QQ48 QQ74 RR04 RR21 SS15 SS22 UU04 VV01 WW01 WW09 XX00 XX01 XX19 XX25

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基板上の有機材料からなる絶縁膜に形成
    した溝と、 前記溝の少なくとも内壁に形成したバリアメタル層と、 前記バリアメタル層を介して前記溝の内部に埋め込まれ
    てなる溝配線と を有する半導体装置において、 前記絶縁膜における前記溝配線の周辺に凹部が形成され
    ていることを特徴とする半導体装置。
  2. 【請求項２】 前記凹部は、前記溝から所定間隔以内で
    かつ前記溝にそって連続的もしくは断続的に形成されて
    いることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記溝は、所定間隔に配置された複数の
    溝からなる溝群の最外部に設けられたものであり、 前記凹部は、前記溝群の外側に前記溝群の最外部に設け
    られた溝から所定間隔以内でかつ該溝にそって連続的も
    しくは断続的に形成されていることを特徴とする請求項
    １記載の半導体装置。
  4. 【請求項４】 基板上の有機材料からなる絶縁膜に溝を
    形成する工程と、 前記溝の少なくとも内壁にバリアメタル層を形成する工
    程と、 前記バリアメタル層を介して前記溝の内部に導電体を埋
    め込む工程と、 前記絶縁膜上の余分な導電体および余分なバリアメタル
    層を除去する工程とを備えた半導体装置の製造方法にお
    いて、 前記絶縁膜に溝を形成する際に前記溝の周辺に凹部を形
    成することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記絶縁膜上に前記バリアメタル層を形
    成した際に、前記凹部を、前記溝との間隔が前記溝の形
    状を保つ所定間隔以内に、かつ前記溝にそって連続的も
    しくは断続的に形成することを特徴とする請求項４記載
    の半導体装置の製造方法。
  6. 【請求項６】 前記溝を、所定間隔に配置された複数の
    溝からなる溝群の最外部に設けられたもので構成し、 前記絶縁膜上に前記バリアメタル層を形成した際に、前
    記凹部を、前記溝群の最外部に設けられた溝との間隔が
    前記溝群の最外部に設けられた溝の形状を保つ所定間隔
    以内に、かつ前記溝群の最外部に設けられた溝にそって
    連続的もしくは断続的に形成することを特徴とする請求
    項４記載の半導体装置の製造方法。
  7. 【請求項７】 基板上に第１の絶縁膜を形成する工程
    と、 前記第１の絶縁膜に接続孔を形成する工程と、 前記第１の絶縁膜上にかつ前記接続孔を埋め込む状態に
    有機材料からなる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜に溝を形成するとともに前記接続孔を
    再び形成する工程と、 前記溝および接続孔の少なくとも各内壁にバリアメタル
    層を形成する工程と、 前記バリアメタル層を介して前記溝および接続孔の各内
    部に導電体を埋め込む工程と、 前記第２の絶縁膜上の余分な導電体および余分なバリア
    メタル層を除去する工程とを備えた半導体装置の製造方
    法において、 前記第１の絶縁膜に前記接続孔を形成する際に、前記第
    ２の絶縁膜に形成される溝の下方に位置する部分の周辺
    でかつ前記接続孔から所定距離だけ離れた位置における
    前記第１の絶縁膜に第１の凹部を形成し、 前記第２の絶縁膜を形成する際に前記第１の凹部上の前
    記第２の絶縁膜表面に第２の凹部を形成することを特徴
    とする半導体装置の製造方法。
  8. 【請求項８】 前記第２の絶縁膜上に前記バリアメタル
    層を形成した際に、前記第２の凹部を、前記溝との間隔
    が前記溝の形状を保つ所定間隔以内に、かつ前記溝にそ
    って連続的もしくは断続的に形成することを特徴とする
    請求項７記載の半導体装置の製造方法。
  9. 【請求項９】 前記溝を、所定間隔に配置された複数の
    溝からなる溝群の最外部に設けられたもので構成し、 前記第２の絶縁膜上に前記バリアメタル層を形成した際
    に、前記凹部を、前記溝群の最外部に設けられた溝との
    間隔が前記溝群の最外部に設けられた溝の形状を保つ所
    定間隔以内に、かつ前記溝群の最外部に設けられた溝に
    そって連続的もしくは断続的に形成することを特徴とす
    る請求項７記載の半導体装置の製造方法。
JP11071297A 1999-03-17 1999-03-17 半導体装置およびその製造方法 Pending JP2000269215A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11071297A JP2000269215A (ja) 1999-03-17 1999-03-17 半導体装置およびその製造方法
TW089103964A TW444346B (en) 1999-03-17 2000-03-06 Semiconductor device and manufacture thereof
US09/524,287 US6465342B1 (en) 1999-03-17 2000-03-13 Semiconductor device and its manufacturing method
KR1020000012723A KR100655212B1 (ko) 1999-03-17 2000-03-14 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11071297A JP2000269215A (ja) 1999-03-17 1999-03-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000269215A true JP2000269215A (ja) 2000-09-29

Family

ID=13456600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11071297A Pending JP2000269215A (ja) 1999-03-17 1999-03-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6465342B1 (ja)
JP (1) JP2000269215A (ja)
KR (1) KR100655212B1 (ja)
TW (1) TW444346B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150389A (ja) * 2003-11-14 2005-06-09 Semiconductor Leading Edge Technologies Inc 半導体装置
JP2005340254A (ja) * 2004-05-24 2005-12-08 Fujikura Ltd 半導体装置およびその製造方法ならびに電子機器
US7521350B2 (en) 2002-08-15 2009-04-21 Kabushiki Kaisha Toshiba Manufacturing method of a semiconductor device
US8159073B2 (en) 2009-08-19 2012-04-17 Renesas Electronics Corporation Interposer chip and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569195B (en) * 2001-01-24 2004-01-01 Matsushita Electric Ind Co Ltd Micro-particle arranged body, its manufacturing method, and device using the same
US6709974B2 (en) * 2002-04-17 2004-03-23 Texas Instruments Incorporated Method of preventing seam defects in isolated lines
JP4174412B2 (ja) * 2003-11-07 2008-10-29 株式会社東芝 半導体装置及びその製造方法
JP2006032864A (ja) * 2004-07-21 2006-02-02 Sony Corp 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184121B1 (en) * 1997-07-10 2001-02-06 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521350B2 (en) 2002-08-15 2009-04-21 Kabushiki Kaisha Toshiba Manufacturing method of a semiconductor device
US8174125B2 (en) 2002-08-15 2012-05-08 Kabushiki Kaisha Toshiba Manufacturing method of a semiconductor device
JP2005150389A (ja) * 2003-11-14 2005-06-09 Semiconductor Leading Edge Technologies Inc 半導体装置
JP4615846B2 (ja) * 2003-11-14 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2005340254A (ja) * 2004-05-24 2005-12-08 Fujikura Ltd 半導体装置およびその製造方法ならびに電子機器
US8159073B2 (en) 2009-08-19 2012-04-17 Renesas Electronics Corporation Interposer chip and manufacturing method thereof

Also Published As

Publication number Publication date
KR20000076847A (ko) 2000-12-26
TW444346B (en) 2001-07-01
US6465342B1 (en) 2002-10-15
KR100655212B1 (ko) 2006-12-08

Similar Documents

Publication Publication Date Title
US6187672B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US20160358859A1 (en) Reducing contact resistance in vias for copper interconnects
US6191031B1 (en) Process for producing multi-layer wiring structure
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
US6404058B1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
US20220223537A1 (en) Method for fabricating interconnection using graphene
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JP2000323479A (ja) 半導体装置およびその製造方法
JP2003163266A (ja) 半導体装置の製造方法および半導体装置
US5874357A (en) Method of forming wiring structure of semiconductor device
JP2000269215A (ja) 半導体装置およびその製造方法
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US6747354B2 (en) Semiconductor devices having multilevel interconnections and methods for manufacturing the same
JP2000332106A (ja) 半導体装置およびその製造方法
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
US6133628A (en) Metal layer interconnects with improved performance characteristics
JP2000269325A (ja) 半導体装置およびその製造方法
TW202145482A (zh) 電路
US6352919B1 (en) Method of fabricating a borderless via
JPH11145138A (ja) 半導体装置およびその製造方法
JP2000150514A (ja) 配線構造およびその製造方法
JPH08139190A (ja) 半導体装置の製造方法
US6559542B1 (en) Semiconductor device and method of manufacturing the same
JP2000323569A (ja) 半導体集積回路装置およびその製造方法
JPH0590262A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028