JPH11145138A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11145138A
JPH11145138A JP30674097A JP30674097A JPH11145138A JP H11145138 A JPH11145138 A JP H11145138A JP 30674097 A JP30674097 A JP 30674097A JP 30674097 A JP30674097 A JP 30674097A JP H11145138 A JPH11145138 A JP H11145138A
Authority
JP
Japan
Prior art keywords
film
insulating film
diffusion barrier
opening
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30674097A
Other languages
English (en)
Inventor
Kenichi Takeda
健一 武田
Kenji Hinode
憲治 日野出
Ichiro Otake
一郎 大嶽
Hide Yamaguchi
日出 山口
Tadashi Ohashi
直史 大橋
Toshiyuki Mine
利之 峰
Ryoko Yamanaka
良子 山中
Misuzu Kanai
美鈴 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30674097A priority Critical patent/JPH11145138A/ja
Publication of JPH11145138A publication Critical patent/JPH11145138A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】銅配線の実効的な抵抗率を低く抑えたまま、高
信頼度の銅配線を形成した半導体装置およびその製造方
法を提供する。 【解決手段】素子が形成された基体100上の第1の絶縁
膜200と第1の拡散バリア膜201上に設けられたエッチン
グストッパ202と第2の絶縁膜203の開口部400(図1
(a))に、第2の拡散バリア膜204を堆積した(同図(b))
後、異方性ドライエッチングにより開口部400の側壁に
第2の拡散バリア膜204Aを残す(同図(c))。開口部400
を充填するように銅膜を形成後、CMP法により開口部
以外の銅膜を除去して銅配線301を形成し、保護絶縁膜2
05を設けた半導体装置が形成される(同図(d))。参照符
号300はタングステン・プラグである。 【効果】銅配線の実効的な抵抗率を増すことなく、高信
頼性の銅配線を有する半導体装置を得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、低抵抗で微細な高
信頼性の銅配線を有する半導体装置およびその製造方法
に関する。
【0002】
【従来の技術】従来、LSI(大規模集積回路)の配線
材料として、アルミニウムまたはアルミニウム合金が主
流であった。しかしアルミニウムは融点が低く(660
℃)、耐マイグレーション性に劣るため、更なるLSI
の高集積化、高速化に対応するのは困難である。
【0003】これに対して、銅はアルミニウムより融点
が1083℃と高く、電気抵抗率もバルク値でアルミニ
ウムの約2/3と低いため、次世代LSI配線材料とし
て有力である。しかし、銅配線の実現にはいくつかの課
題があり、その1つに配線絶縁膜の高信頼化がある。銅
は容易に絶縁膜中に拡散し、絶縁膜の信頼度(絶縁耐
圧)を低下させることが知られている。この問題を解決
するために、銅配線の周囲に拡散バリアである金属層を
設ける方法が提案されている。例えば、特開昭63−7
6455号公報には、絶縁膜に埋め込まれた銅配線の側
面及び上下面を、不動態を形成する金属で覆う方法が開
示されている。また、特開平6−275612号公報に
は、銅配線の側面及び下面を窒化チタンなどの導電性バ
リア膜で覆い、銅配線の上面をバリア性の絶縁膜で覆う
方法が示されている。しかし、この方法は、次の理由に
より微細な銅配線の形成方法としては適していない。銅
配線の幅が狭くなり、例えば幅が0.2μm以下になる
と、従来のようにスパッタ法でバリア膜を形成すると、
配線側面のバリア膜の厚さが薄くなり信頼性の面で問題
が生じる可能性があるとともに、配線の電気抵抗が増加
するという問題も生じるからである。
【0004】上記の問題点を解決する技術が、「199
6年インターナショナル・エレクトロン・デバイシズ・
ミーティング・テクニカル・ダイジェスト(1996
年)第365頁〜368頁(International Electron De
vices Meeting Technical Digest, 1996, pp.365-36
8)」に記載されている。この方法では、フッ素添加の酸
化シリコン膜に配線溝を形成した後、アンモニア・ガス
プラズマ照射により、フッ素添加の酸化シリコン膜の表
面に拡散バリア効果の高い酸窒化シリコン(SiON)
層を形成した後、銅配線を埋め込み、銅配線の上面はプ
ラズマCVD(Chemical Vapour Deposition)法により形
成した窒化シリコン膜を形成している。
【0005】
【発明が解決しようとする課題】しかしながら、前述し
た酸窒化シリコン層を形成した後、銅配線を埋め込み、
銅配線の上面にプラズマCVD法による窒化シリコン膜
を形成する従来例の方法によれば、次のような問題点が
ある。すなわち、プラズマにより窒化された拡散バリア
性のある酸窒化シリコン層は、熱を加えると窒素が脱離
し、拡散バリア性の低い酸化シリコンに変質するため信
頼性が低下するという点である。
【0006】また、最小間隔で配線層を形成する場合を
考慮すると、銅配線を埋め込む配線溝が同じ幅であれ
ば、導電性バリア膜を設けた場合は、設けない場合に比
べて導電性バリア膜の厚さ分だけ銅配線の幅が狭くな
り、配線の電気抵抗が増加する。しかも、一般に溝の下
面が側面よりも厚く堆積されるので、更に銅配線部分の
断面積は細くなり、配線の電気抵抗が増加するという難
点がある。
【0007】そこで、本発明の目的は、微細かつ高信頼
度を有する低抵抗の銅配線を用いた半導体装置およびそ
の製造方法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、半導体素子
が形成された基体上に第1の絶縁膜を形成し、この絶縁
膜に開口部を形成する。そして、開口部を被覆するよう
に拡散バリア膜、もしくは拡散バリア膜と接着層との積
層膜を第1の絶縁膜上に形成し、異方性エッチングによ
り開口部の側壁に拡散バリア膜、もしくは前記積層膜を
残す。この後、開口部を充填するように銅を主たる成分
とする導電体を形成するという製造方法である。
【0009】この場合、拡散バリア膜は、シリコン窒化
物、タンタル酸化物、アルミニウム酸化物、チタン酸化
物、の中から選ばれる絶縁膜、もしくは、タンタル、タ
ングステン、チタン、またはその窒化物の中から選ばれ
る導電膜、を主たる成分とする膜からなるものとする。
また、接着層は窒化チタン膜とすれば好適である。
【0010】本発明に係る半導体装置は、半導体素子が
形成された基体と、この基体上に形成された開口部を有
する絶縁膜と、絶縁膜に設けられた開口部の少なくとも
側面を覆って形成された拡散バリア膜と、拡散バリア膜
を覆って開口部を充填するように形成された銅を主たる
成分とする導電体と、この導電体と前記絶縁膜及び拡散
バリア膜を被覆すると共に導電体が充填されていない領
域上に第2の開口部を設けた第2の絶縁膜と、からなる
ことを特徴とするものである。
【0011】また、本発明に係る半導体装置の別の製造
方法では、半導体素子が形成された基体上に絶縁膜を形
成し、この絶縁膜に開口部を設け、開口部の少なくとも
側面を覆う拡散バリア膜を形成する。そして、この拡散
バリア膜を有する開口部を充填するように銅を主たる成
分とする導電体を形成し、導電体と前記絶縁膜及び拡散
バリア膜を被覆するように第2の絶縁膜を形成する。こ
の後、前記導電体が充填されていない領域上の第2の絶
縁膜に第2の開口部を設けるという製造方法である。
【0012】前記導電体が充填されていない領域上の第
2の絶縁膜に第2の開口部を設ける半導体装置およびそ
の製造方法において、拡散バリア膜を、シリコン窒化
物、タンタル酸化物、アルミニウム酸化物、チタン酸化
物、の中から選ばれる絶縁膜、もしくは、タンタル、タ
ングステン、チタン、またはその窒化物の中から選ばれ
る導電膜、を主たる成分とする膜とすれば好適であり、
第2の絶縁膜を、シリコン窒化物、タンタル酸化物、ア
ルミニウム酸化物、チタン酸化物、のいずれかを主たる
成分とする絶縁膜とすれば好適である。
【0013】
【発明の実施の形態】本発明に係る半導体装置およびそ
の製造方法の好適な実施の形態は、次の通りである。
【0014】まず、半導体素子が形成された基体上に、
第1の絶縁膜、例えば酸化シリコン膜をCVD法により
形成し、この第1の絶縁膜にホトリソグラフィー法およ
びドライエッチング法(以下、ホトエッチング技術と称
する)により開口部を形成する。次いで、開口部を被覆
するようにCVD法により拡散バリア膜、例えば酸化タ
ンタルを第1の絶縁膜上に形成し、異方性ドライエッチ
ングにより開口部の側壁に拡散バリア膜を残す。この
後、開口部を充填するように銅を主たる成分とする導電
体をスパッタ法を用いて低抵抗の銅配線層を有する半導
体装置を形成するものである。
【0015】このように開口部の側面に拡散バリア膜を
残し、開口部を被覆するように拡散バリア膜を形成した
際の、開口部下部に堆積した拡散バリア膜(通常、開口
部側面よりも開口部下部が厚く堆積する)を除去した構
造とすることにより、開口部に埋め込んだ銅配線層の断
面積が、同じ幅の開口部ならば、従来例よりも広くなる
ので、銅配線層の抵抗増加を抑え、低配線抵抗を維持す
ることができる。
【0016】特に、拡散バリア膜として絶縁膜を用いた
場合には、拡散バリア膜の厚さ分だけ開口部を拡げて銅
配線を埋め込めば良いので、同じ最小配線間隔で設計し
た場合には、従来例に比べて配線幅が広くなる。従っ
て、配線抵抗率を低く抑えたままで高信頼度な銅配線を
備えた半導体装置を得ることができる。
【0017】
【実施例】次に、本発明に係る半導体装置およびその製
造方法の更に具体的な実施例につき、添付図面を参照し
ながら以下詳細に説明する。なお、各図面は模式的に描
いており、説明に不用な箇所は省略している。
【0018】<実施例1>図1は、本発明に係る半導体
装置の製造方法の一実施例を示す図であり、同図(a)
から(d)は工程順に示した断面構造である。以下順を
追って説明する。
【0019】まず、半導体素子が形成された基体100
上に、膜厚400nmの酸化シリコンからなる第1の絶
縁膜200と、膜厚100nmの窒化シリコンからなる
第1の拡散バリア膜201をCVD法により形成した
後、第1の絶縁膜200と第1の拡散バリア膜201の
積層膜の所望の領域にホトエッチング技術を用いて開口
部を設ける。次に、基体100と電気的接続をとるため
に、この開口部をCVD法により形成したタングステン
・プラグ300で充填する。更に、膜厚50nmの窒化
シリコンからなるエッチングストッパ202と膜厚50
0nmの酸化シリコンからなる第2の絶縁膜203とを
形成した後、ホトエッチング技術を用いて開口部400
を形成した(図1(a)参照)。
【0020】次に、開口部400が設けられた第2の絶
縁膜203上に450℃でペンタエトキシタンタル(T
a(OC255)を原料ガスとしたCVD法により、
膜厚20nmの酸化タンタルからなる第2の拡散バリア
膜204を形成した後、第2の拡散バリア膜204のバ
リア性を向上させるために、例えば、450℃で30分
程度の熱処理を行った(図1(b)参照)。
【0021】次に、アルゴンガスを用いて第2の拡散バ
リア膜204に対してスパッタエッチによる異方性エッ
チングを行い、開口部400の側壁に第2の拡散バリア
膜204Aを残した(図1(c)参照)。
【0022】次に、スパッタ法により開口部400を充
填するように銅膜を形成し、アルゴン雰囲気中において
450℃で5分間の熱処理をした後、CMP(化学的機
械研磨:Chemical Mechanical Polishing)法により開
口部400以外の領域の銅膜を除去することにより銅配
線301を形成する。さらに、保護絶縁膜205として
CVD法により膜厚100nmの窒化シリコン膜を形成
し、図1(d)に示した構造の半導体装置を得ることが
できた。
【0023】この他に、第2の拡散バリア膜204とし
てスパッタ法により膜厚50nmの窒化チタン膜を設け
た試料(窒化チタンバリア試料)、第2の拡散バリア膜
204のない試料(バリアなし試料)、第2の拡散バリ
ア膜204がなく第2の絶縁膜203の表面をアンモニ
アプラズマで処理した試料(プラズマ窒化バリア試料)
とを作成した。
【0024】このようにして形成した銅配線を有する半
導体装置における絶縁膜の信頼度を定電圧ストレス法に
より調べた。表1は実使用条件に外挿した各試料におけ
る絶縁膜のTDDB(時間依存性絶縁破壊:Time Depen
dent Dielectric Breakdown)寿命である。
【0025】
【表1】
【0026】表1より、第2の拡散バリア膜204とし
て、酸化タンタルを設けた試料(酸化タンタルバリア試
料)、窒化チタンバリア試料、プラズマ窒化バリア試料
では、10年以上の寿命を持つが、第2の拡散バリア膜
204を設けない試料の寿命は2年強である。また、上
記各試料を450℃で3時間熱処理した後のTDDB寿
命を測定したところ、酸化タンタルバリア試料、窒化チ
タンバリア試料、バリアなし試料では寿命の低下はわず
かであったが、プラズマ窒化バリア試料では寿命が急激
に低下し、寿命が10年を下回ることが分かった。
【0027】図2は、上記の各試料の実効的な配線抵抗
率の配線幅依存性を示す特性線図である。酸化タンタル
バリア試料、バリアなし試料、プラズマ窒化バリア試料
では配線幅0.25μmでも配線の実効的な抵抗率を
2.1μΩcm以下に抑えることができる。これに対し
て、窒化チタンバリア試料では、配線幅が狭くなるにつ
れ実効的な配線抵抗率が急激に増大した。
【0028】すなわち、銅配線の側壁に酸化タンタルな
どの拡散バリア膜を形成すれば、配線抵抗率を低く抑え
たまま、高信頼度の銅配線をもつ半導体装置を形成する
ことが可能となる。
【0029】本実施例では、第2の拡散バリア膜204
として酸化タンタルを用いたが、特にこの材料に限定さ
れるわけではなく、酸化アルミニウム、酸化チタン、窒
化シリコンなどの絶縁膜、タンタル、タングステン、チ
タン、またはその窒化物等の導電膜でも同様の効果が期
待できる。第2の拡散バリア膜204として上記絶縁膜
を用いる場合は、第2の開口部400の幅を、必要な配
線幅よりも側壁に設ける絶縁膜の厚さ分だけ広くしてお
けば、配線幅の減少および配線間隔の減少もなく設計通
りの配線が得られる利点がある。また、第2の拡散バリ
ア膜204として上記導電膜を用いる場合は、配線間隔
が上記絶縁膜を用いる場合と同じであれば、導電膜の厚
さ分だけ幅が狭くなるが、従来例のように開口部400
の下面には第2の拡散バリア膜を設けていないので、従
来例よりも断面積が広い分だけ配線抵抗を低くすること
ができる。
【0030】また、本実施例では、銅配線の上下面に窒
化シリコンからなる保護絶縁膜205、第1の拡散バリ
ア膜201を設けたが、窒化シリコン膜を酸化タンタ
ル、酸化アルミニウム、酸化チタンで置き換えても同等
の信頼度を得ることが可能である。なお、半導体チップ
の動作温度や電界強度によっては、これら絶縁膜を設け
ずとも信頼度を確保することが可能である。
【0031】更に、本実施例では、銅の成膜法としてス
パッタ法を用いたが、この方法に限定されるものではな
く、CVD法、メッキ法などによっても成膜可能であ
る。
【0032】また更に、本実施例では、第2の拡散バリ
ア膜204の上に直接銅膜を形成したが、接着性等で問
題がある場合には銅膜と第2の拡散バリア膜204との
間に接着層を設けることも可能である。図1(b)に示
した工程においてCVD法により第2の拡散バリア膜2
04を形成した後、引き続いて原料ガスを入れ換え、第
2の拡散バリア膜204上に接着層として例えば窒化チ
タン膜を10nm程度形成する。次いで、第2の拡散バ
リア膜204のバリア性向上のための熱処理後、図1
(c)の工程において第2の拡散バリア膜204と接着
層(窒化チタン膜)との積層膜に対してスパッタエッチ
による異方性エッチングを行い、開口部400の側壁に
この積層膜を残した後、図1(d)で述べた銅の成膜工
程に移れば良い。なお、接着層は、接着力が確保できる
範囲内で薄ければ薄い程よいことは言うまでもない。
【0033】<実施例2>図3は、本発明に係る半導体
装置の製造方法の別の実施例を示す図であり、同図
(a)から(d)は工程順に示した断面構造である。な
お、図3において実施例1の図1に示した構成部分と同
一の構成部分には同じ参照符号を付してある。図3
(a)に示した構造は、実施例1の図1(a)と同じで
あるので、この製造工程の詳細な説明は省略し、図3
(b)以降の工程について説明する。
【0034】開口部400が設けられた第2の絶縁膜2
03上に450℃でジシランを原料ガスとしたCVD法
により、膜厚5nmの薄いシリコン膜を形成した後、R
F(高周波)放電によりプラズマ化したアンモニアガス
すなわちアンモニアプラズマを試料に10分間照射し、
窒化シリコンからなる第3の拡散バリア膜206を形成
した(図3(b)参照)。
【0035】次に、アルゴンガスを用いて第3の拡散バ
リア膜206に対してスパッタエッチによる異方性エッ
チングを行い、開口部400の側壁に第3の拡散バリア
膜206Aを残した(図3(c)参照)。
【0036】次に、スパッタ法により開口部400を充
填するように銅膜を形成し、アルゴン雰囲気中で450
℃で5分間の熱処理をした後、CMP法により開口部4
00以外の領域の銅膜を除去することにより銅配線30
1を形成する。さらに、保護絶縁膜205としてCVD
法により膜厚100nmの窒化シリコン膜を形成し、図
3(d)に示した構造の半導体装置を得ることができ
た。
【0037】このようにして形成した試料のTDDB寿
命と配線の実効的な抵抗率を測定したところ、実施例1
に記載した酸化タンタルを第2の拡散バリア膜とした時
と同等の性能が得られた。また、このようにして形成し
た試料に関して、450℃で3時間の熱処理をした後、
TDDB寿命を測定したところ寿命の低下はわずかであ
った。
【0038】このように本実施例によれば、薄いシリコ
ン膜を形成した後、アンモニアプラズマによりこの薄い
シリコン膜を窒化し、スパッタエッチを用いた異方性エ
ッチングにより銅配線の側面に窒化シリコン膜を形成す
ることでも、高信頼度かつ低抵抗な銅配線を有する半導
体装置を得ることができた。
【0039】本実施例では、アンモニアガスを用いてシ
リコン膜の窒化を行ったが、このガスに限定されるわけ
ではなく、窒素ガスでも同様の効果が期待できる。
【0040】また、本実施例では、窒化される薄いシリ
コン膜の膜厚を5nmとしたが、これ以上厚くしても窒
化層の厚みが増すわけではないので、配線の抵抗率を増
大させないためにもシリコンの膜厚を5nm程度に抑え
るのが望ましい。
【0041】さらに、本実施例では、銅配線の上下面に
窒化シリコンからなる保護絶縁膜205および第1の拡
散バリア膜201を設けたが、窒化シリコン膜を酸化タ
ンタル、酸化アルミニウム、酸化チタンで置き換えても
同等の信頼度を得ることが可能である。なお、半導体チ
ップの動作温度や電界強度によってはこれら絶縁膜を設
けずとも信頼度を確保することが可能である。
【0042】また更に、本実施例では、第3の拡散バリ
ア膜206として酸化タンタルを用いたが、特にこの材
料に限定されるわけではなく、酸化アルミニウム、酸化
チタン、窒化シリコンなどの絶縁膜、タンタル、タング
ステン、チタン、またはその窒化物等の導電膜でも同様
の効果が期待できる。
【0043】また、本実施例では、銅の成膜法としてス
パッタ法を用いたが、この方法に限定されるものではな
く、CVD法、メッキ法などによっても成膜可能であ
る。
【0044】また更に、本実施例では、第3の拡散バリ
ア膜206の上に直接銅膜を形成したが、接着性等で問
題がある場合には銅膜と第3の拡散バリア膜206との
間に接着層を設けることも可能である。図3(b)に示
した工程の後、CVD法により、第3の拡散バリア膜2
06上に接着層として例えば窒化チタン膜を10nm程
度形成する。次いで、図3(c)の工程において、第3
の拡散バリア膜206と接着層(窒化チタン膜)との積
層膜に対してスパッタエッチによる異方性エッチングを
行い、開口部400の側壁にこの積層膜を残した後、図
3(d)で述べた銅の成膜工程に移れば良い。なお、接
着層は、接着力が確保できる範囲内で薄ければ薄い程よ
いことは言うまでもない。
【0045】<実施例3>図4は、本発明に係る半導体
装置の製造方法のまた別の実施例を示す図であり、同図
(a)から(c)は工程順に示した断面構造である。以
下、順を追って説明する。なお、図4において実施例1
の図1に示した構成部分と同一の構成部分には同じ参照
符号を付してある。
【0046】半導体素子が形成された基体100上に、
膜厚400nmの酸化シリコンからなる第1の絶縁膜2
00、膜厚100nmの窒化シリコンからなる第1の拡
散バリア膜201をCVD法により形成した後、第1の
絶縁膜200と第1の拡散バリア膜201の積層膜の所
望の領域にホトエッチング技術を用いて開口部を設け
た。次に、実施例1に記載の方法により、前記開口部を
第2の拡散バリア膜204Aと銅配線301で埋め込ん
だ。次に、第2のエッチングストッパ207、第3の絶
縁膜208、第3のエッチングストッパ209、および
第4の絶縁膜210をCVD法により順次形成した後、
ヴィア孔および配線に相当する第2の開口部401をホ
トエッチング技術により形成した(図4(a)参照)。
ここでは、例えば、それぞれ第2のエッチングストッパ
207として窒化シリコンを、第3の絶縁膜208とし
て酸化シリコンを、第3のエッチングストッパ209と
して窒化シリコンを、第4の絶縁膜210として酸化シ
リコンを用いた。
【0047】次に、第4の絶縁膜210上に第2の開口
部401を被覆するように、450℃でペンタエトキシ
タンタルを原料ガスとしたCVD法により、膜厚20n
mの酸化タンタルからなる第4の拡散バリア膜を形成し
た後、この第4の拡散バリア膜のバリア性を向上させる
ために熱処理を行った。次に、アルゴンガスを用いて第
4の拡散バリア膜をスパッタエッチし、第2の開口部4
01の側壁に第4の拡散バリア膜211を残した(図4
(b)参照)。
【0048】次に、CVD法により第2の開口部401
を充填するように銅膜を形成した後、CMP法により第
2の開口部401以外の領域の銅膜を除去することによ
り銅配線および銅プラグ302を形成した。さらに、保
護絶縁膜205としてCVD法により膜厚100nmの
窒化シリコン膜を形成することにより、図4(c)に示
した断面構造の半導体装置を得ることができた。
【0049】このようにして形成した試料の絶縁膜のT
DDB寿命を測定したところ、実施例1と同様の十分な
信頼度を持つ銅配線を有する半導体装置を形成すること
ができた。すなわち、本実施例でも、銅配線および銅プ
ラグの側壁に酸化タンタルなどの拡散バリア膜を形成す
れば、配線抵抗率を低く抑えたまま、高信頼度の銅配線
を形成することが可能となる。
【0050】本実施例では、第4の拡散バリア膜211
として酸化タンタルを用いたが、特にこの材料に限定さ
れるわけではなく、酸化アルミニウム、酸化チタン、窒
化シリコンなどの絶縁膜、タンタル、タングステン、チ
タン、またはその窒化物等の導電膜でも同様の効果が期
待できる。
【0051】また、本実施例では、銅配線の上面にのみ
窒化シリコンからなる保護絶縁膜を設けたが、窒化シリ
コン膜を酸化タンタル、酸化アルミニウム、酸化チタン
で置き換えても同等の信頼度を得ることが可能である。
なお、半導体チップの動作温度や電界強度によっては、
この保護絶縁膜を設けずとも信頼度を確保することが可
能である。
【0052】また本実施例では、銅の成膜法としてCV
D法を用いたが、この方法に限定されるものではなく、
銅膜の埋め込み性に優れていれば、スパッタ法、メッキ
法なども適用可能である。
【0053】また更に、本実施例では、第4の拡散バリ
ア膜211の上に直接銅膜を形成したが、接着性等で問
題がある場合には銅膜と第4の拡散バリア膜211との
間に接着層を設けることも可能である。図4(b)にお
いて、CVD法により第4の拡散バリア膜を形成した
後、引き続き原料ガスを交換して第4の拡散バリア膜上
に接着層として例えば窒化チタン膜を10nm程度形成
する。次いで、第4の拡散バリア膜のバリア性向上のた
めの熱処理を行った後、第4の拡散バリア膜と接着層
(窒化チタン膜)との積層膜に対してスパッタエッチに
よる異方性エッチングを行い、開口部400の側壁にこ
の積層膜を残す。この後、図4(c)で述べた銅の成膜
工程に移れば良い。なお、接着層は、接着力が確保でき
る範囲内で薄ければ薄い程よいことは言うまでもない。
【0054】本実施例では、実施例1、実施例2と異な
り、プラグと配線を一括で形成できるので、プラグと配
線を順次形成する場合に比較して、工程数を減らすこと
が可能である。
【0055】<実施例4>図5は、本発明に係る半導体
装置の製造方法の更に別の実施例を示す図であり、同図
(a)から(d)は工程順に示した断面構造である。以
下、順を追って説明する。なお、図5において実施例1
の図1に示した構成部分と同一の構成部分には同じ参照
符号を付してある。以下順を追って説明する。
【0056】まず、実施例1に記載の方法に従い、埋め
込みの銅配線301を有する半導体装置を形成した(図
5(a)参照)。次に、保護絶縁膜205上に電子線リ
ソグラフィー用のネガ型レジスト500を100nm塗
布した後、試料全面に電子線を照射した(図5(b)参
照)。試料全面に電子線を照射すると、銅配線301か
ら電子が射出されるので、電子線のドーズ量を調節する
ことにより、ネガ型レジスト500を現像した時に、埋
め込まれた銅配線301と拡散バリア204Aを被覆し
た部分に対応した保護絶縁膜205上に、ネガ型パター
ン500Aを自己整合的に形成することができる。(図
5(c)参照)。次いで、ネガ型レジストパターン50
0Aをエッチングマスクとして、保護絶縁膜205を加
工する。レジストを除去することにより、銅配線301
と第2の拡散バリア膜204Aを被覆し、かつ、銅配線
301と第2の拡散バリア膜204Aの無い領域におい
て開口部を持つ保護絶縁膜205Aを形成することがで
きた(図5(d)参照)。
【0057】このようにして形成した銅配線を有する半
導体装置の隣接配線間容量を測定したところ、実施例1
に示した保護絶縁膜に開口部を形成しない試料と比較し
て隣接配線間容量が約20%低下した。
【0058】本実施例では、銅配線上に形成された保護
絶縁膜が、銅配線と拡散バリア膜とを被覆し、かつ、銅
配線と拡散バリア膜のない領域において開口部を有する
構造、すなわち、銅配線が埋め込まれていない領域の絶
縁膜上の保護絶縁膜に開口部を設けた構造とすることに
より、高信頼かつ低抵抗かつ隣接配線間容量の小さな銅
配線を有する半導体装置を実現することが可能となる。
【0059】また本実施例では、実施例1をベースに説
明したが、実施例2、実施例3に適用しても同様の効果
を得ることができる。
【0060】さらに本実施例では、保護絶縁膜、拡散バ
リア膜として窒化シリコン膜を用いたが、酸化タンタ
ル、酸化アルミニウム、酸化チタンで置き換えても同等
の信頼度を得ることが可能である。
【0061】また更に本実施例では、銅配線の下面に第
1の拡散バリア201膜を設けたが、半導体チップの動
作条件によっては、この拡散バリア膜を設けずとも信頼
度を確保することが可能であり、その際には隣接間配線
用量をさらに小さくすることが可能となる。
【0062】また本実施例では、銅配線および拡散バリ
ア膜の上面を自己整合的に保護絶縁膜で被覆するのに電
子線リソグラフィー法を用いたが、光リソグラフィー法
を用いても同様の構造が形成可能である。その際には、
電子線リソグラフィー用のネガ型レジスト500の代わ
りに光リソグラフィー用のレジスト(ネガ型でもポジ型
でも可能)を用い、入射光と銅配線からの反射光が強く
干渉を起こす膜厚のレジストを塗布する必要がある。
【0063】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。
【0064】
【発明の効果】前述した実施例から明らかなように、本
発明によれば、低抵抗かつ高信頼度の銅配線を有する半
導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法の一実施例
を工程順に示す要部断面図である。
【図2】銅配線の実効的な抵抗率の配線幅依存性を示す
特性線図である。
【図3】本発明に係る半導体装置の製造方法の別の実施
例を工程順に示す要部断面図である。
【図4】本発明に係る半導体装置の製造方法のまた別の
実施例を工程順に示す要部断面図である。
【図5】本発明に係る半導体装置の製造方法の更に別の
実施例を工程順に示す要部断面図である。
【符号の説明】
100…半導体素子が形成された基体、200…第1の
絶縁膜(酸化シリコン)、201…第1の拡散バリア
膜、202…エッチングストッパ、203…第2の絶縁
膜(酸化シリコン)、204,204A…第2の拡散バ
リア膜、205,205A…保護絶縁膜、206,20
6A…第3の拡散バリア膜、207…第2のエッチング
ストッパ、208…第3の絶縁膜、209…第3のエッ
チングストッパ、210…第4の絶縁膜、211…第4
の拡散バリア膜、300…タングステン・プラグ、30
1…銅配線、302…銅配線および銅プラグ、400…
開口部、401…第2の開口部、500…ネガ型レジス
ト、500A…現像されたネガ型レジスト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 日出 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 大橋 直史 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 峰 利之 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山中 良子 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 金井 美鈴 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体素子が形成された基体上に第1の絶
    縁膜を形成し、該絶縁膜に開口部を形成し、該開口部を
    被覆するように拡散バリア膜を第1の絶縁膜上に形成
    し、異方性エッチングにより前記開口部の側壁に前記拡
    散バリア膜を残し、前記開口部を充填するように銅を主
    たる成分とする導電体を形成することを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】半導体素子が形成された基体上に第1の絶
    縁膜を形成し、該絶縁膜に開口部を形成し、該開口部を
    被覆するように拡散バリア膜と接着層を順次第1の絶縁
    膜上に形成し、異方性エッチングにより前記開口部の側
    壁に前記拡散バリア膜と接着層との積層膜を残し、前記
    開口部を充填するように銅を主たる成分とする導電体を
    形成することを特徴とする半導体装置の製造方法。
  3. 【請求項3】前記拡散バリア膜は、シリコン窒化物、タ
    ンタル酸化物、アルミニウム酸化物、チタン酸化物、の
    中から選ばれる絶縁膜、もしくは、タンタル、タングス
    テン、チタン、またはその窒化物の中から選ばれる導電
    膜、を主たる成分とする膜からなる請求項1または請求
    項2記載の半導体装置の製造方法。
  4. 【請求項4】前記接着層は窒化チタン膜である請求項2
    に記載の半導体装置の製造方法。
  5. 【請求項5】半導体素子が形成された基体と、該基体上
    に形成された開口部を有する絶縁膜と、該絶縁膜に設け
    られた前記開口部の少なくとも側面を覆って形成された
    拡散バリア層と、該拡散バリア層を覆って前記開口部を
    充填するように形成された銅を主たる成分とする導電体
    と、該導電体と前記絶縁膜及び拡散バリア膜を被覆する
    と共に前記導電体が充填されていない領域上に第2の開
    口部を設けた第2の絶縁膜と、からなることを特徴とす
    る半導体装置。
  6. 【請求項6】前記拡散バリア膜は、シリコン窒化物、タ
    ンタル酸化物、アルミニウム酸化物、チタン酸化物、の
    中から選ばれる絶縁膜、もしくは、タンタル、タングス
    テン、チタン、またはその窒化物の中から選ばれる導電
    膜、を主たる成分とする膜であり、前記第2の絶縁膜
    は、シリコン窒化物、タンタル酸化物、アルミニウム酸
    化物、チタン酸化物、のいずれかを主たる成分とする絶
    縁膜である請求項5記載の半導体装置。
  7. 【請求項7】半導体素子が形成された基体上に絶縁膜を
    形成し、該絶縁膜に開口部を設け、該開口部の少なくと
    も側面を覆う拡散バリア膜を形成し、該拡散バリア膜を
    有する開口部を充填するように銅を主たる成分とする導
    電体を形成し、該導電体と前記絶縁膜及び拡散バリア膜
    を被覆するように第2の絶縁膜を形成した後、前記導電
    体が充填されていない領域上の第2の絶縁膜に第2の開
    口部を設けることを特徴とする半導体装置の製造方法。
  8. 【請求項8】前記拡散バリア膜は、シリコン窒化物、タ
    ンタル酸化物、アルミニウム酸化物、チタン酸化物、の
    中から選ばれる絶縁膜、もしくは、タンタル、タングス
    テン、チタン、またはその窒化物の中から選ばれる導電
    膜、を主たる成分とする膜であり、前記第2の絶縁膜
    は、シリコン窒化物、タンタル酸化物、アルミニウム酸
    化物、チタン酸化物、のいずれかを主たる成分とする絶
    縁膜である請求項7記載の半導体装置の製造方法。
JP30674097A 1997-11-10 1997-11-10 半導体装置およびその製造方法 Pending JPH11145138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30674097A JPH11145138A (ja) 1997-11-10 1997-11-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30674097A JPH11145138A (ja) 1997-11-10 1997-11-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11145138A true JPH11145138A (ja) 1999-05-28

Family

ID=17960743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30674097A Pending JPH11145138A (ja) 1997-11-10 1997-11-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11145138A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230257A (ja) * 2000-02-14 2001-08-24 St Microelectronics Sa 集積回路の製造方法
WO2003019650A1 (fr) * 2001-08-29 2003-03-06 Tokyo Electron Limited Dispositif a semiconducteur et son procede de production
KR20030040169A (ko) * 2001-11-15 2003-05-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
CN1296986C (zh) * 2002-08-30 2007-01-24 茂德科技股份有限公司 后端制作工艺整合的方法
JP2011040457A (ja) * 2009-08-07 2011-02-24 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2017103474A (ja) * 2012-03-28 2017-06-08 株式会社半導体エネルギー研究所 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230257A (ja) * 2000-02-14 2001-08-24 St Microelectronics Sa 集積回路の製造方法
WO2003019650A1 (fr) * 2001-08-29 2003-03-06 Tokyo Electron Limited Dispositif a semiconducteur et son procede de production
KR20030040169A (ko) * 2001-11-15 2003-05-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
CN1296986C (zh) * 2002-08-30 2007-01-24 茂德科技股份有限公司 后端制作工艺整合的方法
JP2011040457A (ja) * 2009-08-07 2011-02-24 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2017103474A (ja) * 2012-03-28 2017-06-08 株式会社半導体エネルギー研究所 半導体装置
US10249766B2 (en) 2012-03-28 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, a wiring and a barrier film

Similar Documents

Publication Publication Date Title
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
US7781892B2 (en) Interconnect structure and method of fabricating same
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
US6309958B1 (en) Semiconductor device and method of manufacturing the same
JP3952271B2 (ja) 半導体装置及びその製造方法
JPH11330231A (ja) 金属被覆構造
TWI438865B (zh) 半導體裝置及其製造方法
JPH11145138A (ja) 半導体装置およびその製造方法
US20070141842A1 (en) Method of Manufacturing Semiconductor Device
JP2001313296A (ja) 半導体デバイスおよびその製造方法
US6103639A (en) Method of reducing pin holes in a nitride passivation layer
CN1275325C (zh) 半导体器件及其制造方法
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP2000174019A (ja) 半導体装置及びその製造方法
US8587128B2 (en) Damascene structure
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
US20060276021A1 (en) Method for forming metal line of semiconductor device
JP2000243836A (ja) 半導体素子の配線形成方法
JPH10229086A (ja) 半導体装置およびその製造方法
JPH1012614A (ja) 半導体装置用配線およびその製造方法
US20010048162A1 (en) Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
JP7343407B2 (ja) 金属配線の形成方法及び金属配線構造体