JP2001313296A - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法Info
- Publication number
- JP2001313296A JP2001313296A JP2001081508A JP2001081508A JP2001313296A JP 2001313296 A JP2001313296 A JP 2001313296A JP 2001081508 A JP2001081508 A JP 2001081508A JP 2001081508 A JP2001081508 A JP 2001081508A JP 2001313296 A JP2001313296 A JP 2001313296A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- insulator
- forming
- oxygen
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000463 material Substances 0.000 claims abstract description 64
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 62
- 230000004888 barrier function Effects 0.000 claims abstract description 61
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 239000010949 copper Substances 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims abstract description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000012212 insulator Substances 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 34
- 239000002131 composite material Substances 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 17
- 238000007254 oxidation reaction Methods 0.000 abstract description 17
- 230000007547 defect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 59
- 230000008569 process Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000036039 immunity Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 244000187656 Eucalyptus cornuta Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 銅構造を含む集積回路デバイス内に、容易か
つ信頼性良く製造される水および／または酸素の拡散を
防ぐのに非常に有効なバリア層を提供する。 【解決手段】 集積回路内で、酸素または水の存在下で
酸化から銅構造４０を保護する高密度材料よりなる拡散
バリア層１８は、ピンホールのような欠陥を生じやすい
が、自己制限的に保護酸化物を形成できる材料の酸化に
よってその場修正される。この材料は、好適には膜２６
として、高密度材料に接触して設けられる。銅構造４０
に対する保護は、高導電率の銅を、酸素および水の拡散
に耐えることが知られている低誘電率（ｌｏｗ ｋ）材
料と組み合わせて使用することを可能とし、高い信号伝
搬速度をもたらす。
つ信頼性良く製造される水および／または酸素の拡散を
防ぐのに非常に有効なバリア層を提供する。 【解決手段】 集積回路内で、酸素または水の存在下で
酸化から銅構造４０を保護する高密度材料よりなる拡散
バリア層１８は、ピンホールのような欠陥を生じやすい
が、自己制限的に保護酸化物を形成できる材料の酸化に
よってその場修正される。この材料は、好適には膜２６
として、高密度材料に接触して設けられる。銅構造４０
に対する保護は、高導電率の銅を、酸素および水の拡散
に耐えることが知られている低誘電率（ｌｏｗ ｋ）材
料と組み合わせて使用することを可能とし、高い信号伝
搬速度をもたらす。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、集積回路
デバイスに関し、特に、銅相互接続部および低誘電率
（ｌｏｗ ｋ）絶縁体の両方を用いる集積回路デバイス
に関する。
デバイスに関し、特に、銅相互接続部および低誘電率
（ｌｏｗ ｋ）絶縁体の両方を用いる集積回路デバイス
に関する。
【０００２】
【従来の技術】性能，機能，および製造費用節約におい
て認識されている利点は、集積回路デバイスの集積密度
を増大するための強いインセンティブを与えている。増
大された製造費用節約および機能は、所定のグループの
材料処理プロセス（例えば、リソグラフィ，エッチン
グ，付着，イオン注入など）の間に形成することができ
る増大された多数のデバイスから得られるが、増大され
た性能は、スイッチング素子が物理的により接近して配
置されているときの減少された信号伝搬時間（および、
一般には、ノイズ・イミュニティ（ｉｍｍｕｎｉｔ
ｙ））から得られる。より短い相互接続部の長さは、一
般に、接続部の抵抗およびキャパシタンスの両方を減少
させ、信号伝搬のより速い立上り時間および立下り時間
を生じるが、減少されたキャパシタンスは、一般に、導
体間の容量結合ノイズを減少させる。
て認識されている利点は、集積回路デバイスの集積密度
を増大するための強いインセンティブを与えている。増
大された製造費用節約および機能は、所定のグループの
材料処理プロセス（例えば、リソグラフィ，エッチン
グ，付着，イオン注入など）の間に形成することができ
る増大された多数のデバイスから得られるが、増大され
た性能は、スイッチング素子が物理的により接近して配
置されているときの減少された信号伝搬時間（および、
一般には、ノイズ・イミュニティ（ｉｍｍｕｎｉｔ
ｙ））から得られる。より短い相互接続部の長さは、一
般に、接続部の抵抗およびキャパシタンスの両方を減少
させ、信号伝搬のより速い立上り時間および立下り時間
を生じるが、減少されたキャパシタンスは、一般に、導
体間の容量結合ノイズを減少させる。
【０００３】しかしながら、増大された信号伝搬速度
は、導体間で容量結合されるノイズの大きさを増大させ
るが、相互接続部の増大された接近は、相互接続部間の
キャパシタンスを増大させる傾向にある。従って、現在
の最新技術では、所定の寸法および間隔を有する導体間
のキャパシタンスを最小にするために、低誘電率（例え
ば、ｋ＝３．０以下）を示す誘電体が、研究されてい
る。同時に、銅は、相互接続部のそれほど高導電性でな
い材料と比較して、顕著な性能の利点を与え、銀および
金のような他の数種の材料と比較して、幾つかの高融点
金属によって与えられるようなプロセスの複雑さを導入
することなく、費用節約に顕著な利点を与えることが分
かっている。銅はまた、他の数種の金属、特にアルミニ
ウムよりも金属マイグレーションを受けにくい。
は、導体間で容量結合されるノイズの大きさを増大させ
るが、相互接続部の増大された接近は、相互接続部間の
キャパシタンスを増大させる傾向にある。従って、現在
の最新技術では、所定の寸法および間隔を有する導体間
のキャパシタンスを最小にするために、低誘電率（例え
ば、ｋ＝３．０以下）を示す誘電体が、研究されてい
る。同時に、銅は、相互接続部のそれほど高導電性でな
い材料と比較して、顕著な性能の利点を与え、銀および
金のような他の数種の材料と比較して、幾つかの高融点
金属によって与えられるようなプロセスの複雑さを導入
することなく、費用節約に顕著な利点を与えることが分
かっている。銅はまた、他の数種の金属、特にアルミニ
ウムよりも金属マイグレーションを受けにくい。
【０００４】しかしながら、銅は、半導体構造に囲まれ
ているときでも、酸素または水の存在で酸化を受ける。
というのは、半導体構造内では、酸素自体が、しばしば
使用可能であり、また、現在の誘電体材料が、しばし
ば、酸素を含むか、あるいは、主に、酸素より形成され
るからである。あるいはまた、酸素は、一般に、このよ
うな酸化物の中で強く結合され、水分子の拡散は、一般
に、非常に制限されるが、酸素または水は、酸化物を通
って拡散し得るからである。従って、従来の構造の集積
回路における銅の酸化による障害の可能性は、従来のチ
ップの予定寿命中は、かなり低い。にもかかわらず、現
在可能かつ予測可能な集積密度では、このような酸化
は、実質的には極めて重大となることが予測される。と
いうのは、銅相互接続部の幅および厚さが、減少された
サイズとなるからである。
ているときでも、酸素または水の存在で酸化を受ける。
というのは、半導体構造内では、酸素自体が、しばしば
使用可能であり、また、現在の誘電体材料が、しばし
ば、酸素を含むか、あるいは、主に、酸素より形成され
るからである。あるいはまた、酸素は、一般に、このよ
うな酸化物の中で強く結合され、水分子の拡散は、一般
に、非常に制限されるが、酸素または水は、酸化物を通
って拡散し得るからである。従って、従来の構造の集積
回路における銅の酸化による障害の可能性は、従来のチ
ップの予定寿命中は、かなり低い。にもかかわらず、現
在可能かつ予測可能な集積密度では、このような酸化
は、実質的には極めて重大となることが予測される。と
いうのは、銅相互接続部の幅および厚さが、減少された
サイズとなるからである。
【０００５】従って、一般に、接着層（例えば、タンタ
ルまたは窒化タンタル），銅層，および、例えば窒化シ
リコンよりなるシーリング／保護層を含む層状構造内
に、低抵抗の細い相互接続部を形成することが知られて
いる。しかし、このようなシーリング／保護層は、金に
より形成されると費用がかかり、多層導体を形成する際
にはプロセスの複雑さが著しくなる。他の高密度バリア
材料膜が、知られており、用いられるが、このような膜
に欠陥がないことを保証することは、困難である。とい
うのは、タンタルおよび窒化タンタルのような十分に高
密度の材料は、酸素または水を拡散させるのに十分なピ
ンホール欠陥を形成する傾向を有するからである。
ルまたは窒化タンタル），銅層，および、例えば窒化シ
リコンよりなるシーリング／保護層を含む層状構造内
に、低抵抗の細い相互接続部を形成することが知られて
いる。しかし、このようなシーリング／保護層は、金に
より形成されると費用がかかり、多層導体を形成する際
にはプロセスの複雑さが著しくなる。他の高密度バリア
材料膜が、知られており、用いられるが、このような膜
に欠陥がないことを保証することは、困難である。とい
うのは、タンタルおよび窒化タンタルのような十分に高
密度の材料は、酸素または水を拡散させるのに十分なピ
ンホール欠陥を形成する傾向を有するからである。
【０００６】さらに、拡散バリアを含むことは、有限の
スペースを使用し、横寸法が最小のフィーチャ・サイズ
で形成されると、集積密度に制限を課すことが分かる。
この点については、ウエハからダイスされされたチップ
であって、縁部のシールが与えられないと層間の全ての
界面が露出されるチップの縁部から、拡散が最も容易に
生じ、このことは、実質的な製造の困難性を含むことが
さらに分かる。バリアが、自己整合で形成され、より小
さい寸法を得るとしても、バリアは、銅導体のような他
の構造の微小寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉ
ｏｎ）を減少するのに役立つ。
スペースを使用し、横寸法が最小のフィーチャ・サイズ
で形成されると、集積密度に制限を課すことが分かる。
この点については、ウエハからダイスされされたチップ
であって、縁部のシールが与えられないと層間の全ての
界面が露出されるチップの縁部から、拡散が最も容易に
生じ、このことは、実質的な製造の困難性を含むことが
さらに分かる。バリアが、自己整合で形成され、より小
さい寸法を得るとしても、バリアは、銅導体のような他
の構造の微小寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉ
ｏｎ）を減少するのに役立つ。
【０００７】また、銅の酸化が、少しでも生じると、抵
抗および信号伝搬時間が、増大することが分かる。この
影響は、集積回路を含む装置が、使用開始された後の長
期間にわたって生じる。この装置が、主として、銅相互
接続部を含む非常に高性能の集積回路構造であるとすれ
ば、微小寸法（ｃｒｉｔｉｃａｌｉｔｙ）に達する可能
性は、かなり大きく、伝搬時間の増大による障害または
エラーは、極めて予測することができない。
抗および信号伝搬時間が、増大することが分かる。この
影響は、集積回路を含む装置が、使用開始された後の長
期間にわたって生じる。この装置が、主として、銅相互
接続部を含む非常に高性能の集積回路構造であるとすれ
ば、微小寸法（ｃｒｉｔｉｃａｌｉｔｙ）に達する可能
性は、かなり大きく、伝搬時間の増大による障害または
エラーは、極めて予測することができない。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、水および／または酸素の拡散を防止するのに非常に
有効なバリア層を提供することにある。このバリア層
は、高集積密度に関係するコストおよびプロセスの複雑
さを減少させながら、信頼性良く形成することができ、
また、特に微細構造における酸化ダメージから銅を保護
することができる。
は、水および／または酸素の拡散を防止するのに非常に
有効なバリア層を提供することにある。このバリア層
は、高集積密度に関係するコストおよびプロセスの複雑
さを減少させながら、信頼性良く形成することができ、
また、特に微細構造における酸化ダメージから銅を保護
することができる。
【０００９】本発明の他の目的は、銅構造を含む集積回
路デバイス内に、容易かつ信頼性良く製造された拡散バ
リアを提供することにある。この拡散バリアは、銅構造
の酸化と、性能の低下または劣化とを有効に防止する。
路デバイス内に、容易かつ信頼性良く製造された拡散バ
リアを提供することにある。この拡散バリアは、銅構造
の酸化と、性能の低下または劣化とを有効に防止する。
【００１０】本発明のまた他の目的は、銅構造の酸化を
防止する方法および構造を提供することにある。この銅
構造は、得難い電気的特性を与えることができるが、集
積回路内の酸素および／または水の拡散を促進する傾向
にある他の材料と組み合わせて、集積回路内で用いられ
る。
防止する方法および構造を提供することにある。この銅
構造は、得難い電気的特性を与えることができるが、集
積回路内の酸素および／または水の拡散を促進する傾向
にある他の材料と組み合わせて、集積回路内で用いられ
る。
【００１１】本発明のまた他の目的は、半導体デバイス
内の高密度拡散バリア層の強固性および完全性を改善す
る方法を提供することにある。
内の高密度拡散バリア層の強固性および完全性を改善す
る方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明のこれらのおよび
他の目的を実現するために、絶縁層と、銅構造と、絶縁
層と銅構造との間の複合拡散バリアとを備え、前記銅構
造は、高密度材料（ｄｅｎｓｅ ｍａｔｅｒｉａｌ）よ
りなる層と、酸素または水の存在で自己制限（ｓｅｌｆ
−ｌｉｍｉｔｉｎｇ）的に保護酸化物を形成できる材料
よりなる膜とを有する、半導体デバイスが与えられる。
他の目的を実現するために、絶縁層と、銅構造と、絶縁
層と銅構造との間の複合拡散バリアとを備え、前記銅構
造は、高密度材料（ｄｅｎｓｅ ｍａｔｅｒｉａｌ）よ
りなる層と、酸素または水の存在で自己制限（ｓｅｌｆ
−ｌｉｍｉｔｉｎｇ）的に保護酸化物を形成できる材料
よりなる膜とを有する、半導体デバイスが与えられる。
【００１３】本発明の他の形態によれば、銅よりなる本
体と、高密度材料よりなる拡散バリア層と、酸素または
水の存在で自己制限的に保護酸化物を形成できる材料よ
りなる層とを有する複合導体を形成する工程と、絶縁体
を形成するさらなる工程とを含み、前記保護酸化物を形
成できる材料よりなる層を、絶縁体と、前記銅よりなる
本体および拡散バリアとの間に設ける、半導体デバイス
を製造する方法が与えられる。
体と、高密度材料よりなる拡散バリア層と、酸素または
水の存在で自己制限的に保護酸化物を形成できる材料よ
りなる層とを有する複合導体を形成する工程と、絶縁体
を形成するさらなる工程とを含み、前記保護酸化物を形
成できる材料よりなる層を、絶縁体と、前記銅よりなる
本体および拡散バリアとの間に設ける、半導体デバイス
を製造する方法が与えられる。
【００１４】本発明のさらなる形態によれば、酸素また
は水の存在で自己制限的に保護酸化物を形成できる材料
を酸化する工程を含み、材料が、拡散バリアに接触して
いる、半導体デバイス内の拡散バリアのその場（ｉｎ−
ｓｉｔｕ）修正方法が与えられる。
は水の存在で自己制限的に保護酸化物を形成できる材料
を酸化する工程を含み、材料が、拡散バリアに接触して
いる、半導体デバイス内の拡散バリアのその場（ｉｎ−
ｓｉｔｕ）修正方法が与えられる。
【００１５】
【発明の実施の形態】次に、図１に、本発明の典型的な
実施例を含む集積回路の一部の断面図を示す。本発明の
好適な応用例は、ラインおよびバイアを含む銅導体およ
び銅相互接続部の酸化に対する保護を与えるものである
ので、接続バイアを有する異なる層内の導体のみが示さ
れており、当業者によれば、本発明の理解および実施に
十分であることが分かるであろう。また、図示した導体
は、好適なダマシン・プロセスによって形成されるが、
複数の材料よりなる層を逆の順序で設けることができる
ことを理解すべきである。すなわち、トレンチおよび／
またはバイア内に形成されたダマシン導体とすることも
でき、層の表面上に形成されパッシベーション層でおお
われた導体とすることもできる。
実施例を含む集積回路の一部の断面図を示す。本発明の
好適な応用例は、ラインおよびバイアを含む銅導体およ
び銅相互接続部の酸化に対する保護を与えるものである
ので、接続バイアを有する異なる層内の導体のみが示さ
れており、当業者によれば、本発明の理解および実施に
十分であることが分かるであろう。また、図示した導体
は、好適なダマシン・プロセスによって形成されるが、
複数の材料よりなる層を逆の順序で設けることができる
ことを理解すべきである。すなわち、トレンチおよび／
またはバイア内に形成されたダマシン導体とすることも
でき、層の表面上に形成されパッシベーション層でおお
われた導体とすることもできる。
【００１６】さらに、本発明者は、有機ポリマーおよび
多孔性絶縁体のような低誘電率（“ｌｏｗ ｋ”，ｋ＝
３．０以下）材料は、しばしば、酸化シリコン，窒化シ
リコン，窒化シリコンゲルマニウムなどのような誘電体
に比較して、酸素および／または水の拡散に対して劣る
バリアであることを発見している。銅相互接続部を有す
る、ウエハからダイスされたチップは、特に、低誘電率
材料が用いられると、銅酸化を極めて受けやすい。この
酸化に対する受容性は、タンタルおよび／または窒化タ
ンタルのような高密度金属バリア（このようなバリア
は、欠陥がなく、酸素および／または水の拡散を許容す
る“ピンホール”を持たない）が設けられても、存在す
る。高密度バリアに適切な材料は、酸化物または他の化
合物を形成するが、このような酸化物または他の化合物
が、ピンホールまたは生じ得る他の欠陥を有効に埋める
ような特性を有するか否かは明らかでない。
多孔性絶縁体のような低誘電率（“ｌｏｗ ｋ”，ｋ＝
３．０以下）材料は、しばしば、酸化シリコン，窒化シ
リコン，窒化シリコンゲルマニウムなどのような誘電体
に比較して、酸素および／または水の拡散に対して劣る
バリアであることを発見している。銅相互接続部を有す
る、ウエハからダイスされたチップは、特に、低誘電率
材料が用いられると、銅酸化を極めて受けやすい。この
酸化に対する受容性は、タンタルおよび／または窒化タ
ンタルのような高密度金属バリア（このようなバリア
は、欠陥がなく、酸素および／または水の拡散を許容す
る“ピンホール”を持たない）が設けられても、存在す
る。高密度バリアに適切な材料は、酸化物または他の化
合物を形成するが、このような酸化物または他の化合物
が、ピンホールまたは生じ得る他の欠陥を有効に埋める
ような特性を有するか否かは明らかでない。
【００１７】従って、本発明は、銅構造間の付加的なバ
リア層（あるいは、好適には、銅構造を覆う高密度バリ
ア層）と、低誘電率材料のような絶縁体とを与える。こ
の付加的なバリア層は、その場酸化バリアを与える自己
制限的保護酸化物を成長させる既知の材料よりなる。好
適には（例えば、ダマシン導体にとって）、この付加的
なバリア層は、以下に詳細に説明するように、銅構造が
付着されている高密度バリア層の下層として形成され
る。従って、自己制限的保護酸化物は、酸素または水が
銅構造の付近で拡散できる所ではどこでも形成され、下
層の残りの部分および囲っている銅構造を保護するだけ
でなく、通常設けられる高密度材料のバリア層内で生じ
得るピンホール欠陥を埋めるのに役立つ。
リア層（あるいは、好適には、銅構造を覆う高密度バリ
ア層）と、低誘電率材料のような絶縁体とを与える。こ
の付加的なバリア層は、その場酸化バリアを与える自己
制限的保護酸化物を成長させる既知の材料よりなる。好
適には（例えば、ダマシン導体にとって）、この付加的
なバリア層は、以下に詳細に説明するように、銅構造が
付着されている高密度バリア層の下層として形成され
る。従って、自己制限的保護酸化物は、酸素または水が
銅構造の付近で拡散できる所ではどこでも形成され、下
層の残りの部分および囲っている銅構造を保護するだけ
でなく、通常設けられる高密度材料のバリア層内で生じ
得るピンホール欠陥を埋めるのに役立つ。
【００１８】次に、再度、図を参照して、本発明を用い
る構造の一例およびその製造方法について、以下に説明
する。図示した構造は、２つの絶縁体層１０および２０
を備え、各絶縁体層は、層内に形成されたダマシン導体
を有する。また、絶縁体の凹部に金属を付着し、絶縁体
の表面まで金属を平坦化することによって、高品質かつ
構造的に強固な導体を形成するダマシン・プロセスは、
一般に、周知である。図はまた、本発明によるバリア膜
を含む。従って、図の本発明に関する部分で、従来技術
であると認められる部分はない。
る構造の一例およびその製造方法について、以下に説明
する。図示した構造は、２つの絶縁体層１０および２０
を備え、各絶縁体層は、層内に形成されたダマシン導体
を有する。また、絶縁体の凹部に金属を付着し、絶縁体
の表面まで金属を平坦化することによって、高品質かつ
構造的に強固な導体を形成するダマシン・プロセスは、
一般に、周知である。図はまた、本発明によるバリア膜
を含む。従って、図の本発明に関する部分で、従来技術
であると認められる部分はない。
【００１９】層２０内の導体構造３０は、導体部分３２
およびバイア部分３４を有する、いわゆるダブルダマシ
ン構造である。図示したように、層１０内のダマシン導
体４０は、通常のダマシン導体構造に相当するが、図の
前および／または後にバイアを有するダブルダマシン構
造の一部として示すことができる。ダブルダマシン導体
は、当業者に知られている多くの方法で形成される。こ
の方法は、単一の絶縁体層、および連続して設けられパ
ターニングされた複数の絶縁体層上における一連のマス
キング・プロセスおよびエッチング・プロセスと、形成
された凹部を充填するための１つ以上の金属の付着工程
および平坦化工程とを含む。好適な特定のプロセスは、
一般に、用いられる特定の材料（特に、絶縁体の特性）
と、特定の材料に対して信頼性良く行うことができるプ
ロセスとに依存する。
およびバイア部分３４を有する、いわゆるダブルダマシ
ン構造である。図示したように、層１０内のダマシン導
体４０は、通常のダマシン導体構造に相当するが、図の
前および／または後にバイアを有するダブルダマシン構
造の一部として示すことができる。ダブルダマシン導体
は、当業者に知られている多くの方法で形成される。こ
の方法は、単一の絶縁体層、および連続して設けられパ
ターニングされた複数の絶縁体層上における一連のマス
キング・プロセスおよびエッチング・プロセスと、形成
された凹部を充填するための１つ以上の金属の付着工程
および平坦化工程とを含む。好適な特定のプロセスは、
一般に、用いられる特定の材料（特に、絶縁体の特性）
と、特定の材料に対して信頼性良く行うことができるプ
ロセスとに依存する。
【００２０】技術上知られ実施される一般的なダマシン
またはダブルダマシン・プロセスにおいて用いられる特
定の方法は、本発明の成功的な実施にとっては重要では
ない。同様に、本発明は、絶縁体の凹部内に形成される
構造に限定されず、絶縁体によって覆われた表面構造に
も応用可能である。後者の場合には、このような表面構
造についての本発明の成功的な実施にとっては、以下に
説明するシーケンスの逆（当業者に明らかなように、パ
ターニング・プロセスの変更を含む）が、適切である。
従って、以下の説明は、本発明の好適な実施例および応
用に関係するが、一般に、当業者による、本発明の成功
的な実施を可能にするであろう。
またはダブルダマシン・プロセスにおいて用いられる特
定の方法は、本発明の成功的な実施にとっては重要では
ない。同様に、本発明は、絶縁体の凹部内に形成される
構造に限定されず、絶縁体によって覆われた表面構造に
も応用可能である。後者の場合には、このような表面構
造についての本発明の成功的な実施にとっては、以下に
説明するシーケンスの逆（当業者に明らかなように、パ
ターニング・プロセスの変更を含む）が、適切である。
従って、以下の説明は、本発明の好適な実施例および応
用に関係するが、一般に、当業者による、本発明の成功
的な実施を可能にするであろう。
【００２１】本発明に基づいて、低誘電率材料とするこ
とのできる絶縁体層１０から開始して、窒化物または他
のハードかつ選択エッチング可能な絶縁体層１２（エッ
チおよび／または研磨停止層として使用する）が、表面
上に付着され、パターニングされ、ハードマスクを形成
する。ハードマスク１２を用いて、絶縁体材料に適切な
エッチング・プロセスおよびエッチャントによって、絶
縁体層１０内に、凹部１４が形成される。次に、本発明
によって、金属（例えば、アルミニウム）、または自己
制限的保護酸化物を形成するのに既知の他の材料（例え
ば、シリコン，ゲルマニウム，Ｃｕ3 Ｇｅ）の膜を、好
適には、スパッタリング，蒸着，または化学気相成長
（ＣＶＤ）によって、凹部の内側に設け、層１６を形成
する。その厚さは、一般に、凹部１４の内側の完全なカ
バレッジを与えるのに十分である限り、約１００Å以下
の非常に薄いバリア膜で十分であろう。
とのできる絶縁体層１０から開始して、窒化物または他
のハードかつ選択エッチング可能な絶縁体層１２（エッ
チおよび／または研磨停止層として使用する）が、表面
上に付着され、パターニングされ、ハードマスクを形成
する。ハードマスク１２を用いて、絶縁体材料に適切な
エッチング・プロセスおよびエッチャントによって、絶
縁体層１０内に、凹部１４が形成される。次に、本発明
によって、金属（例えば、アルミニウム）、または自己
制限的保護酸化物を形成するのに既知の他の材料（例え
ば、シリコン，ゲルマニウム，Ｃｕ3 Ｇｅ）の膜を、好
適には、スパッタリング，蒸着，または化学気相成長
（ＣＶＤ）によって、凹部の内側に設け、層１６を形成
する。その厚さは、一般に、凹部１４の内側の完全なカ
バレッジを与えるのに十分である限り、約１００Å以下
の非常に薄いバリア膜で十分であろう。
【００２２】次に、高密度材料（例えば、タンタルおよ
び／または窒化タンタル）よりなる拡散バリア層１８
が、既知の方法で設けられ、層１８を形成する。高密度
材料よりなるこのバリア層１８を含むことは、酸素およ
び／または水の拡散に対して保護することが知られてい
るが、拡散を生じさせるピンホールのような欠陥が生じ
ることを思い出すべきである。
び／または窒化タンタル）よりなる拡散バリア層１８
が、既知の方法で設けられ、層１８を形成する。高密度
材料よりなるこのバリア層１８を含むことは、酸素およ
び／または水の拡散に対して保護することが知られてい
るが、拡散を生じさせるピンホールのような欠陥が生じ
ることを思い出すべきである。
【００２３】次に、凹部の残りの部分が、銅で充填さ
れ、高導電率接続部または他の構造４０を形成し、窒化
物キャップ４２が、設けられる。次に、窒化物キャップ
４２が、電気的接続部（例えば、バイア）の所望の位置
で、銅までパターニングされる。次に、上述した材料に
必要とされるならば、次の絶縁体層２０が、設けられ、
おそらく一連のパターニングされた層としてパターニン
グされ、上述したプロセスを繰り返し、凹部２４を内張
りする、自己制限的に保護酸化物を形成できる材料より
なるバリア膜２６と、高密度材料よりなる拡散バリア層
２８とを形成し、銅バイア３４，導体３２，続いて窒化
物キャップ３８を形成する。このプロセスは、必要なだ
け繰り返され、追加の絶縁体層内に追加の導体を形成す
ることができる。
れ、高導電率接続部または他の構造４０を形成し、窒化
物キャップ４２が、設けられる。次に、窒化物キャップ
４２が、電気的接続部（例えば、バイア）の所望の位置
で、銅までパターニングされる。次に、上述した材料に
必要とされるならば、次の絶縁体層２０が、設けられ、
おそらく一連のパターニングされた層としてパターニン
グされ、上述したプロセスを繰り返し、凹部２４を内張
りする、自己制限的に保護酸化物を形成できる材料より
なるバリア膜２６と、高密度材料よりなる拡散バリア層
２８とを形成し、銅バイア３４，導体３２，続いて窒化
物キャップ３８を形成する。このプロセスは、必要なだ
け繰り返され、追加の絶縁体層内に追加の導体を形成す
ることができる。
【００２４】図示した完成構造では、銅構造が形成され
る凹部の内側が、高密度材料よりなる拡散バリアと、保
護酸化物を形成する材料よりなるバリア膜とで内張りさ
れていることが分かる。銅を酸化する酸素または水が、
絶縁体層１０，２０を介して拡散され、バリア膜１６，
２６に達すると、自己制限的に保護酸化物が形成され
る。保護酸化物は、膜の残りの部分を保護するだけでな
く、存在する高密度材料のバリア層１８，２８内の欠陥
を埋める働きをする。このようにして、この自己制限的
酸化は、幾つかのプロセスによりその場で、高密度材料
内の欠陥を保護し、有効に修正し、その効果または効果
の組合せを生じるが、銅の酸化は、自己制限的ではな
い。
る凹部の内側が、高密度材料よりなる拡散バリアと、保
護酸化物を形成する材料よりなるバリア膜とで内張りさ
れていることが分かる。銅を酸化する酸素または水が、
絶縁体層１０，２０を介して拡散され、バリア膜１６，
２６に達すると、自己制限的に保護酸化物が形成され
る。保護酸化物は、膜の残りの部分を保護するだけでな
く、存在する高密度材料のバリア層１８，２８内の欠陥
を埋める働きをする。このようにして、この自己制限的
酸化は、幾つかのプロセスによりその場で、高密度材料
内の欠陥を保護し、有効に修正し、その効果または効果
の組合せを生じるが、銅の酸化は、自己制限的ではな
い。
【００２５】銅構造を覆う窒化物キャップは、一般に、
十分な拡散バリアであり、低誘電率絶縁体層の厚さに対
して、このような小さい面積および容積に限定すると、
正味誘電率は、それほど増大しない。いずれにしても、
導体３２と導体４０との間のキャパシタンスは、導体間
のオーム接続の近傍では、信号伝搬時間のノイズの結合
にとって実質的には重要ではない。
十分な拡散バリアであり、低誘電率絶縁体層の厚さに対
して、このような小さい面積および容積に限定すると、
正味誘電率は、それほど増大しない。いずれにしても、
導体３２と導体４０との間のキャパシタンスは、導体間
のオーム接続の近傍では、信号伝搬時間のノイズの結合
にとって実質的には重要ではない。
【００２６】これに対して、凹部内の全ての材料は、実
質的には導電性であり、他の導電構造に対するキャパシ
タンスは、低誘電率材料のみを使用することによって最
小となる。バリア膜２６および拡散バリア層２８は、バ
イアとバイアを経て作製された電気的接続部との底部に
わたって延在できることに注意されたい。窒化物キャッ
プ４２に対するバリア膜２６の形成は、銅構造４０への
バイア接続によるバリア膜２６内の酸化を防ぐのに十分
なバリアとなる。バリア膜であるいはバリア膜内で生じ
る保護酸化は、正味誘電率およびキャパシタンスを著し
く増大させるには、不十分な相対容積または面積でしか
ない。
質的には導電性であり、他の導電構造に対するキャパシ
タンスは、低誘電率材料のみを使用することによって最
小となる。バリア膜２６および拡散バリア層２８は、バ
イアとバイアを経て作製された電気的接続部との底部に
わたって延在できることに注意されたい。窒化物キャッ
プ４２に対するバリア膜２６の形成は、銅構造４０への
バイア接続によるバリア膜２６内の酸化を防ぐのに十分
なバリアとなる。バリア膜であるいはバリア膜内で生じ
る保護酸化は、正味誘電率およびキャパシタンスを著し
く増大させるには、不十分な相対容積または面積でしか
ない。
【００２７】前述したことから、本発明は、高密度材料
よりなる拡散バリアの品質および強固性を改善する方法
と、その中に形成され易い欠陥の修正とを与えることが
分かる。従って、本発明は、酸素および／または水を拡
散しやすい低誘電率材料が、絶縁体として用いられると
きでも、銅構造の酸化による劣化を実質的に防ぐ。チッ
プの縁部をシーリングするような他の高価かつあまり有
効でない手段は、本発明によって、不必要かつ旧式なも
のになる。本発明は、集積回路内の銅構造に、安価で信
頼性良く応用することができ、信号伝搬速度およびノイ
ズ・イミュニティの最大化を保持し可能にするのに役立
つ。
よりなる拡散バリアの品質および強固性を改善する方法
と、その中に形成され易い欠陥の修正とを与えることが
分かる。従って、本発明は、酸素および／または水を拡
散しやすい低誘電率材料が、絶縁体として用いられると
きでも、銅構造の酸化による劣化を実質的に防ぐ。チッ
プの縁部をシーリングするような他の高価かつあまり有
効でない手段は、本発明によって、不必要かつ旧式なも
のになる。本発明は、集積回路内の銅構造に、安価で信
頼性良く応用することができ、信号伝搬速度およびノイ
ズ・イミュニティの最大化を保持し可能にするのに役立
つ。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）絶縁層と、銅構造と、前記絶縁層と前記銅構造と
の間の複合拡散バリアとを備え、前記複合拡散バリア
は、高密度材料よりなる層と、酸素または水の存在下で
自己制限的に保護酸化物を形成できる材料よりなる膜と
を有する、半導体デバイス。 （２）前記銅構造の表面上に保護キャップをさらに備え
た、上記（１）に記載のデバイス。 （３）前記保護キャップは、窒化物より形成される、上
記（２）に記載のデバイス。 （４）前記銅構造は、ダマシン導体である、上記（１）
に記載のデバイス。 （５）前記銅構造は、ダブルダマシン導体である、上記
（１）に記載のデバイス。 （６）複数の絶縁体層を備え、前記複数の絶縁体層のう
ちの少なくとも２つは、前記銅構造および前記複合拡散
バリアを含む、上記（１）に記載のデバイス。 （７）前記絶縁体は、３．０以下の誘電率を有する、上
記（１）に記載のデバイス。 （８）前記保護酸化物を形成できる材料よりなる膜は、
アルミニウム，シリコン，およびＣｕ3 Ｇｅよりなる群
から選択された少なくとも１つの材料を含む、上記
（１）に記載のデバイス。 （９）銅よりなる本体と、高密度材料よりなる拡散バリ
ア層と、酸素または水の存在で自己制限的に保護酸化物
を形成できる材料よりなる層とを有する複合導体を形成
する工程と、絶縁体を形成する工程とを含み、前記保護
酸化物を形成できる材料よりなる層を、前記絶縁体と、
前記銅よりなる本体および前記拡散バリア層との間に設
ける、半導体デバイスを製造する方法。 （１０）前記複合導体は、前記絶縁体の凹部内に形成さ
れる、上記（９）に記載の方法。 （１１）前記銅よりなる本体の表面上に保護キャップを
形成する工程をさらに含む、上記（９）に記載の方法。 （１２）前記絶縁体および前記複合導体上に、さらなる
絶縁体を形成する工程と、前記さらなる絶縁体内に、さ
らなる複合導体を形成する工程を含む、上記（９）に記
載の方法。 （１３）前記保護酸化物を形成できる材料は、アルミニ
ウム，シリコン，Ｃｕ3Ｇｅよりなる群から選択された
少なくとも１つの材料を含む、上記（９）に記載の方
法。 （１４）半導体デバイス内の拡散バリアのその場修正方
法であって、酸素または水の存在で自己制限的に保護酸
化物を形成できる材料を酸化する工程を含み、前記材料
が、前記拡散バリアに接触している、方法。
の事項を開示する。 （１）絶縁層と、銅構造と、前記絶縁層と前記銅構造と
の間の複合拡散バリアとを備え、前記複合拡散バリア
は、高密度材料よりなる層と、酸素または水の存在下で
自己制限的に保護酸化物を形成できる材料よりなる膜と
を有する、半導体デバイス。 （２）前記銅構造の表面上に保護キャップをさらに備え
た、上記（１）に記載のデバイス。 （３）前記保護キャップは、窒化物より形成される、上
記（２）に記載のデバイス。 （４）前記銅構造は、ダマシン導体である、上記（１）
に記載のデバイス。 （５）前記銅構造は、ダブルダマシン導体である、上記
（１）に記載のデバイス。 （６）複数の絶縁体層を備え、前記複数の絶縁体層のう
ちの少なくとも２つは、前記銅構造および前記複合拡散
バリアを含む、上記（１）に記載のデバイス。 （７）前記絶縁体は、３．０以下の誘電率を有する、上
記（１）に記載のデバイス。 （８）前記保護酸化物を形成できる材料よりなる膜は、
アルミニウム，シリコン，およびＣｕ3 Ｇｅよりなる群
から選択された少なくとも１つの材料を含む、上記
（１）に記載のデバイス。 （９）銅よりなる本体と、高密度材料よりなる拡散バリ
ア層と、酸素または水の存在で自己制限的に保護酸化物
を形成できる材料よりなる層とを有する複合導体を形成
する工程と、絶縁体を形成する工程とを含み、前記保護
酸化物を形成できる材料よりなる層を、前記絶縁体と、
前記銅よりなる本体および前記拡散バリア層との間に設
ける、半導体デバイスを製造する方法。 （１０）前記複合導体は、前記絶縁体の凹部内に形成さ
れる、上記（９）に記載の方法。 （１１）前記銅よりなる本体の表面上に保護キャップを
形成する工程をさらに含む、上記（９）に記載の方法。 （１２）前記絶縁体および前記複合導体上に、さらなる
絶縁体を形成する工程と、前記さらなる絶縁体内に、さ
らなる複合導体を形成する工程を含む、上記（９）に記
載の方法。 （１３）前記保護酸化物を形成できる材料は、アルミニ
ウム，シリコン，Ｃｕ3Ｇｅよりなる群から選択された
少なくとも１つの材料を含む、上記（９）に記載の方
法。 （１４）半導体デバイス内の拡散バリアのその場修正方
法であって、酸素または水の存在で自己制限的に保護酸
化物を形成できる材料を酸化する工程を含み、前記材料
が、前記拡散バリアに接触している、方法。
【図１】本発明の典型的な好適な実施例による層状半導
体構造の導体接続部における断面図である。
体構造の導体接続部における断面図である。
１０ 絶縁体層 １２ ハードマスク １４，２４ 凹部 １６，２６ バリア膜 １８，２８ バリア層 ２０ 絶縁体層 ３０ 導体構造 ３２ 導体 ３４ 銅バイア ３８，４２ 窒化物キャップ ４０ ダマシン導体（銅構造）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴィンセント・ジェイ・マクゲイヘイ アメリカ合衆国 12601 ニューヨーク州 ポウキープシー イェイツ ブールバー ド ５ (72)発明者 アーネスト・エヌ・レヴィン アメリカ合衆国 12603 ニューヨーク州 ポウキープシー ハイ エイカーズ ド ライブ 30
Claims (14)
- 【請求項１】絶縁層と、 銅構造と、 前記絶縁層と前記銅構造との間の複合拡散バリアとを備
え、 前記複合拡散バリアは、 高密度材料よりなる層と、 酸素または水の存在下で自己制限的に保護酸化物を形成
できる材料よりなる膜とを有する、半導体デバイス。 - 【請求項２】前記銅構造の表面上に保護キャップをさら
に備えた、請求項１に記載のデバイス。 - 【請求項３】前記保護キャップは、窒化物より形成され
る、請求項２に記載のデバイス。 - 【請求項４】前記銅構造は、ダマシン導体である、請求
項１に記載のデバイス。 - 【請求項５】前記銅構造は、ダブルダマシン導体であ
る、請求項１に記載のデバイス。 - 【請求項６】複数の絶縁体層を備え、前記複数の絶縁体
層のうちの少なくとも２つは、前記銅構造および前記複
合拡散バリアを含む、請求項１に記載のデバイス。 - 【請求項７】前記絶縁体は、３．０以下の誘電率を有す
る、請求項１に記載のデバイス。 - 【請求項８】前記保護酸化物を形成できる材料よりなる
膜は、アルミニウム，シリコン，およびＣｕ3 Ｇｅより
なる群から選択された少なくとも１つの材料を含む、請
求項１に記載のデバイス。 - 【請求項９】銅よりなる本体と、 高密度材料よりなる拡散バリア層と、 酸素または水の存在で自己制限的に保護酸化物を形成で
きる材料よりなる層とを有する複合導体を形成する工程
と、 絶縁体を形成する工程とを含み、前記保護酸化物を形成
できる材料よりなる層を、前記絶縁体と、前記銅よりな
る本体および前記拡散バリア層との間に設ける、半導体
デバイスを製造する方法。 - 【請求項１０】前記複合導体は、前記絶縁体の凹部内に
形成される、請求項９に記載の方法。 - 【請求項１１】前記銅よりなる本体の表面上に保護キャ
ップを形成する工程をさらに含む、請求項９に記載の方
法。 - 【請求項１２】前記絶縁体および前記複合導体上に、さ
らなる絶縁体を形成する工程と、 前記さらなる絶縁体内に、さらなる複合導体を形成する
工程を含む、請求項９に記載の方法。 - 【請求項１３】前記保護酸化物を形成できる材料は、ア
ルミニウム，シリコン，Ｃｕ3 Ｇｅよりなる群から選択
された少なくとも１つの材料を含む、請求項９に記載の
方法。 - 【請求項１４】半導体デバイス内の拡散バリアのその場
修正方法であって、 酸素または水の存在で自己制限的に保護酸化物を形成で
きる材料を酸化する工程を含み、前記材料が、前記拡散
バリアに接触している、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53385100A | 2000-03-23 | 2000-03-23 | |
| US09/533851 | 2000-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313296A true JP2001313296A (ja) | 2001-11-09 |
Family
ID=24127691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001081508A Pending JP2001313296A (ja) | 2000-03-23 | 2001-03-21 | 半導体デバイスおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2001313296A (ja) |
| KR (1) | KR20010092679A (ja) |
| CN (1) | CN1319891A (ja) |
| GB (1) | GB2365215A (ja) |
| TW (1) | TW478101B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101447370B1 (ko) | 2013-02-18 | 2014-10-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 경사 프로파일을 갖는 초후막 트렌치 에칭 공정 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7188142B2 (en) | 2000-11-30 | 2007-03-06 | Applied Materials, Inc. | Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility |
| US7698012B2 (en) | 2001-06-19 | 2010-04-13 | Applied Materials, Inc. | Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing |
| US7160739B2 (en) | 2001-06-19 | 2007-01-09 | Applied Materials, Inc. | Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles |
| US6879046B2 (en) | 2001-06-28 | 2005-04-12 | Agere Systems Inc. | Split barrier layer including nitrogen-containing portion and oxygen-containing portion |
| JP3648480B2 (ja) * | 2001-12-26 | 2005-05-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN1720490B (zh) | 2002-11-15 | 2010-12-08 | 应用材料有限公司 | 用于控制具有多变量输入参数的制造工艺的方法和系统 |
| JP4266901B2 (ja) * | 2003-09-30 | 2009-05-27 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| US7244674B2 (en) | 2004-04-27 | 2007-07-17 | Agency For Science Technology And Research | Process of forming a composite diffusion barrier in copper/organic low-k damascene technology |
| KR20070085887A (ko) | 2004-11-08 | 2007-08-27 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 다마신 구조 제조 방법, 집적 회로 제조 방법 및 반도체디바이스 |
| US9368448B2 (en) * | 2013-12-20 | 2016-06-14 | Applied Materials, Inc. | Metal-containing films as dielectric capping barrier for advanced interconnects |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69127037T2 (de) * | 1990-08-01 | 1998-02-12 | Ibm | Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können |
| WO1998032175A1 (en) * | 1997-01-16 | 1998-07-23 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with a metallization with a barrier layer comprising at least titanium, tungsten, or nitrogen, and method of manufacturing same |
| US5913147A (en) * | 1997-01-21 | 1999-06-15 | Advanced Micro Devices, Inc. | Method for fabricating copper-aluminum metallization |
| US6015749A (en) * | 1998-05-04 | 2000-01-18 | Taiwan Semiconductor Manufacturing Company | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure |
-
2000
- 2000-12-29 TW TW089128210A patent/TW478101B/zh not_active IP Right Cessation
-
2001
- 2001-01-18 GB GB0101254A patent/GB2365215A/en not_active Withdrawn
- 2001-03-02 KR KR1020010010781A patent/KR20010092679A/ko not_active Application Discontinuation
- 2001-03-21 JP JP2001081508A patent/JP2001313296A/ja active Pending
- 2001-03-22 CN CN01111894A patent/CN1319891A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101447370B1 (ko) | 2013-02-18 | 2014-10-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 경사 프로파일을 갖는 초후막 트렌치 에칭 공정 |
| US8884441B2 (en) | 2013-02-18 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process of ultra thick trench etch with multi-slope profile |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010092679A (ko) | 2001-10-26 |
| TW478101B (en) | 2002-03-01 |
| GB2365215A (en) | 2002-02-13 |
| CN1319891A (zh) | 2001-10-31 |
| GB0101254D0 (en) | 2001-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7381637B2 (en) | Metal spacer in single and dual damascence processing | |
| JP2004080044A (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
| US20060197231A1 (en) | Backend metallization method and device obtained therefrom | |
| JP2003017559A (ja) | 半導体ウエハ装置およびその製造方法 | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| KR20030040468A (ko) | 초저 ｋ 유전체를 갖는 금속을 집적시키는 방법 | |
| WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
| JP2001313296A (ja) | 半導体デバイスおよびその製造方法 | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| US6913990B2 (en) | Method of forming isolation dummy fill structures | |
| US6583054B2 (en) | Method for forming conductive line in semiconductor device | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| JP5178025B2 (ja) | 半導体メモリ素子の製造方法 | |
| US20020127849A1 (en) | Method of manufacturing dual damascene structure | |
| KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| JP2000232106A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
| KR20000019877A (ko) | 다층 금속 배선을 갖는 반도체 소자 및 그 제조방법 | |
| JPH11145138A (ja) | 半導体装置およびその製造方法 | |
| KR100207474B1 (ko) | 돌출형 텅스텐-플러그를 구비한 배선막 구조 및그 제조방법 | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JP2004072107A (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| KR100784074B1 (ko) | 반도체 소자의 비트 라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |