JP2001230257A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JP2001230257A JP2001230257A JP2001031574A JP2001031574A JP2001230257A JP 2001230257 A JP2001230257 A JP 2001230257A JP 2001031574 A JP2001031574 A JP 2001031574A JP 2001031574 A JP2001031574 A JP 2001031574A JP 2001230257 A JP2001230257 A JP 2001230257A
- Authority
- JP
- Japan
- Prior art keywords
- track
- titanium
- copper
- depositing
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 銅へのシリコン拡散に起因する金属トラック
の抵抗率の増大を回避することを目的とする。 【解決手段】 このプロセスは、予め定めたメタライゼ
ーション・レベルでトラック間絶縁材料１の内部に少な
くとも１つの金属トラック７を生成するステップを含
む。この金属トラック７の生成ステップは、前記トラッ
クの位置に空隙４を形成するトラック間絶縁材料１のエ
ッチング・ステップと、空隙に伝導バリア層５を堆積す
るステップと、銅で空隙を充填するステップと、予め定
めたメタライゼーション・レベル上に窒化珪素層８を堆
積するステップと、を含む。バリア層の堆積ステップと
銅の充填ステップとの間に、チタンが少なくともバリア
層に堆積される。このチタンは、窒化珪素層８からのシ
リコン拡散の間に、TiSi2(６０)に変化する。
の抵抗率の増大を回避することを目的とする。 【解決手段】 このプロセスは、予め定めたメタライゼ
ーション・レベルでトラック間絶縁材料１の内部に少な
くとも１つの金属トラック７を生成するステップを含
む。この金属トラック７の生成ステップは、前記トラッ
クの位置に空隙４を形成するトラック間絶縁材料１のエ
ッチング・ステップと、空隙に伝導バリア層５を堆積す
るステップと、銅で空隙を充填するステップと、予め定
めたメタライゼーション・レベル上に窒化珪素層８を堆
積するステップと、を含む。バリア層の堆積ステップと
銅の充填ステップとの間に、チタンが少なくともバリア
層に堆積される。このチタンは、窒化珪素層８からのシ
リコン拡散の間に、TiSi2(６０)に変化する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の製造に
関連し、より具体的には、ダマスク（damascene；これ
は本分野で既知の名前である）型のプロセスを使用する
金属トラック（metal track）の生成に関する。
関連し、より具体的には、ダマスク（damascene；これ
は本分野で既知の名前である）型のプロセスを使用する
金属トラック（metal track）の生成に関する。
【０００２】
【従来の技術】いくつかの実施形態の方法に従ってダマ
スク・プロセスは実行される。「シングル・ダマスク
（single damascene）」と呼ばれる方法の実施形態で
は、問題のメタライゼーション・レベル（metallizatio
n level）に位置するトラック間絶縁体（intertrack di
electric）に空隙（cavity）を作り、それから導電バリ
ア層（conducting barrier layer；例えばタンタル窒化
物）を空隙の底部および側壁に堆積した後で、充填金属
で空隙を充填することにより、トラックが生成される。
スク・プロセスは実行される。「シングル・ダマスク
（single damascene）」と呼ばれる方法の実施形態で
は、問題のメタライゼーション・レベル（metallizatio
n level）に位置するトラック間絶縁体（intertrack di
electric）に空隙（cavity）を作り、それから導電バリ
ア層（conducting barrier layer；例えばタンタル窒化
物）を空隙の底部および側壁に堆積した後で、充填金属
で空隙を充填することにより、トラックが生成される。
【０００３】
【発明が解決しようとする課題】集積回路の製造は、メ
タライゼーション・レベル上にカプセル化層（一般に窒
化珪素から作られる）を堆積することも含む。この堆積
は、一般的に４００℃の高温で従来技術で実行される。
さらに、集積回路の製造は、この熱処理とは別に、例え
ば各酸化物の堆積後に他の熱処理を必要とする。これら
の熱処理の間（特に４００℃で窒化珪素を堆積すると
き）に、少量のシリコンが窒化珪素カプセル化層から銅
のトラックに拡散することがある。この結果、金属トラ
ックの抵抗率が大幅に増加する。
タライゼーション・レベル上にカプセル化層（一般に窒
化珪素から作られる）を堆積することも含む。この堆積
は、一般的に４００℃の高温で従来技術で実行される。
さらに、集積回路の製造は、この熱処理とは別に、例え
ば各酸化物の堆積後に他の熱処理を必要とする。これら
の熱処理の間（特に４００℃で窒化珪素を堆積すると
き）に、少量のシリコンが窒化珪素カプセル化層から銅
のトラックに拡散することがある。この結果、金属トラ
ックの抵抗率が大幅に増加する。
【０００４】現時点では、この好ましくないトラックの
抵抗率の影響は、窒化珪素のカプセル化層が堆積される
前に、アンモニア・プラズマにメタライゼーション・レ
ベルを露出させることによって回避することができる。
これは、その後のシリコンの拡散を防ぐことを可能にす
る。しかしながら、そのようなプラズマ・ベースの処理
は、集積回路のトランジスタを破壊することがある。
抵抗率の影響は、窒化珪素のカプセル化層が堆積される
前に、アンモニア・プラズマにメタライゼーション・レ
ベルを露出させることによって回避することができる。
これは、その後のシリコンの拡散を防ぐことを可能にす
る。しかしながら、そのようなプラズマ・ベースの処理
は、集積回路のトランジスタを破壊することがある。
【０００５】本発明は、この問題の解決策を提供するこ
とを目的とし、銅へのシリコン拡散に起因する金属トラ
ックの抵抗率の増大を回避するための解決策を提供する
ことを目的とする。
とを目的とし、銅へのシリコン拡散に起因する金属トラ
ックの抵抗率の増大を回避するための解決策を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】したがって、本発明は、
予め定めたメタライゼーション・レベルでトラック間絶
縁材料内部に少なくとも１つの金属トラックを生成する
ステップを含む集積回路の製造プロセスを提供する。こ
の生成ステップは、前記トラックの位置に空隙を形成す
るためにトラック間絶縁材料をエッチングするステッ
プ、空隙に導電バリア層（例えばタンタル窒化物）を堆
積するステップ、銅で空隙を充填するステップ、および
予め定めたメタライゼーション・レベル上に窒化珪素層
を堆積するステップを含む。
予め定めたメタライゼーション・レベルでトラック間絶
縁材料内部に少なくとも１つの金属トラックを生成する
ステップを含む集積回路の製造プロセスを提供する。こ
の生成ステップは、前記トラックの位置に空隙を形成す
るためにトラック間絶縁材料をエッチングするステッ
プ、空隙に導電バリア層（例えばタンタル窒化物）を堆
積するステップ、銅で空隙を充填するステップ、および
予め定めたメタライゼーション・レベル上に窒化珪素層
を堆積するステップを含む。
【０００７】本発明の一般的な特徴によれば、金属トラ
ックの生成ステップは、さらに、バリア層の堆積ステッ
プと銅の充填ステップとの間に、少なくともバリア層の
部分にチタンを堆積するステップを含む。
ックの生成ステップは、さらに、バリア層の堆積ステッ
プと銅の充填ステップとの間に、少なくともバリア層の
部分にチタンを堆積するステップを含む。
【０００８】したがって、例えば４００℃以上の高熱量
下で窒化珪素層のシリコンが銅トラックに拡散する場
合、チタンでチタン化珪素（TiSi2）が生成される。し
たがって、銅に拡散するシリコンがチタンによって捕捉
され、その結果、銅の低い抵抗率を維持することが可能
になる。
下で窒化珪素層のシリコンが銅トラックに拡散する場
合、チタンでチタン化珪素（TiSi2）が生成される。し
たがって、銅に拡散するシリコンがチタンによって捕捉
され、その結果、銅の低い抵抗率を維持することが可能
になる。
【０００９】一般に、チタン層の１つの目的は、銅に拡
散してしまうシリコンを抽出すること（チタン化珪素へ
の変化によって）にあるので、チタン層は空隙の壁に完
全に合致または連続する必要はない。したがって、この
チタンの堆積は、例えばチタンのターゲットを打つアル
ゴン・プラズマを使用する簡単なスパッタリング操作に
よって実行することが可能である。
散してしまうシリコンを抽出すること（チタン化珪素へ
の変化によって）にあるので、チタン層は空隙の壁に完
全に合致または連続する必要はない。したがって、この
チタンの堆積は、例えばチタンのターゲットを打つアル
ゴン・プラズマを使用する簡単なスパッタリング操作に
よって実行することが可能である。
【００１０】さらに、チタンのスパッタリング堆積は、
空隙の上部にチタン粒子を堆積するのに十分であり、こ
れらは、窒化珪素層を可能な限り接近させる利点があ
る。
空隙の上部にチタン粒子を堆積するのに十分であり、こ
れらは、窒化珪素層を可能な限り接近させる利点があ
る。
【００１１】本発明の実施形態の１つの態様によれば、
銅で充填するのに先行して空隙に堆積されたチタンは、
空隙の底部に対して垂直なプラズマ流で非反応性イオン
・エッチング（non-reactive ion etching）を受ける。
これは、空隙の底部におけるチタンを取り除くことを可
能にし、これにより配線（トラック）の抵抗率増大の危
険性を回避することが可能になる。さらに、空隙の底部
に対して垂直なプラズマ流の非反応性エッチングは、空
隙の垂直な側壁上にチタニウム粒子を残すことができ、
特に、空隙の上部の端の近くのチタニウム粒子を残すこ
とができる。
銅で充填するのに先行して空隙に堆積されたチタンは、
空隙の底部に対して垂直なプラズマ流で非反応性イオン
・エッチング（non-reactive ion etching）を受ける。
これは、空隙の底部におけるチタンを取り除くことを可
能にし、これにより配線（トラック）の抵抗率増大の危
険性を回避することが可能になる。さらに、空隙の底部
に対して垂直なプラズマ流の非反応性エッチングは、空
隙の垂直な側壁上にチタニウム粒子を残すことができ、
特に、空隙の上部の端の近くのチタニウム粒子を残すこ
とができる。
【００１２】さらに、本発明のさらなる利点と特徴は、
実施形態の詳細な説明と図面で明らかになる。
実施形態の詳細な説明と図面で明らかになる。
【００１３】
【発明の実施の形態】図１から図８は、本発明に従う実
施方法の１つを模式的に示し、より具体的には、シング
ル・ダマスク・プロセスの範囲内である。
施方法の１つを模式的に示し、より具体的には、シング
ル・ダマスク・プロセスの範囲内である。
【００１４】図１では、参照番号１は、例えばテトラエ
トキシシラン（tetraethoxysilane；Si(OC2H5)4またはT
EOS）から形成されたSiO2などのトラック間絶縁材料の
層を示す。この層１の内部にメタライゼーション・レベ
ルｎの金属トラックが生成される。
トキシシラン（tetraethoxysilane；Si(OC2H5)4またはT
EOS）から形成されたSiO2などのトラック間絶縁材料の
層を示す。この層１の内部にメタライゼーション・レベ
ルｎの金属トラックが生成される。
【００１５】この絶縁層１は、約１２０ｎｍの厚さを有
する、窒化珪素Si3N4か、またはより一般的なSixNyから
作られるカプセル化層２上に置かれる。このカプセル化
層２は、例えばテトラエトキシシラン（tetraethoxysil
ane）から形成されたSiO2のレベル間絶縁材料(interlev
el dielectric material)の層上に堆積される。これ
は、より低いメタライゼーション・レベルｎ−１からメ
タライゼーション・レベルｎを分離する。このレベル間
絶縁層は、一般的に８００ｎｍの厚さを有する。
する、窒化珪素Si3N4か、またはより一般的なSixNyから
作られるカプセル化層２上に置かれる。このカプセル化
層２は、例えばテトラエトキシシラン（tetraethoxysil
ane）から形成されたSiO2のレベル間絶縁材料(interlev
el dielectric material)の層上に堆積される。これ
は、より低いメタライゼーション・レベルｎ−１からメ
タライゼーション・レベルｎを分離する。このレベル間
絶縁層は、一般的に８００ｎｍの厚さを有する。
【００１６】次のステップ（図２）は、従来技術のフォ
トリソグラフィ法を使用して、トラック間絶縁材料１を
エッチングしてカプセル化層２でストップすることを含
む。それにより空隙４（図２にはこれらの空隙のうちの
１つしか示されない）が、後で金属トラックになる位置
に作られる。
トリソグラフィ法を使用して、トラック間絶縁材料１を
エッチングしてカプセル化層２でストップすることを含
む。それにより空隙４（図２にはこれらの空隙のうちの
１つしか示されない）が、後で金属トラックになる位置
に作られる。
【００１７】ここで、カプセル化層２は、レベルｎのト
ラックから銅が混入しないようレベル間絶縁体を保護す
る手段として作用する一方で、空隙をエッチングすると
きにストップ層として作用することに留意されたい。
ラックから銅が混入しないようレベル間絶縁体を保護す
る手段として作用する一方で、空隙をエッチングすると
きにストップ層として作用することに留意されたい。
【００１８】次に（図３）、一般的にタンタル窒化物ま
たはチタン窒化物からなる導電バリア層５が従来技術で
堆積される。この層は、数１０ｎｍの厚さを有し（例え
ば２５ｎｍ）、トラック間絶縁体への銅粒子の拡散に対
する障壁として作用する。
たはチタン窒化物からなる導電バリア層５が従来技術で
堆積される。この層は、数１０ｎｍの厚さを有し（例え
ば２５ｎｍ）、トラック間絶縁体への銅粒子の拡散に対
する障壁として作用する。
【００１９】次に（図４）、チタンがスパッタリングに
より堆積される。例えば室温で１torrの圧力でチタンの
ターゲットを打つアルゴン・ベースのプラズマを使用す
ることによって、チタン粒子６は、空隙４の側壁と底
部、バリア層５の表面上にスパッタされる。
より堆積される。例えば室温で１torrの圧力でチタンの
ターゲットを打つアルゴン・ベースのプラズマを使用す
ることによって、チタン粒子６は、空隙４の側壁と底
部、バリア層５の表面上にスパッタされる。
【００２０】必ずしも必要ではないけれども、前のステ
ップでスパッタされたチタン６が非反応性イオン・エッ
チングを受けるステップを次のステップ（図５）が含む
ことは有利である。これにより特にチタン粒子が空隙の
底部から取り除かれる。この非反応性イオン・エッチン
グは、バリア層５の上部表面からチタンを取り除く結果
となる。そのような非反応性エッチングは、本分野の当
業者にとって周知の操作である。したがって、一般的
に、イオン流は空隙４の底部に対して直角に向けられ実
行される。
ップでスパッタされたチタン６が非反応性イオン・エッ
チングを受けるステップを次のステップ（図５）が含む
ことは有利である。これにより特にチタン粒子が空隙の
底部から取り除かれる。この非反応性イオン・エッチン
グは、バリア層５の上部表面からチタンを取り除く結果
となる。そのような非反応性エッチングは、本分野の当
業者にとって周知の操作である。したがって、一般的
に、イオン流は空隙４の底部に対して直角に向けられ実
行される。
【００２１】このクリーニング・ステップは、空隙の底
部からチタンを取り除くことを可能とし、この結果、そ
の後の金属トラックの抵抗率の増大の危険性を回避する
ことが可能になる。
部からチタンを取り除くことを可能とし、この結果、そ
の後の金属トラックの抵抗率の増大の危険性を回避する
ことが可能になる。
【００２２】次に（図６）、銅層７が従来技術で堆積さ
れる、この後に従来技術の化学機械的ポリッシングが続
き、それにより図７に示す構造が得られる。このポリッ
シングは、チタンの非反応性イオン・エッチングの後に
残っているかもしれないチタン残留物を取り除くことを
可能にする利点もある。
れる、この後に従来技術の化学機械的ポリッシングが続
き、それにより図７に示す構造が得られる。このポリッ
シングは、チタンの非反応性イオン・エッチングの後に
残っているかもしれないチタン残留物を取り除くことを
可能にする利点もある。
【００２３】次に（図８）、もう１つの窒化珪素のカプ
セル化層８が堆積される。この堆積は、約４００℃の熱
量の下で従来技術で実行される。その結果、シリコンが
空隙４の銅に拡散される。しかしながら、結果として拡
散したシリコンは、チタン粒子により捕捉され、チタン
化珪素６０（TiSi2）に変化する。それにより、銅の低
い抵抗率を維持することが可能になる。
セル化層８が堆積される。この堆積は、約４００℃の熱
量の下で従来技術で実行される。その結果、シリコンが
空隙４の銅に拡散される。しかしながら、結果として拡
散したシリコンは、チタン粒子により捕捉され、チタン
化珪素６０（TiSi2）に変化する。それにより、銅の低
い抵抗率を維持することが可能になる。
【００２４】したがって、本発明は、金属トラックの銅
の低い抵抗率に影響を与えない利点を有し、同時に集積
回路のトランジスタに対する任意の破損を防ぐ利点を有
する。
の低い抵抗率に影響を与えない利点を有し、同時に集積
回路のトランジスタに対する任意の破損を防ぐ利点を有
する。
【００２５】もちろん、本発明は、ここに記載の実施形
態のいわゆる「シングル・ダマスク」法に制限されな
い。具体的には、垂直金属配線（一般に本分野において
「vias」と呼ばれる）の空隙と上部メタライゼーション
・レベルの将来のトラックになる空隙とが同時にエッチ
ングされる「セルフ・アライン・ダブル・ダマスク（se
lf-aligned double damascene）」と呼ばれる実施形態
の方法にも適用することができる。
態のいわゆる「シングル・ダマスク」法に制限されな
い。具体的には、垂直金属配線（一般に本分野において
「vias」と呼ばれる）の空隙と上部メタライゼーション
・レベルの将来のトラックになる空隙とが同時にエッチ
ングされる「セルフ・アライン・ダブル・ダマスク（se
lf-aligned double damascene）」と呼ばれる実施形態
の方法にも適用することができる。
【図１】 空隙を形成する前のメタライゼーション・レ
ベルの模式図。
ベルの模式図。
【図２】 空隙を形成した後のメタライゼーション・レ
ベルの模式図。
ベルの模式図。
【図３】 導電バリア層を堆積した後のメタライゼーシ
ョン・レベルの模式図。
ョン・レベルの模式図。
【図４】 チタンをスパッタした後のメタライゼーショ
ン・レベルの模式図。
ン・レベルの模式図。
【図５】 非反応性イオン・エッチングを受けた後のメ
タライゼーション・レベルの模式図。
タライゼーション・レベルの模式図。
【図６】 銅を堆積した後のメタライゼーション・レベ
ルの模式図。
ルの模式図。
【図７】 ポリッシング後のメタライゼーション・レベ
ルの模式図。
ルの模式図。
【図８】 カプセル化層を堆積した後のメタライゼーシ
ョン・レベルの模式図。
ョン・レベルの模式図。
１ トラック間絶縁材料 ２ カプセル化層 ４ 空隙 ５ 導電バリア層 ６ チタン粒子 ７ 銅層 ８ カプセル化層
フロントページの続き (71)出願人 590000248 コーニンクレッカ フィリップス エレク トロニクス エヌ ヴィ Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ. オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １ Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 スージャン・コルディック フランス、エフ−38190ベルニーン、シュ マン・デゥ・ラ・ルソー 471 (72)発明者 ホアキン・トレス フランス、エフ−38950セント・マーティ ン・レ・ヴィノックス、シュマン・フィア ンセ 236 (72)発明者 パスケール・モット フランス、エフ−38110ラ・トゥール・ド ュ・パン、ルー・ド・イタリー 15 (72)発明者 ブリジット・デスカウツ フランス、エフ−38240メイラン、アベニ ュー・プレイン・フルーリー 40
Claims (3)
- 【請求項１】 予め定めたメタライゼーション・レベル
でトラック間絶縁材料内部に少なくとも１つの金属トラ
ックを生成するステップを含む集積回路の製造方法であ
って、該金属トラックの生成ステップは、該トラックの
位置に空隙を生成するトラック間絶縁材料のエッチング
・ステップと、該空隙にバリア層を堆積するステップ
と、銅で該空隙を充填するステップと、該予め定めたメ
タライゼーション・レベル上に窒化珪素層を堆積するス
テップと、を含み、 前記金属トラックの生成ステップは、さらに、前記バリ
ア層の堆積ステップと前記銅の充填ステップとの間に、
少なくとも前記バリア層の部分にチタンを堆積するステ
ップを含む集積回路の製造方法。 - 【請求項２】 チタンがスパッタリングによって堆積さ
れる請求項１に記載の集積回路の製造方法。 - 【請求項３】 前記銅での充填ステップの前に、堆積さ
れたチタンが空隙の底部に対して垂直なプラズマ流で非
反応性イオン・エッチングを受ける請求項１または２に
記載の集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0001801 | 2000-02-14 | ||
| FR0001801A FR2805084B1 (fr) | 2000-02-14 | 2000-02-14 | Procede de fabrication de pistes metalliques pour des circuits integres |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230257A true JP2001230257A (ja) | 2001-08-24 |
Family
ID=8846973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001031574A Pending JP2001230257A (ja) | 2000-02-14 | 2001-02-07 | 集積回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6528419B1 (ja) |
| EP (1) | EP1146550A3 (ja) |
| JP (1) | JP2001230257A (ja) |
| FR (1) | FR2805084B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4447438B2 (ja) * | 2004-11-29 | 2010-04-07 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| EP2074660A1 (en) * | 2006-09-04 | 2009-07-01 | Nxp B.V. | Control of carbon nanostructure growth in an interconnect structure |
| US8143157B2 (en) * | 2006-11-29 | 2012-03-27 | Nxp B.V. | Fabrication of a diffusion barrier cap on copper containing conductive elements |
| US8030733B1 (en) | 2007-05-22 | 2011-10-04 | National Semiconductor Corporation | Copper-compatible fuse target |
| US7964934B1 (en) | 2007-05-22 | 2011-06-21 | National Semiconductor Corporation | Fuse target and method of forming the fuse target in a copper process flow |
| US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145138A (ja) * | 1997-11-10 | 1999-05-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH11186261A (ja) * | 1997-12-19 | 1999-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| JP2728025B2 (ja) * | 1995-04-13 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1187349A (ja) * | 1997-07-16 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US6218302B1 (en) * | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
| US6093632A (en) * | 1998-12-07 | 2000-07-25 | Industrial Technology Research Institute | Modified dual damascene process |
| US6225210B1 (en) * | 1998-12-09 | 2001-05-01 | Advanced Micro Devices, Inc. | High density capping layers with improved adhesion to copper interconnects |
| US6258707B1 (en) * | 1999-01-07 | 2001-07-10 | International Business Machines Corporation | Triple damascence tungsten-copper interconnect structure |
| US6100181A (en) * | 1999-05-05 | 2000-08-08 | Advanced Micro Devices, Inc. | Low dielectric constant coating of conductive material in a damascene process for semiconductors |
| US6197681B1 (en) * | 1999-12-31 | 2001-03-06 | United Microelectronics Corp. | Forming copper interconnects in dielectric materials with low constant dielectrics |
-
2000
- 2000-02-14 FR FR0001801A patent/FR2805084B1/fr not_active Expired - Fee Related
-
2001
- 2001-02-06 EP EP01400287A patent/EP1146550A3/fr not_active Withdrawn
- 2001-02-07 JP JP2001031574A patent/JP2001230257A/ja active Pending
- 2001-02-21 US US09/790,259 patent/US6528419B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145138A (ja) * | 1997-11-10 | 1999-05-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH11186261A (ja) * | 1997-12-19 | 1999-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1146550A3 (fr) | 2002-01-16 |
| EP1146550A2 (fr) | 2001-10-17 |
| FR2805084A1 (fr) | 2001-08-17 |
| US6528419B1 (en) | 2003-03-04 |
| FR2805084B1 (fr) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100365643B1 (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
| US9508593B1 (en) | Method of depositing a diffusion barrier for copper interconnect applications | |
| US7884474B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| TWI236099B (en) | A method for depositing a metal layer on a semiconductor interconnect structure | |
| TW541659B (en) | Method of fabricating contact plug | |
| KR100660915B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| US5918150A (en) | Method for a chemical vapor deposition of copper on an ion prepared conductive surface | |
| TW200400590A (en) | Method for forming copper metal line in semiconductor device | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| JP2001230257A (ja) | 集積回路の製造方法 | |
| US8587128B2 (en) | Damascene structure | |
| KR20100011799A (ko) | 반도체 소자의 제조방법 | |
| JPH11191556A (ja) | 半導体装置の製造方法および銅または銅合金パターンの形成方法 | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
| KR100386628B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US6627093B1 (en) | Method of manufacturing a vertical metal connection in an integrated circuit | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| GB2307341A (en) | Method of forming a tungsten plug of a semiconductor device. | |
| JP2009117673A (ja) | 半導体装置およびその製造方法 | |
| JP2000216239A (ja) | 銅内部結線の形成方法 | |
| JP4281674B2 (ja) | 半導体装置の製造方法 | |
| JPH07153841A (ja) | 半導体装置およびその製造方法 | |
| JPH0794448A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090324 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |