JP2006120672A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 銅又は銅合金よりなる配線を用いた半導体装置において、配線層間の意図せぬ導通を防止する。
【解決手段】 配線溝１０４を有する絶縁膜１０３と、配線溝１０４における少なくとも底部に形成された第１の導電膜１０５ａと、配線溝１０４における少なくとも側壁に形成された第２の導電膜１０６と、第１の導電膜（１０５ａ〜１０５ｄ）及び第２の導電膜１０６が形成された配線溝１０４に埋め込まれた第３の導電膜１０７とを備え、第２の導電膜１０６を構成する元素の数は、第１の導電膜１０５ａを構成する元素の数よりも多い。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に銅又は銅合金よりなる配線を用いた半導体装置及びその製造方法に関するものである。

近年、半導体装置の高速化及び高集積化の要請に対応して、Ａｌ配線に比べて比抵抗が低く且つ信頼性の高いＣｕ配線が広く用いられるようになってきている（例えば特許文献１参照）。

Ｃｕ配線を用いた半導体装置では、Ｃｕ膜と絶縁膜等との密着性を向上させると共にＣｕ原子が絶縁膜中へ拡散されることを防止するために、導電膜（バリア膜）を備えることが必要である。該導電膜の材料として、一般にＴａＮ膜が用いられており、該ＴａＮ膜はＣＶＤ法を用いて成膜されることが困難であるので、ＰＶＤ法を用いて成膜される。

以下に、従来の半導体装置の製造方法について、図１１(a) 〜(e) を参照しながら説明する。

図１１(a) 〜(e) は、従来の半導体装置の製造工程を示す要部工程断面図である。

まず、図１１(a) に示すように、半導体基板（図示せず）上に、ＳｉＯ₂ 膜よりなる絶縁膜６０１、ＳｉＮ膜よりなる絶縁膜６０２、及びＳｉＯ₂ 膜よりなる絶縁膜６０３を順に形成する。

次に、図１１(b) に示すように、リソグラフィー及びドライエッチング技術を用いて、ＳｉＯ₂ 膜よりなる絶縁膜６０３に、底部にＳｉＮ膜よりなる絶縁膜６０２の表面が露出されるように配線溝６０４を形成する。ここで、ＳｉＮ膜よりなる絶縁膜６０２に対してドライエッチングが施されないように、ドライエッチングの条件を調節する。

次に、図１１(c) に示すように、ＰＶＤ法により、ＳｉＯ₂ 膜よりなる絶縁膜６０３の上、並びに配線溝６０４の底部及び側壁に、ＴａＮ膜よりなる導電膜を形成する。尚、図１１(c) では、配線溝６０４の底部に形成された導電膜６０５ａ、配線溝６０４の側壁に形成された導電膜６０５ｂ、及びＳｉＯ₂ 膜よりなる絶縁膜６０３の上に形成された導電膜６０５ｃが示されている。

次に、図１１(d) に示すように、配線溝６０４の内部にＣｕ膜６０６を堆積することにより、配線溝６０４の内部に銅を埋め込む。

次に、図１１(e) に示すように、ＣＭＰ法により、配線溝６０４の内部に埋め込まれた銅が残存するように、ＳｉＯ₂ 膜よりなる絶縁膜６０３の上に形成されている導電膜６０５ｃ及びＣｕ膜６０６を除去する。このようにして、配線溝６０４の内部にＣｕ膜６０６よりなる配線層６０７を形成する。
特開２００３−２５７９７６号

しかしながら、従来の半導体装置及びその製造方法には、以下のような課題がある。

ＰＶＤ法を用いて形成される薄膜は段差被覆性に問題があり、特に、半導体基板に対して垂直な面の上に形成される薄膜の膜厚が薄くなる。このため、図１１(c) に示すように、ＰＶＤ法により形成されたＴａＮ膜よりなる導電膜６０５ａ〜６０５ｃのうち、配線溝６０４の側壁に形成された導電膜６０５ｂの膜厚が薄くなる。これにより、導電膜６０５ｂにおけるＣｕ原子の拡散を防止する能力が低下するので、配線溝６０４の側壁における導電膜６０５ｂを通じて、Ｃｕ原子がＳｉＯ₂ 膜よりなる絶縁膜６０３中へ拡散される。このため、配線層６０７間に意図せぬ導通が発生して、半導体装置の動作不良が引き起こされる。

前記に鑑み、本発明の目的は、銅又は銅合金よりなる配線を用いた半導体装置において、配線層間の意図せぬ導通を防止することができる半導体装置及びその製造方法を提供することである。

前記の課題を解決するために、本発明に係る半導体装置は、凹部を有する絶縁膜と、凹部における少なくとも底部に形成された第１の導電膜と、凹部における少なくとも側壁に形成された第２の導電膜と、第１の導電膜及び第２の導電膜が形成された凹部に埋め込まれた第３の導電膜とを備え、第２の導電膜を構成する元素の数は、第１の導電膜を構成する元素の数よりも多いことを特徴とする。

本発明に係る半導体装置によると、第１の導電膜と比較して、より多数の構成元素よりなる第２の導電膜が、凹部の側壁に形成されている。一般に、金属化合物を構成する元素の数が多い程、該金属化合物は多結晶膜ではなくアモルファス膜（非結晶膜）を形成する傾向が強くなる。このため、第２の導電膜はアモルファス膜を形成するので、凹部の側壁における導電膜を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。その結果、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

また、本発明に係る半導体装置によると、第２の導電膜と比較して、より少数の構成元素よりなる第１の導電膜が、凹部の底部に形成されている。一般に、金属化合物は、該金属化合物を構成する元素の数が少ない程、該金属化合物よりなる膜の比抵抗は減少される。このため、例えば、配線層等の導電層の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

本発明に係る半導体装置は、凹部を有する絶縁膜と、凹部における少なくとも底部に形成された第１の導電膜と、凹部における少なくとも側壁に形成された第２の導電膜と、第１の導電膜及び第２の導電膜が形成された凹部に埋め込まれた第３の導電膜とを備え、第１の導電膜を構成する元素の数と第２の導電膜を構成する元素の数とは異なり、第２の導電膜は、絶縁膜を構成する元素及び第１の導電膜を構成する元素のうちの少なくとも１種類の元素を含んでいることを特徴とする。

本発明に係る半導体装置によると、絶縁膜を構成する元素及び第１の導電膜を構成する元素を含む第２の導電膜が、凹部の側壁に形成されている。これにより、第２の導電膜はアモルファス膜を容易に形成することができるので、凹部の側壁における導電膜を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。その結果、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

本発明に係る半導体装置は、凹部を有する絶縁膜と、凹部における少なくとも底部に形成された第１の導電膜と、凹部における少なくとも側壁に形成された第２の導電膜と、第１の導電膜及び第２の導電膜が形成された凹部に埋め込まれた第３の導電膜とを備え、凹部における底部の角部付近には段差が形成されていることを特徴とする。

本発明に係る半導体装置によると、凹部における底部の角部付近は段差を有するように形成されているので、凹部の断面積を増加させることができる。このため、例えば、配線層等の導電層の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

本発明に係る半導体装置において、凹部の底部に形成された第１の導電膜と第３の導電膜との間、又は凹部の側壁に形成された第２の導電膜と第３の導電膜との間には、第４の導電膜が形成されていることが好ましい。

このようにすると、凹部の底部の角部付近における絶縁膜の露出部分を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。このため、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

本発明に係る半導体装置において、第４の導電膜は、第１の導電膜を構成する元素及び第２の導電膜を構成する元素のうち、第４の導電膜を構成する元素とは異なる少なくとも一以上の元素を含んでいることが好ましい。

また、本発明に係る半導体装置において、第２の導電膜は、アモルファス膜であることが好ましい。

このようにすると、アモルファス膜には結晶粒界が存在しないので、凹部の側壁における導電膜に存在する結晶粒界を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。このため、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

本発明に係る半導体装置において、第４の導電膜は、タンタルよりなる膜であることが好ましい。

このようにすると、窒化タンタル膜等と比較してタンタル膜は比抵抗が低いため、例えば、配線層等の導電層の抵抗をより低減することができるので、半導体装置の動作速度をより一層向上させることができる。また、窒化タンタル膜等と比較して、タンタル膜は第３の導電膜に対する密着性がより高いので、例えば、配線層等の導電層のエレクトロマイグレーション又はストレスマイグレーションに対する耐性の向上を図ることができる。

本発明に係る半導体装置の製造方法は、絶縁膜に凹部を形成する工程と、凹部における少なくとも底部に第１の導電膜を形成する工程と、イオン照射により、第１の導電膜における凹部の底部の角部付近に存在している部分を除去し、絶縁膜における凹部の底部の角部付近に存在している部分を露出させ除去することにより、凹部における少なくとも側壁に第１の導電膜及び絶縁膜よりなる第２の導電膜を形成する工程と、露出部分を含む凹部に第３の導電膜を埋め込む工程とを備えることを特徴とする。

本発明に係る半導体装置の製造方法によると、凹部における側壁に、第１の導電膜及び絶縁膜よりなる第２の導電膜を形成する。これにより、凹部における側壁に、第１の導電膜と比較して、より多数の構成元素よりなる第２の導電膜を形成することができる。一般に、金属化合物を構成する元素の数が多い程、該金属化合物は多結晶膜ではなくアモルファス膜（非結晶膜）を形成する傾向が強くなる。このため、第２の導電膜はアモルファス膜を形成するので、凹部の側壁における導電膜を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。その結果、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

また、本発明に係る半導体装置の製造方法によると、凹部における底部に、第２の導電膜と比較して、より少数の構成元素よりなる第１の導電膜を形成する。一般に、金属化合物は、該金属化合物を構成する元素の数が少ない程、該金属化合物よりなる膜の比抵抗は減少される。このため、例えば、配線層等の導電層の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明に係る半導体装置の製造方法によると、イオン照射により、第１の導電膜及び絶縁膜における凹部の底部の角部付近に存在している部分を除去する。これにより、凹部における底部の角部付近に段差を形成することができるので、凹部の断面積を増加させることができる。このため、例えば、配線層等の導電層の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

本発明に係る半導体装置の製造方法によると、絶縁膜に凹部を形成する工程と、凹部における少なくとも底部に第１の導電膜を形成する工程と、イオン照射により、第１の導電膜における凹部の底部の角部付近に存在している部分を除去し、絶縁膜における凹部の底部の角部付近に存在している部分を露出させ除去することにより、凹部における少なくとも側壁に第１の導電膜及び絶縁膜よりなる第２の導電膜を形成する工程と、第２の導電膜を形成する工程の後に、少なくとも凹部の底部の角部付近に第４の導電膜を形成する工程と、第４の導電膜を形成する工程の後に、凹部に第３の導電膜を埋め込む工程とを備えることを特徴とする。

本発明に係る半導体装置の製造方法によると、凹部における側壁に、第１の導電膜及び絶縁膜よりなる第２の導電膜を形成する。これにより、凹部における側壁に、第１の導電膜と比較して、より多数の構成元素よりなる第２の導電膜を形成することができる。一般に、金属化合物を構成する元素の数が多い程、該金属化合物は多結晶膜ではなくアモルファス膜を形成する傾向が強くなる。このため、第２の導電膜はアモルファス膜を形成するので、凹部の側壁における導電膜を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。その結果、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

また、本発明に係る半導体装置の製造方法によると、凹部における底部に、第２の導電膜と比較して、より少数の構成元素よりなる第１の導電膜を形成する。一般に、金属化合物は、該金属化合物を構成する元素の数が少ない程、該金属化合物よりなる膜の比抵抗は減少される。このため、例えば、配線層等の導電層の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明に係る半導体装置の製造方法によると、イオン照射により、第１の導電膜及び絶縁膜における凹部の底部の角部付近に存在している部分を除去する。これにより、凹部における底部の角部付近に段差を形成することができるので、凹部の断面積を増加させることができる。このため、例えば、配線層等の導電層の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明に係る半導体装置の製造方法によると、第１の導電膜が除去されて絶縁膜が露出された部分を覆うように、第４の導電膜を形成することができる。これにより、凹部の底部の角部付近における絶縁膜の露出部分を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。このため、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

本発明に係る半導体装置の製造方法において、第１の導電膜を形成する工程及び第２の導電膜を形成する工程よりも後であって、第３の導電膜を埋め込む工程よりも前に、凹部の底部における第１の導電膜又は凹部の側壁における第２の導電膜の上に、第４の導電膜を形成する工程をさらに備えることが好ましい。

このようにすると、第１の導電膜が除去されて絶縁膜が露出された部分を覆うように、第４の導電膜を形成することができる。これにより、凹部の底部の角部付近における絶縁膜の露出部分を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。このため、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

本発明に係る半導体装置の製造方法において、第４の導電膜は、第１の導電膜を構成する元素及び第２の導電膜を構成する元素のうち、第４の導電膜を構成する元素とは異なる少なくとも一以上の元素を含んでいることが好ましい。

また、本発明に係る半導体装置の製造方法において、第２の導電膜は、アモルファス膜であることが好ましい。

このようにすると、凹部における側壁に、アモルファス膜を形成することができる。これにより、アモルファス膜には結晶粒界が存在しないので、凹部の側壁における導電膜に存在する結晶粒界を通じて、凹部に埋め込まれた第３の導電膜が絶縁膜へ拡散されることを防止することができる。このため、例えば、配線層等の導電層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

本発明に係る半導体装置の製造方法において、第４の導電膜は、タンタルよりなる膜であることが好ましい。

このようにすると、窒化タンタル膜等と比較してタンタル膜は比抵抗が低いため、例えば、配線層等の導電層の抵抗をより低減することができるので、半導体装置の動作速度をより一層向上させることができる。また、窒化タンタル膜等と比較して、タンタル膜は第３の導電膜に対する密着性がより高いので、例えば、配線層等の導電層のエレクトロマイグレーション又はストレスマイグレーションに対する耐性の向上を図ることができる。

本発明に係る半導体装置及びその製造方法によると、第１の導電膜と比較して、より多数の構成元素よりなる第２の導電膜が、配線溝の側壁に形成されている。一般に、金属化合物を構成する元素の数が多い程、該金属化合物は多結晶膜ではなくアモルファス膜を形成する傾向が強くなる。このため、第２の導電膜はアモルファス膜を形成するので、配線溝の側壁における導電膜を通じて、配線溝に埋め込まれたＣｕ原子（第３の導電膜）が絶縁膜へ拡散されることを防止することができる。したがって、銅又は銅合金よりなる配線を用いた半導体装置において、配線層間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

以下に、本発明の各実施形態について図面を参照しながら説明する。

（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の構造について、図１を参照しながら説明する。

図１は、本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。

図１に示すように、半導体基板（図示せず）上には、ＳｉＯ₂ 膜よりなる絶縁膜１０１及びＳｉＮ膜よりなる絶縁膜１０２が順に形成されている。ＳｉＮ膜よりなる絶縁膜１０２の上には、配線溝１０４を有するＳｉＯ₂ 膜よりなる絶縁膜１０３が形成されている。配線溝１０４の側壁には、ＴａＮ膜よりなる第１の導電膜（１０５ｂ及び１０５ｄ）及びＴａＳｉＮ膜よりなる第２の導電膜１０６が順に形成されている。また、配線溝１０４の底部における中央部付近には、ＴａＮ膜よりなる第１の導電膜１０５ａが形成されており、配線溝１０４の底部における角部付近には、第１の導電膜１０５ａの形成領域以外の部分から配線溝１０４の側壁に架けて、ＳｉＮ膜よりなる絶縁膜１０２を露出させる段差が形成されている。配線溝１０４の内部には、Ｃｕ膜よりなる第３の導電膜１０７が埋め込まれてなる配線層１０８が形成されている。

本発明の第１の実施形態に係る半導体装置では、図１に示すように、配線溝１０４の側壁には、ＴａＮ膜よりなる第１の導電膜１０５ａと比較して、より多数の構成元素よりなるＴａＳｉＮ膜よりなる第２の導電膜１０６が形成されている。

一般に、ＴａＳｉＮのように多くの元素から構成される金属化合物の場合、金属膜を構成する原子が規則正しく配列して結晶化することが困難であり、アモルファス膜を形成する。一方、Ｔａ等の高融点金属及びその窒化物（例えば、ＴａＮ等）の場合、アモルファス膜ではなく多結晶膜を形成する。多結晶膜は多くの結晶粒界を含んでおり、該結晶粒界を通じてＣｕ原子が多結晶膜中へ高速に拡散される。前述したアモルファス膜を形成する金属化合物には結晶粒界が存在しないので、該結晶粒界を通じてＣｕ原子がアモルファス膜中へ拡散されることはない。したがって、アモルファス膜は、多結晶膜と比較して、Ｃｕ原子の拡散を防止する能力が高い。

このため、配線溝１０４の側壁に形成される第２の導電膜１０６としてＴａＳｉＮ膜を用いることにより、配線溝１０４の側壁における導電膜を通じて、Ｃｕ原子がＳｉＯ₂ 膜よりなる絶縁膜１０３中へ拡散されることを防止することができる。したがって、配線層１０８間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

また、本発明の第１の実施形態に係る半導体装置では、図１に示すように、配線溝１０４の底部には、ＴａＳｉＮ膜よりなる第２の導電膜１０６と比較して、より少数の構成元素よりなるＴａＮ膜よりなる第１の導電膜１０５ａが形成されている。

一般に、金属化合物は、該金属化合物を構成する元素の数が少ない程、該金属化合物よりなる膜の比抵抗は減少される。このため、配線溝１０４の底部に形成される第１の導電膜１０５ａとしてＴａＮ膜を用いることにより、ＴａＳｉＮ膜よりなる第２の導電膜１０６と比較して、第１の導電膜１０５ａはより低い比抵抗値を示すため、配線層１０８の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明の第１の実施形態に係る半導体装置では、図１に示すように、配線溝１０４は、その底部における角部付近に段差を有するように形成されている。これにより、配線層１０８の断面積が増加するため、配線層１０８の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図２(a) 〜(d) 及び図３(a) 〜(c) を参照しながら説明する。

図２(a) 〜(d) 及び図３(a) 〜(c) は、本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。

まず、図２(a) に示すように、半導体基板（図示せず）上に、ＳｉＯ₂ 膜よりなる絶縁膜１０１、ＳｉＮ膜よりなる絶縁膜１０２、及びＳｉＯ₂ 膜よりなる絶縁膜１０３を順に形成する。

次に、図２(b) に示すように、リソグラフィー及びドライエッチング技術を用いて、ＳｉＯ₂ 膜よりなる絶縁膜１０３に、底部にＳｉＮ膜よりなる絶縁膜１０２の表面が露出されるように配線溝１０４を形成する。ここで、ＳｉＮ膜よりなる絶縁膜１０２に対してドライエッチングが施されないように、ドライエッチングの条件を調節する。

次に、図２(c) に示すように、ＰＶＤ法により、ＳｉＯ₂ 膜よりなる絶縁膜１０３の上、並びに配線溝１０４の底部及び側壁に、ＴａＮ膜よりなる第１の導電膜を形成する。尚、図２(c) では、配線溝１０４の底部に形成された第１の導電膜１０５ａ、配線溝１０４の側壁に形成された第１の導電膜１０５ｂ、及びＳｉＯ₂ 膜よりなる絶縁膜１０３の上に形成された第１の導電膜１０５ｃが示されている。

ここで、ＰＶＤ法により形成された第１の導電膜１０５ａ〜１０５ｃのうち、第１の導電膜１０５ｂは、配線溝１０４の側壁に形成されており、半導体基板に対して垂直な面上に形成されている。一方、配線溝１０４の底部に形成された第１の導電膜１０５ａ、及びＳｉＯ₂ 膜よりなる絶縁膜１０３の上に形成された第１の導電膜１０５ｃは、半導体基板に対して平行な面上に形成されている。このため、図２(c) に示すように、第１の導電膜１０５ｂは、ＰＶＤ法の特性により、第１の導電膜１０５ａ及び第１の導電膜１０５ｃと比較して、膜厚が薄くなる。

また、図２(c) に示すように、配線溝１０４の底部に形成された第１の導電膜１０５ａは、ＰＶＤ法の特性により、配線溝１０４の底部における側壁部から中央部に架けて、膜厚を増加させるように凸状に形成される。

次に、図２(d) に示すように、第１の導電膜の表面に対して、Ａｒイオンの照射を行う。これにより、第１の導電膜のうち、半導体基板に対して平行な面上に形成されている第１の導電膜１０５ａ及び第１の導電膜１０５ｃは、Ａｒイオンによりスパッタリングされるので、第１の導電膜１０５ａ及び第１の導電膜１０５ｃの膜厚は減少する。一方、第１の導電膜のうち、半導体基板に対して垂直な面上に形成されている第１の導電膜１０５ｂの上には、スパッタリングされた第１の導電膜１０５ａのＴａ原子及びＮ原子が飛来して付着するので、ＴａＮ膜よりなる第１の導電膜１０５ｄが新たに形成されて、配線溝１０４の側壁における第１の導電膜の膜厚が増加する。

更に、図３(a) に示すように、Ａｒイオンの照射を引き続き行う。これにより、半導体基板に対して平行な面上に形成されている第１の導電膜１０５ａ及び第１の導電膜１０５ｃは、Ａｒイオンにより更にスパッタリングされる。このため、第１の導電膜１０５ａにおける配線溝１０４の底部の角部付近に存在している部分が除去される共に、ＳｉＮ膜よりなる絶縁膜１０２における配線溝１０４の底部の角部付近に存在している部分が除去されて露出される。一方、半導体基板に対して垂直な面上に形成されている第１の導電膜１０５ｄの上には、スパッタリングされたＴａＮ膜よりなる第１の導電膜１０５ａのＴａ原子及びＮ原子、並びにスパッタリングされたＳｉＮ膜よりなる絶縁膜１０２のＳｉ原子及びＮ原子が飛来して付着するので、ＴａＳｉＮ膜よりなる第２の導電膜１０６が形成される。このようにして、配線溝１０４の底部における角部付近に、ＳｉＮ膜よりなる絶縁膜１０２が露出された段差を形成すると共に、配線溝１０４の側壁に、ＴａＳｉＮ膜よりなる第２の導電膜１０６を形成する。

次に、図３(b) に示すように、配線溝１０４の内部にＣｕ膜よりなる第３の導電膜１０７を堆積することにより、配線溝１０４の内部に銅を埋め込む。これにより、配線溝１０４の底部の角部付近において、ＳｉＮ膜よりなる絶縁膜１０２と第３の導電膜１０７とが互いに直接接触するが、ＳｉＮ膜よりなる絶縁膜１０２はＣｕ原子の拡散を防止する能力が高い。このため、第１の導電膜２０３ａが除去されてＳｉＮ膜よりなる絶縁膜１０２が露出された部分を通じて、該絶縁膜１０２中へＣｕ原子が拡散されることはない。

次に、図３(c) に示すように、ＣＭＰ法により、配線溝１０４の内部に埋め込まれた銅が残存するように、ＳｉＯ₂ 膜よりなる絶縁膜１０３の上に形成されている第１の導電膜（１０５ｃ及び１０５ｄ）、第２の導電膜１０６、及び第３の導電膜１０７を除去する。このようにして、配線溝１０４の内部にＣｕ膜（第３の導電膜１０７）よりなる配線層１０８を形成する。

以上のように、本発明の第１の実施形態に係る半導体装置の製造方法によると、図３(a) に示すように、配線溝１０４の底部の中央付近に残存している第１の導電膜１０５ａ、及び配線溝１０４の底部の角部付近に露出されたＳｉＮ膜よりなる絶縁膜１０２に対して、Ａｒイオンの照射を行う。これにより、配線溝１０４の側壁にＴａＳｉＮよりなる第２の導電膜１０６を形成することができる。このように、配線溝１０４の側壁に形成された導電膜を構成する元素の数は、配線溝１０４の底部に形成された導電膜を構成する元素の数よりも多い。

一般に、金属化合物は、該金属化合物を構成する元素の数が多い程、アモルファス膜を形成する傾向が強くなると共に、該金属化合物よりなる膜の比抵抗が増大される。

また、配線溝１０４の側壁に形成される導電膜は、配線層１０８間の意図せぬ導通を防止する役割を果たす。一方、配線溝１０４の底部に形成される導電膜は、配線層１０８間の意図せぬ導通に直接寄与することはない。

このため、配線溝１０４の側壁に形成される導電膜は、該導電膜を構成する元素の数が多い程、アモルファス膜を形成するので、該導電膜が多結晶膜を形成して結晶粒界が発生することをより確実に防止することができる。本実施形態に係る半導体装置では、第２の導電膜１０６としてＴａＳｉＮ膜を用いることにより、配線溝１０４の側壁における導電膜を通じて、Ｃｕ原子がＳｉＯ₂ 膜よりなる絶縁膜１０３中へ拡散されることを防止することができる。したがって、配線層１０８間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

また、配線溝１０４の底部に形成される導電膜は、該導電膜を構成する元素の数が少ない程、より低い比抵抗値を示すので、配線層１０８の抵抗の低減を図ることができる。本実施形態に係る半導体装置では、第１の導電膜１０５ａとしてＴａＮ膜を用いることにより、配線層１０８の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明の第１の実施形態に係る半導体装置の製造方法によると、図３(a) に示すように、配線溝１０４の底部における角部付近に段差が形成されるようにＡｒイオンの照射を行う。これにより、配線層１０８の断面積が増加するため、配線層１０８の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の構造について、図４を参照しながら説明する。

図４は、本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。

図４に示すように、半導体基板（図示せず）上には、配線溝２０２を有するＳｉＯ₂ 膜よりなる絶縁膜２０１が形成されている。配線溝２０２の側壁には、ＴａＮ膜よりなる第１の導電膜（２０３ｂ及び２０３ｄ）、ＴａＳｉＯＮ膜よりなる第２の導電膜２０４、及びＴａＮ膜よりなる第４の導電膜２０５が順に形成されている。また、配線溝２０２の底部における中央部付近には、ＴａＮ膜よりなる第１の導電膜２０３ａが形成されており、該第１の導電膜２０３ａを覆うようにして、配線溝２０２の底部には、第４の導電膜２０５が形成されている。また、配線溝２０２の底部における角部付近には、第１の導電膜２０３ａの形成領域以外の部分から配線溝２０２の側壁に架けて段差が形成されている。配線溝２０２の内部には、Ｃｕ膜よりなる第３の導電膜２０６が埋め込まれてなる配線層２０７が形成されている。

本発明の第２の実施形態に係る半導体装置では、図４に示すように、配線溝２０２の側壁には、ＴａＮ膜よりなる第１の導電膜２０３ａと比較して、より多数の構成元素よりなるＴａＳｉＯＮ膜よりなる第２の導電膜２０４が形成されている。

一般に、ＴａＳｉＯＮのように多くの元素から構成される金属化合物の場合、金属膜を構成する原子が規則正しく配列して結晶化することが困難であり、アモルファス膜を形成する。一方、Ｔａ等の高融点金属及びその窒化物（例えば、ＴａＮ等）の場合、アモルファス膜ではなく多結晶膜を形成する。多結晶膜は多くの結晶粒界を含んでおり、該結晶粒界を通じてＣｕ原子が多結晶膜中へ高速に拡散される。前述したアモルファス膜を形成する金属化合物には結晶粒界が存在しないので、該結晶粒界を通じてＣｕ原子がアモルファス膜中へ拡散されることはない。したがって、アモルファス膜は、多結晶膜と比較して、Ｃｕ原子の拡散を防止する能力が高い。

このため、配線溝２０２の側壁に形成される第２の導電膜２０４としてＴａＳｉＯＮ膜を用いることにより、配線溝２０２の側壁における導電膜を通じて、Ｃｕ原子が絶縁膜２０１中へ拡散されることを防止することができる。したがって、配線層２０７間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

また、本発明の第２の実施形態に係る半導体装置では、図４に示すように、配線溝２０２の底部には、ＴａＳｉＯＮ膜よりなる第２の導電膜２０４と比較して、より少数の構成元素よりなるＴａＮ膜よりなる第１の導電膜２０３ａが形成されている。

一般に、金属化合物は、該金属化合物を構成する元素の数が少ない程、該金属化合物よりなる膜の比抵抗は減少される。このため、配線溝２０２の底部に形成される第１の導電膜２０３ａとしてＴａＮ膜を用いることにより、ＴａＳｉＯＮ膜よりなる第２の導電膜２０４と比較して、第１の導電膜２０３ａはより低い比抵抗値を示すため、配線層２０７の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明の第２の実施形態に係る半導体装置では、図４に示すように、配線溝２０２は、その底部における角部付近に段差を有するように形成されている。これにより、配線層２０７の断面積が増加するため、配線層２０７の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明の第２の実施形態に係る半導体装置では、図４に示すように、第１の導電膜２０３ａが除去されて絶縁膜２０１が露出された部分を覆うようにして、配線溝２０２の底部及び側壁に、第４の導電膜２０５が形成されている。これにより、配線溝２０２の底部の角部付近における絶縁膜２０１の露出部分を通じて、Ｃｕ原子が絶縁膜２０１中へ拡散されることを防止することができる。このため、配線層２０７間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図５(a) 〜(d) 及び図６(a) 〜(d) を参照しながら説明する。

図５(a) 〜(d) 及び図６(a) 〜(d) は、本発明の第２の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。

まず、図５(a) に示すように、半導体基板（図示せず）上に、ＳｉＯ₂ 膜よりなる絶縁膜２０１を形成する。

次に、図５(b) に示すように、リソグラフィー及びドライエッチング技術を用いて、絶縁膜２０１に、底部に絶縁膜２０１の表面が露出されるように配線溝２０２を形成する。

次に、図５(c) に示すように、ＰＶＤ法により、絶縁膜２０１の上、並びに配線溝２０２の底部及び側壁に、ＴａＮ膜よりなる第１の導電膜を形成する。尚、図５(c) では、配線溝２０２の底部に形成された第１の導電膜２０３ａ、配線溝２０２の側壁に形成された第１の導電膜２０３ｂ、及び絶縁膜２０１の上に形成された第１の導電膜２０３ｃが示されている。

ここで、ＰＶＤ法により形成された第１の導電膜２０３ａ〜２０３ｃのうち、第１の導電膜２０３ｂは、配線溝２０２の側壁に形成されており、半導体基板に対して垂直な面上に形成されている。一方、配線溝２０２の底部に形成された第１の導電膜２０３ａ、及び絶縁膜２０１の上に形成された第１の導電膜２０３ｃは、半導体基板に対して平行な面上に形成されている。このため、図５(c) に示すように、第１の導電膜２０３ｂは、ＰＶＤ法の特性により、第１の導電膜２０３ａ及び第１の導電膜２０３ｃと比較して、膜厚が薄くなる。

また、図５(c) に示すように、配線溝２０２の底部に形成された第１の導電膜２０３ａは、ＰＶＤ法の特性により、配線溝２０２の底部における側壁部から中央部に架けて、膜厚を増加させるように凸状に形成される。

次に、図５(d) に示すように、第１の導電膜の表面に対して、Ａｒイオンの照射を行う。これにより、第１の導電膜のうち、半導体基板に対して平行な面上に形成されている第１の導電膜２０３ａ及び第１の導電膜２０３ｃは、Ａｒイオンによりスパッタリングされるので、第１の導電膜２０３ａ及び第１の導電膜２０３ｃの膜厚は減少する。一方、第１の導電膜のうち、半導体基板に対して垂直な面上に形成されている第１の導電膜２０３ｂの上には、スパッタリングされた第１の導電膜２０３ａのＴａ原子及びＮ原子が飛来して付着するので、ＴａＮ膜よりなる第１の導電膜２０３ｄが新たに形成されて、配線溝２０２の側壁における第１の導電膜の膜厚が増加する。

更に、図６(a) に示すように、Ａｒイオンの照射を引き続き行う。これにより、半導体基板に対して平行な面上に形成されている第１の導電膜２０３ａ及び第１の導電膜２０３ｃは、Ａｒイオンにより更にスパッタリングされる。このため、第１の導電膜２０３ａにおける配線溝２０２の底部の角部付近に存在している部分が除去されると共に、絶縁膜２０１における配線溝２０２の底部の角部付近に存在している部分が除去されて露出される。一方、半導体基板に対して垂直な面上に形成されている第１の導電膜２０３ｄの上には、スパッタリングされたＴａＮ膜よりなる第１の導電膜２０３ａのＴａ原子及びＮ原子、並びにスパッタリングされたＳｉＯ₂ 膜よりなる絶縁膜２０１のＳｉ原子及びＯ原子が飛来して付着するので、ＴａＳｉＯＮ膜よりなる第２の導電膜２０４が形成される。このようにして、配線溝２０２の底部における角部付近に、絶縁膜２０１が露出された段差を形成すると共に、配線溝２０２の側壁に、ＴａＳｉＯＮ膜よりなる第２の導電膜２０４を形成する。

次に、図６(b) に示すように、第１の導電膜２０３ａが除去されて絶縁膜２０１が露出された部分を覆うように、絶縁膜２０１の上、並びに配線溝２０２の底部及び側壁に、ＴａＮ膜よりなる第４の導電膜２０５を形成する。

次に、図６(c) に示すように、配線溝２０２の内部にＣｕ膜よりなる第３の導電膜２０６を堆積することにより、配線溝２０２の内部に銅を埋め込む。

次に、図６(d) に示すように、ＣＭＰ法により、配線溝２０２の内部に埋め込まれた銅が残存するように、絶縁膜２０１の上に形成されている第１の導電膜（２０３ｃ及び２０３ｄ）、第２の導電膜２０４、第４の導電膜２０５、及び第３の導電膜２０６を除去する。このようにして、配線溝２０２の内部にＣｕ膜（第３の導電膜２０６）よりなる配線層２０７を形成する。

以上のように、本発明の第２の実施形態に係る半導体装置の製造方法によると、図６(a) に示すように、配線溝２０２の底部の中央付近に残存している第１の導電膜２０３ａ、及び配線溝２０２の底部の角部付近に露出された絶縁膜２０１に対して、Ａｒイオンの照射を行う。これにより、配線溝２０２の側壁にＴａＳｉＯＮよりなる第２の導電膜２０４を形成することができる。このように、配線溝２０２の側壁に形成された導電膜を構成する元素の数は、配線溝２０２の底部に形成された導電膜を構成する元素の数よりも多い。

一般に、金属化合物は、該金属化合物を構成する元素の数が多い程、アモルファス膜を形成する傾向が強くなると共に、該金属化合物よりなる膜の比抵抗が増大される。

また、配線溝２０２の側壁に形成される導電膜は、配線層２０７間の意図せぬ導通を防止する役割を果たす。一方、配線溝２０２の底部に形成される導電膜は、配線層２０７間の意図せぬ導通に直接寄与することはない。

このため、配線溝２０２の側壁に形成される導電膜は、該導電膜を構成する元素の数が多い程、アモルファス膜を形成するので、該導電膜が多結晶膜を形成して結晶粒界が発生することをより確実に防止することができる。

前述したように、本発明の第１の実施形態に係る半導体装置では、第２の導電膜１０６としてＴａＳｉＮ膜が用いられているのに対し、本実施形態に係る半導体装置では、第２の導電膜２０４としてＴａＳｉＯＮ膜が用いられている。このように、導電膜を構成する元素の数が多い程、該導電膜は多結晶膜ではなくアモルファス膜を形成することができるので、配線溝２０２の側壁における導電膜を通じて、Ｃｕ原子が絶縁膜２０１中へ拡散されることをより確実に防止することができる。したがって、配線層２０７間の意図せぬ導通をより効果的に防止することができるので、半導体装置の歩留まりをより一層向上させることができる。

また、配線溝２０２の底部に形成される導電膜は、該導電膜を構成する元素の数が少ない程、より低い比抵抗値を示すので、配線層２０７の抵抗の低減を図ることができる。本実施形態に係る半導体装置では、第１の導電膜２０３ａとしてＴａＮ膜を用いることにより、配線層２０７の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明の第２の実施形態に係る半導体装置の製造方法によると、図６(a) に示すように、配線溝２０２の底部における角部付近に段差が形成されるようにＡｒイオンの照射を行う。これにより、配線層２０７の断面積が増加するため、配線層２０７の抵抗を低減することができるので、半導体装置の動作速度を向上させることができる。

また、本発明の第２の実施形態に係る半導体装置の製造方法によると、図６(b) に示すように、第１の導電膜２０３ａが除去されて絶縁膜２０１が露出された部分を覆うように、絶縁膜２０１の上、並びに配線溝２０２の底部及び側壁に、第４の導電膜２０５を形成する。これにより、配線溝２０２の底部の角部付近における絶縁膜２０１の露出部分を通じて、Ｃｕ原子が絶縁膜２０１中へ拡散されることを防止することができる。このため、配線層２０７間の意図せぬ導通を防止することができるので、半導体装置の歩留まりを向上させることができる。

（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の構造について、図７を参照しながら説明する。

図７は、本発明の第３の実施形態に係る半導体装置の構造を示す断面図である。

図７において、前述した本発明の第２の実施形態に係る半導体装置と同一の構成要素については、同一の符号を付す。したがって、本実施形態では、本発明の第２の実施形態に係る半導体装置と同様の説明は繰り返し行わない。

尚、本実施形態では、第４の導電膜の材料を選択することにより、半導体装置の動作速度についてより一層の向上を図ることを目的とする。

以下に、本実施形態に係る半導体装置において、本発明の第２の実施形態に係る半導体装置と異なる点について、具体的に説明する。

前述したように、本発明の第２の実施形態に係る半導体装置では、第４の導電膜２０５としてＴａＮ膜が用いられているのに対し、本実施形態に係る半導体装置では、図７に示すように、第４の導電膜３０５としてＴａ膜が用いられている。

一般に、金属化合物は、該金属化合物を構成する元素の数が少ない程、該金属化合物よりなる膜の比抵抗は減少される。このため、本実施形態に係る半導体装置では、第４の導電膜３０５としてＴａＮ膜ではなくＴａ膜を用いる。これにより、ＴａＮ膜よりなる第４の導電膜２０５と比較して、Ｔａ膜よりなる第４の導電膜３０５はより低い比抵抗値を示すため、配線層２０７の抵抗をより低減することができるので、半導体装置の動作速度をより一層向上させることができる。

また、ＴａＮ膜よりなる第４の導電膜２０５と比較して、Ｔａ膜よりなる第４の導電膜３０５はＣｕ膜（第３の導電膜２０６）に対する密着性が高いので、配線層２０７のエレクトロマイグレーション又はストレスマイグレーションに対する耐性の向上を図ることもできる。

以下に、本発明の第３の実施形態に係る半導体装置の製造方法について、図５(a) 〜(d) 及び図６(a) 〜(d) 並びに図８を用いて、簡単に説明する。

図５(a) 〜(d) 及び図６(a) 〜(d) は、本発明の第２の実施形態に係る半導体装置の製造方法の説明に使用した要部工程断面図である。

また、図８は、本発明の第３の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。

図８において、前述した本発明の第２の実施形態に係る半導体装置と同一の構成要素については、同一の符号を付す。したがって、本実施形態では、本発明の第２の実施形態に係る半導体装置の製造方法と同様の説明は繰り返し行わない。

本発明の第３の実施形態に係る半導体装置の製造方法によると、前述した図５(a) 〜図５(d) 及び図６(a) に示した工程の後、図８に示すように、第１の導電膜２０３ａが除去されて絶縁膜２０１が露出された部分を覆うように、絶縁膜２０１の上、並びに配線溝２０２の底部及び側壁に、Ｔａ膜よりなる第４の導電膜３０５を形成する。これにより、配線溝２０２の底部の角部付近における絶縁膜２０１の露出部分を通じて、Ｃｕ原子が絶縁膜２０１中へ拡散されることを防止することができる。

その後、図６(c) 〜図６(d) に示した工程と同様の工程を経ることにより、本発明の第３の実施形態に係る半導体装置を製造する。

このように、本発明の第３の実施形態に係る半導体装置の製造方法によると、図８に示すように、第４の導電膜３０５としてＴａＮ膜ではなくＴａ膜を用いる。これにより、第４の導電膜３０５は、配線層２０７間の意図せぬ導通を防止するだけでなく、配線層２０７の抵抗を低減すると共に、配線層２０７のエレクトロマイグレーションやストレスマイグレーションに対する耐性の向上を図ることができる。このため、半導体装置の歩留まりを向上させるだけでなく、半導体装置の動作速度をより一層向上させることができる。

（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体装置の構造について、図９を参照しながら説明する。

図９は、本発明の第４の実施形態に係る半導体装置の構造を示す断面図である。

図９において、前述した本発明の第２の実施形態に係る半導体装置と同一の構成要素については、同一の符号を付す。したがって、本実施形態では、本発明の第２の実施形態に係る半導体装置と同様の説明は繰り返し行わない。

尚、本実施形態では、絶縁膜の材料を選択することにより、半導体装置の動作速度についてより一層の向上を図ると共に、半導体装置の歩留まりについてもより一層の向上を図ることを目的とする。

以下に、本実施形態に係る半導体装置において、本発明の第２の実施形態に係る半導体装置と異なる点について、具体的に説明する。

前述したように、本発明の第２の実施形態に係る半導体装置では、絶縁膜２０１としてＳｉＯ₂ 膜が用いられているのに対し、本実施形態に係る半導体装置では、図９に示すように、絶縁膜４０１としてＳｉＯＣ膜が用いられている。

このように、本発明の第４の実施形態に係る半導体装置では、絶縁膜４０１としてＳｉＯ₂ 膜ではなくＳｉＯＣ膜を用いる。これにより、ＳｉＯ₂ 膜よりなる絶縁膜２０１と比較して、ＳｉＯＣ膜よりなる絶縁膜４０１は誘電率が低いため、配線層２０７の間の容量を低減することができるので、半導体装置の動作速度をより一層向上させることができる。

また、前述したように、本発明の第２の実施形態に係る半導体装置では、第２の導電膜２０４としてＴａＳｉＯＮ膜が用いられているのに対し、本実施形態に係る半導体装置では、図９に示すように、第２の導電膜４０４としてＴａＳｉＯＣＮ膜が用いられている。

一般に、金属化合物は、該金属化合物を構成する元素の数が多い程、アモルファス膜を形成する傾向が強くなる。このため、本実施形態に係る半導体装置では、第２の導電膜４０４として、ＴａＳｉＯＮ膜ではなくＴａＳｉＯＣＮ膜を用いる。

これにより、ＴａＳｉＯＮ膜よりなる第２の導電膜２０４と比較して、ＴａＳｉＯＣＮ膜よりなる第２の導電膜４０４はアモルファス膜を容易に形成することができる。このため、配線溝２０２の側壁における導電膜を通じて、Ｃｕ原子が絶縁膜２０１へ拡散されることをより確実に防止することができる。したがって、配線層２０７間の意図せぬ導通をより効果的に防止することができるので、半導体装置の歩留まりをより一層向上させることができる。

以下に、本発明の第４の実施形態に係る半導体装置の製造方法について、図５(a) 〜(d) 及び図６(a) 〜(d) を用いて、簡単に説明する。

尚、図５(a) 〜(d) 及び図６(a) 〜(d) は、本発明の第２の実施形態に係る半導体装置の製造方法の説明に使用した要部工程断面図である。

また、本実施形態では、本発明の第２の実施形態に係る半導体装置の製造方法と同様の説明は繰り返し行わない。

本発明の第４の実施形態に係る半導体装置の製造方法によると、前述した図５(a) に示した工程において、ＳｉＯ₂ 膜よりなる絶縁膜２０１ではなく、ＳｉＯＣ膜よりなる絶縁膜４０１を形成する。

次に、図５(b) 〜図５(d) に示した工程の後、前述した図６(a) に示した工程において、Ａｒイオンの照射を行うことにより、スパッタリングされたＴａＮ膜よりなる第１の導電膜２０３ａのＴａ原子及びＮ原子、並びにスパッタリングされたＳｉＯＣ膜よりなる絶縁膜４０１のＳｉ原子、Ｏ原子、及びＣ原子が飛来して付着する。これにより、配線溝２０２の側壁に、ＴａＳｉＯＣＮ膜よりなる第２の導電膜４０４を形成する。

その後、図６(b) 〜図６(d) に示した工程と同様の工程を経ることにより、本発明の第４の実施形態に係る半導体装置を製造する。

このように、本発明の第４の実施形態に係る半導体装置の製造方法によると、ＳｉＯＣ膜よりなる絶縁膜４０１を用いることにより、配線層２０７の間の容量を低減することができると共に、ＴａＳｉＯＣＮ膜よりなる第２の導電膜４０４を用いることにより、配線層２０７間の意図せぬ導通をより効果的に防止することができる。このため、半導体装置の動作速度をより一層向上させることができると共に、半導体装置の歩留まりをより一層向上させることができる。

（第５の実施形態）
以下に、本発明の第５の実施形態に係る半導体装置の構造について、図１０を参照しながら説明する。

図１０は、本発明の第５の実施形態に係る半導体装置の構造を示す断面図である。

図１０において、前述した本発明の第２の実施形態に係る半導体装置と同一の構成要素については、同一の符号を付す。したがって、本実施形態では、本発明の第２の実施形態に係る半導体装置と同様の説明は繰り返し行わない。

尚、本実施形態では、前述した本発明の第４の実施形態に係る半導体装置と同様に、絶縁膜の材料を選択することにより、半導体装置の動作速度についてより一層の向上を図ることを目的とする。

以下に、本実施形態に係る半導体装置において、本発明の第４の実施形態に係る半導体装置と異なる点について、具体的に説明する。

前述したように、本発明の第４の実施形態に係る半導体装置では、絶縁膜４０１としてＳｉＯＣ膜が用いられているのに対し、本実施形態に係る半導体装置では、図１０に示すように、絶縁膜５０１として炭素及び酸素を含む有機ポリマー膜が用いられている。

このように、本発明の第５の実施形態に係る半導体装置では、絶縁膜５０１としてＳｉＯＣ膜ではなく有機ポリマー膜を用いる。これにより、ＳｉＯＣ膜よりなる絶縁膜４０１と比較して、有機ポリマー膜よりなる絶縁膜５０１は誘電率が低いため、配線層２０７の間の容量をより一層低減することができるので、半導体装置の動作速度をより一層向上させることができる。

以下に、本発明の第５の実施形態に係る半導体装置の製造方法について、図５(a) 〜(d) 及び図６(a) 〜(d) を用いて、簡単に説明する。

尚、図５(a) 〜(d) 及び図６(a) 〜(d) は、本発明の第２の実施形態に係る半導体装置の製造方法の説明に使用した要部工程断面図である。

また、本実施形態では、本発明の第２の実施形態に係る半導体装置の製造方法と同様の説明は繰り返し行わない。

本発明の第５の実施形態に係る半導体装置の製造方法によると、前述した図５(a) に示した工程において、ＳｉＯ₂ 膜よりなる絶縁膜２０１ではなく、炭素及び酸素を含む有機ポリマー膜よりなる絶縁膜５０１を形成する。

次に、図５(b) 〜図５(d) に示した工程の後、前述した図６(a) に示した工程において、Ａｒイオンの照射を行うことにより、スパッタリングされたＴａＮ膜よりなる第１の導電膜２０３ａのＴａ原子及びＮ原子、並びにスパッタリングされた有機ポリマー膜よりなる絶縁膜５０１のＣ原子及びＯ原子が飛来して付着する。これにより、配線溝２０２の側壁に、ＴａＣＯＮ膜よりなる第２の導電膜５０４を形成する。

その後、図６(b) 〜図６(d) に示した工程と同様の工程を経ることにより、本発明の第５の実施形態に係る半導体装置を製造する。

このように、本発明の第５の実施形態に係る半導体装置の製造方法によると、有機ポリマー膜よりなる絶縁膜５０１を用いることにより、配線層２０７の間の容量をより低減することができる。このため、半導体装置の動作速度をより一層向上させることができる。

以上、本発明の第１〜第５の実施形態に係る半導体装置及びその製造方法について説明したが、本発明はこれらの実施形態に限定されるものではない。

尚、本発明の第１〜第５の実施形態に係る半導体装置及びその製造方法では、Ａｒイオンの照射によりスパッタリングされる絶縁膜として、ＳｉＮ膜（１０３）、ＳｉＯ₂ 膜（２０１）、ＳｉＯＣ膜（４０１）、有機ポリマー膜（５０１）を挙げているが、例えば、ＣＦ膜等の絶縁膜を使用することも可能である。

また、本発明の第１〜第５の実施形態に係る半導体装置及びその製造方法では、Ａｒイオンの照射によりスパッタリングされる第１の導電膜としてＴａＮ膜（１０５ａ〜１０５ｄ及び２０３ａ〜２０３ｄ）を挙げているが、高融点金属又はその窒素物等よりなる膜、例えば、Ｔａ膜、Ｔｉ膜、ＴｉＮ膜、Ｗ膜、ＷＮ膜等の導電膜（バリア膜）を使用することも可能である。

また、本発明の第１〜第５の実施形態に係る半導体装置及びその製造方法では、第３の導電膜としてＣｕ膜を挙げているが、例えば、Ｃｕ合金膜、Ａｌ膜、Ａｌ合金膜、Ａｇ膜、Ａｇ合金膜等の金属膜を使用することも可能である。

また、本発明の第２〜第５の実施形態に係る半導体装置及びその製造方法では、Ａｒイオンの照射によりスパッタリングされる絶縁膜と、該絶縁膜の露出部分を覆うようにして形成される第４の導電膜との組み合わせとして、ＳｉＯ₂ 膜（２０１）とＴａＮ膜（２０５）、ＳｉＯ₂ 膜（２０１）とＴａ膜（３０５）、ＳｉＯＣ膜（４０１）とＴａＮ膜（２０５）、及び有機ポリマー膜（５０１）とＴａＮ膜（２０５）を挙げているが、本発明はこれらの組み合わせに限定されるものではなく、両者は任意に組み合わせることができる。

また、本発明の第１〜第５の実施形態に係る半導体装置の製造方法では、配線溝（１０４及び２０２）を形成した後に、配線溝の内部に第１〜第４の導電膜を埋め込むシングルダマシン法を用いて説明したが、配線溝及びビアを形成した後に、配線溝及びビアの内部に第１〜第４の導電膜を同時に埋め込むデュアルダマシン法を用いて、本発明に係る半導体装置を製造することも可能である。

その他、本発明の趣旨を逸脱しない範囲で、種々の形態に変形して本発明を実施することが可能である。

本発明は、銅又は銅合金よりなる配線を用いた半導体装置及びその製造方法に有用である。

本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。 (a) 〜(d) は、本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 〜(c) は、本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。 (a) 〜(d) は、本発明の第２の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 〜(d) は、本発明の第２の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 本発明の第３の実施形態に係る半導体装置の構造を示す断面図である。 本発明の第３の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 本発明の第４の実施形態に係る半導体装置の構造を示す断面図である。 本発明の第５の実施形態に係る半導体装置の構造を示す断面図である。 (a) 〜(e) は、従来の半導体装置の製造工程を示す要部工程断面図である。

符号の説明

１０１ ＳｉＯ₂ 膜よりなる絶縁膜
１０２ ＳｉＮ膜よりなる絶縁膜
１０３、２０１、４０１、５０１ 絶縁膜
１０４、２０２ 配線溝
１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ 第１の導電膜
２０３ａ、２０３ｂ、２０３ｃ、２０３ｄ 第１の導電膜
１０６、２０４、４０４、５０４ 第２の導電膜
２０５、３０５ 第４の導電膜
１０７、２０６ 第３の導電膜
１０８、２０７ 配線層
６０１ ＳｉＯ₂ 膜よりなる絶縁膜
６０２ ＳｉＮ膜よりなる絶縁膜
６０３ ＳｉＯ₂ 膜よりなる絶縁膜
６０４ 配線溝
６０５ａ、６０５ｂ、６０５ｃ 導電膜
６０６ Ｃｕ膜
６０７ 配線層

Claims (19)

1. 凹部を有する絶縁膜と、
   前記凹部における少なくとも底部に形成された第１の導電膜と、
   前記凹部における少なくとも側壁に形成された第２の導電膜と、
   前記第１の導電膜及び前記第２の導電膜が形成された前記凹部に埋め込まれた第３の導電膜とを備え、
   前記第２の導電膜を構成する元素の数は、前記第１の導電膜を構成する元素の数よりも多いことを特徴とする半導体装置。
2. 凹部を有する絶縁膜と、
   前記凹部における少なくとも底部に形成された第１の導電膜と、
   前記凹部における少なくとも側壁に形成された第２の導電膜と、
   前記第１の導電膜及び前記第２の導電膜が形成された前記凹部に埋め込まれた第３の導電膜とを備え、
   前記第１の導電膜を構成する元素の数と前記第２の導電膜を構成する元素の数とは異なり、
   前記第２の導電膜は、前記絶縁膜を構成する元素及び前記第１の導電膜を構成する元素のうちの少なくとも１種類の元素を含んでいることを特徴とする半導体装置。
3. 凹部を有する絶縁膜と、
   前記凹部における少なくとも底部に形成された第１の導電膜と、
   前記凹部における少なくとも側壁に形成された第２の導電膜と、
   前記第１の導電膜及び前記第２の導電膜が形成された前記凹部に埋め込まれた第３の導電膜とを備え、
   前記凹部における底部の角部付近には段差が形成されていることを特徴とする半導体装置。
4. 前記凹部の底部に形成された前記第１の導電膜と前記第３の導電膜との間、又は前記凹部の側壁に形成された前記第２の導電膜と前記第３の導電膜との間には、第４の導電膜が形成されていることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
5. 前記第４の導電膜は、前記第１の導電膜を構成する元素及び前記第２の導電膜を構成する元素のうち、前記第４の導電膜を構成する元素とは異なる少なくとも一以上の元素を含んでいることを特徴とする請求項４に記載の半導体装置。
6. 前記第２の導電膜は、アモルファス膜であることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
7. 前記第４の導電膜は、タンタルよりなる膜であることを特徴とする請求項４に記載の半導体装置。
8. 前記絶縁膜は、窒化珪素膜、酸化ケイ素膜、酸化炭化珪素膜、又は有機ポリマー膜よりなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
9. 前記第１の導電膜は、窒化タンタル膜よりなり、
   前記第２の導電膜は、窒化珪化タンタル、窒化珪化酸化タンタル、窒化珪化酸化炭化タンタル、又は窒化炭化酸化タンタルよりなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
10. 前記第３の導電膜は、銅膜又は銅合金膜よりなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
11. 絶縁膜に凹部を形成する工程と、
    前記凹部における少なくとも底部に第１の導電膜を形成する工程と、
    イオン照射により、前記第１の導電膜における前記凹部の底部の角部付近に存在している部分を除去し、前記絶縁膜における前記凹部の底部の角部付近に存在している部分を露出させ除去することにより、前記凹部における少なくとも側壁に前記第１の導電膜及び前記絶縁膜よりなる第２の導電膜を形成する工程と、
    前記露出部分を含む前記凹部に第３の導電膜を埋め込む工程とを備えることを特徴とする半導体装置の製造方法。
12. 絶縁膜に凹部を形成する工程と、
    前記凹部における少なくとも底部に第１の導電膜を形成する工程と、
    イオン照射により、前記第１の導電膜における前記凹部の底部の角部付近に存在している部分を除去し、前記絶縁膜における前記凹部の底部の角部付近に存在している部分を露出させ除去することにより、前記凹部における少なくとも側壁に前記第１の導電膜及び前記絶縁膜よりなる第２の導電膜を形成する工程と、
    前記第２の導電膜を形成する工程の後に、少なくとも前記凹部の底部の角部付近に第４の導電膜を形成する工程と、
    前記第４の導電膜を形成する工程の後に、前記凹部に第３の導電膜を埋め込む工程とを備えることを特徴とする半導体装置の製造方法。
13. 前記第１の導電膜を形成する工程及び前記第２の導電膜を形成する工程よりも後であって、前記第３の導電膜を埋め込む工程よりも前に、
    前記凹部の底部における前記第１の導電膜又は前記凹部の側壁における前記第２の導電膜の上に、第４の導電膜を形成する工程をさらに備えることを特徴とする請求項１１に記載の半導体装置の製造方法。
14. 前記第４の導電膜は、前記第１の導電膜を構成する元素及び前記第２の導電膜を構成する元素のうち、前記第４の導電膜を構成する元素とは異なる少なくとも一以上の元素を含んでいることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
15. 前記第２の導電膜は、アモルファス膜であることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
16. 前記第４の導電膜は、タンタルよりなる膜であることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
17. 前記絶縁膜は、窒化珪素膜、酸化ケイ素膜、酸化炭化珪素膜、又は有機ポリマー膜よりなることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
18. 前記第１の導電膜は、窒化タンタル膜よりなり、
    前記第２の導電膜は、窒化珪化タンタル、窒化珪化酸化タンタル、窒化珪化酸化炭化タンタル、又は窒化炭化酸化タンタルよりなることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
19. 前記第３の導電膜は、銅膜又は銅合金膜よりなることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。

Images