JP4499390B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4499390B2
JP4499390B2 JP2003316568A JP2003316568A JP4499390B2 JP 4499390 B2 JP4499390 B2 JP 4499390B2 JP 2003316568 A JP2003316568 A JP 2003316568A JP 2003316568 A JP2003316568 A JP 2003316568A JP 4499390 B2 JP4499390 B2 JP 4499390B2
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003316568A
Other languages
English (en)
Other versions
JP2005085983A (ja
Inventor
崇登 半田
博之 海本
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34225241&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4499390(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003316568A priority Critical patent/JP4499390B2/ja
Priority to US10/900,272 priority patent/US7265450B2/en
Priority to CNB2004100768474A priority patent/CN1314102C/zh
Publication of JP2005085983A publication Critical patent/JP2005085983A/ja
Priority to US11/889,390 priority patent/US20080174018A1/en
Application granted granted Critical
Publication of JP4499390B2 publication Critical patent/JP4499390B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、層間絶縁膜に埋め込まれた埋め込み配線を有する半導体装置及びその製造方法に関する。
近年、超高集積回路（ＵＬＳＩ：Ultra Large Scale Integrated-circuit）のような集積度の高い半導体装置においては、信号伝搬の高速化が要求されるとともに、消費電力の増大によって深刻化するマイグレーションに対する高い耐性が要求されている。このような要求を満足するための配線材料としては、以前はアルミニウム合金が用いられてきた。最近では、さらなる信号伝搬の高速化を達成するために、比抵抗が低く、かつ耐エレクトロマイグレーション特性がアルミニウムよりも１桁程度高い銅を配線材料として用いられている。
ここで、銅配線を形成するために特に適した加工方法として、シングルダマシン法とデュアルダマシン法とがある。シングルダマシン法は、層間絶縁膜に形成された接続孔に導体材料を埋め込んだ後、化学的機械研磨（Chemical Mechanical Polishing 、以下、ＣＭＰと記す）を行なって層間絶縁膜上の余分な配線材料を除去することによりプラグを形成する工程と、上層の層間絶縁膜を形成し，上層の層間絶縁膜に形成された配線溝に導体材料を埋め込んだ後、ＣＭＰを行なって、プラグに接続される配線を形成する工程とを繰り返す方法である。一方、デュアルダマシン法は、接続孔とこの接続孔に重なる配線溝とを１つの層間絶縁膜に形成し、これらの接続孔及び配線溝に同時に配線材料を埋め込んだ後、ＣＭＰを行なって層間絶縁膜上の余分な配線材料を除去するという手順を繰り返す方法である。
ダマシン法を用いることにより、ドライエッチングによるパターニングが困難な銅を配線材料として用いても、容易に配線を形成することができる。特に、デュアルダマシン法では、シングルダマシン法に比べて、配線材料の埋め込み工程やその後のＣＭＰ工程がそれぞれ１回で済むという利点がある（例えば、特許文献１、特許文献２参照）。
図１４は、デュアルダマシン法を用いて形成された配線層を備えた従来の半導体装置の構造を示す断面図である。
同図に示すように、従来の半導体装置は、多数のトランジスタ等の半導体素子（図示せず）が形成された基板１１０と、基板１１０の上方に設けられた下層層間絶縁膜１１１と、下層層間絶縁膜１１１に形成された下層配線溝１１３と、下層配線溝１１３の壁面に沿って形成された下層バリアメタル層１１４と、下層配線溝１１３を埋める銅膜１１５と、下層層間絶縁膜１１１の上に設けられた上層層間絶縁膜１１７と、上層層間絶縁膜１１７に形成された接続孔１１８及びその上の上層配線溝１１９と、接続孔１１８及び上層配線溝１１９の壁面に沿って形成された上層バリアメタル層１２０と、接続孔１１８及び上層配線溝１１９を埋める銅膜１２１とを備えている。下層層間絶縁膜１１１に形成された下層配線溝１１３を埋める銅膜１１５及び下層バリアメタル層１１４により、下層配線１１６が構成されている。一方、上層層間絶縁膜１１７に形成された上層配線溝１１９は、接続孔１１８を包含する広い領域に形成されている。そして、上層バリアメタル層１２０及び銅膜１２１のうち、接続孔１１８に埋め込まれている部分が上層プラグ１２２ａであり、上層配線溝１１９に埋め込まれている部分が上層配線１２２ｂである。
特開２０００−２９９３７６号公報 特開２００２−３１９６１７号公報
ところが、上記従来のダマシン法等を用いて形成された銅配線を有する半導体装置においては、以下のような不具合があった。
図１４に示すように、下層配線１１６（銅膜１１５）のうち、特に上層プラグ１２２ａと接触する部分において、ボイド集中領域１２５が発生しやすい。そして、ボイド集中領域１２５においては、当然に電気抵抗が増大するので、下層配線１１６と上層プラグ１２２ａとの間のコンタクト抵抗が過大になる。
このようなボイド集中領域１２５が形成されるメカニズムは、完全に解明されているわけではないが、下層配線１１６の面積が大きいほどボイド集中領域１２５が発生しやすいことから、下層配線１１６のうち上層プラグ１２２ａと接触する部分にストレスが発生していて、このストレスにより、銅膜１１５中のボイドがボイド集中領域１２５に集中的にゲッタリングされることに起因すると推測される。
本発明の目的は、下層配線のうち上層配線に接触する部分におけるボイド集中領域の発生を抑制し、もって、下層配線と上層配線のプラグとの間のコンタクト抵抗の増大を抑制しうる半導体装置及びその製造方法を提供することにある。
本発明の第１の半導体装置は、下層層間絶縁膜に形成された下層配線溝内に設けられ、底面，側面及び上面のうち少なくとも１つの面に凸部又は凹部を有する下層配線と、上層層間絶縁膜を貫通して下層配線の一部に接触する上層プラグとを備えている。
これにより、下層配線の凸部又は凹部にもボイドがゲッタリングされるので、下層配線と上層プラグとの接触部にボイドが集中することに起因するコンタクト抵抗の増大を抑制することができる。
下層配線溝の底面や側面に凹部又は凸部を設けたり、不規則形状の凹凸部を設けることにより、下層配線には、凹部，凸部，凹凸部に対応する凸部又は凹部を設けることができる。
下層配線が、銅膜によって構成されている部分を含んでいることにより、特に、銅膜を用いることによる配線の低抵抗化という利点を活用することができる。
本発明の第２の半導体装置は、下層層間絶縁膜に形成された下層配線溝内に設けられた下層配線と、下層配線を覆う導体膜と、上層層間絶縁膜を貫通して導体膜の一部に接触する上層プラグとを備えている。
これにより、下層配線のうち上層プラグの下方に位置する部分における応力の集中が緩和されるので、コンタクト抵抗の増大を抑制することができる。
本発明の第３の半導体装置は、下層層間絶縁膜に形成された下層配線溝内に設けられ、不純物が注入された下層配線と、上層層間絶縁膜を貫通して下層配線の一部に接触する上層プラグとを備えている。
これにより、下層配線中の不純物にもボイドがゲッタリングされるので、下層配線と上層プラグとの接触部にボイドが集中することに起因するコンタクト抵抗の増大を抑制することができる。
本発明の第１の半導体装置の製造方法は、下層層間絶縁膜に、壁面に凹部又は凸部を有する下層配線溝を形成した後、下層配線溝を導体材料によって埋めて、凸部又は凹部を有する下層配線を形成し、その後、上層層間絶縁膜と上層プラグとを形成する方法である。
この方法により、第１の半導体装置の構造が容易に得られる。すなわち、上層プラグと下層配線との接触部におけるボイドの集中を緩和する効果を発揮しうる半導体装置の製造の容易化を図ることができる。
壁面の少なくとも一部に凹部を有する配線溝を形成する方法としては、エッチングマスクを用いたエッチングにより、下層配線溝の底面に凹部又は凸部を形成する方法や、第２層を有する下層層間絶縁膜の側面をエッチングして下層配線溝の側面に凹部又は凸部を形成する方法や、下層配線溝の側面及び底面上にデポ膜が残存するような条件でエッチングした後、下層配線溝に露出している部分をエッチングして、下層配線溝の側面及び底面に不規則形状の凹凸部を形成する方法がある。
本発明の第２の半導体装置の製造方法は、下層配線溝を埋める下層配線を形成した後、下層配線溝の上にストレス緩和用導体膜を形成し、その後、上層層間絶縁膜と上層プラグとを形成する方法である。
この方法により、第２の半導体装置の構造が容易に得られる。すなわち、上層プラグと下層配線との接触部におけるボイドの集中を緩和する効果を発揮しうる半導体装置の製造の容易化を図ることができる。
本発明の第３の半導体装置の製造方法は、下層層間絶縁膜に下層配線溝を形成した後、下層配線溝を導体材料によって埋めて下層配線を形成し、その後、下層配線中に不純物イオンを注入し、さらに、上層層間絶縁膜と上層プラグとを形成する方法である。
この方法により、第３の半導体装置の構造が容易に得られる。すなわち、上層プラグと下層配線との接触部におけるボイドの集中を緩和する効果を発揮しうる半導体装置の製造の容易化を図ることができる。
本発明の半導体装置又はその製造方法によると、下層配線と上層プラグとの接触部におけるボイドの集中を緩和することにより、配線層におけるコンタクト抵抗の小さい半導体装置又はその製造方法の提供を図ることができる。
（第１の実施形態）
図１は、第１の実施形態における半導体装置の構造を示す断面図である。図１に示すように、本実施形態の半導体装置は、多数のトランジスタ等の半導体素子（図示せず）が形成された基板１０と、基板１０の上方に設けられた下層層間絶縁膜１１と、下層層間絶縁膜１１に形成された下層配線溝１３と、下層配線溝１３の壁面に沿って形成された下層バリアメタル層１４と、バリアメタル層１４と共に下層配線溝１３を埋める銅膜１５と、下層層間絶縁膜１１及び銅膜１５の上に設けられたシリコン窒化膜２４と、シリコン窒化膜２４の上に設けられた上層層間絶縁膜１７と、上層層間絶縁膜１７に形成された接続孔１８及びその上の上層配線溝１９と、接続孔１８及び上層配線溝１９の壁面に沿って形成された上層バリアメタル層２０と、接続孔１８及び上層配線溝１９を埋める銅膜２１とを備えている。下層配線溝１３を埋める銅膜１５及び下層バリアメタル層１４により、下層配線１６が構成されている。一方、上層層間絶縁膜１７に形成された上層配線溝１９は、接続孔１８を包含する広い領域に形成されている。そして、上層バリアメタル層２０及び銅膜２１のうち、接続孔１８に埋め込まれている部分が上層プラグ２２ａであり、上層配線溝１９に埋め込まれている部分が上層配線２２ｂである。上層プラグ２２ａは、シリコン窒化膜２４を貫通して下層配線１６の銅膜１５に接触している。
ここで、本実施形態の半導体装置の特徴は、下層層間絶縁膜１１に形成された下層配線溝１３の下面が平坦ではなく、多くの凹部１３ａを有していて、下層配線１６中にはこの凹部１３ａに対応する形状の凸部１６ａが存在している点である。凹部１３ａや凸部１６ａは１カ所だけに設けられていても、後述する効果を発揮することができる。本実施形態においては、下層配線１６の厚さは例えば０．３μｍであり、下層配線１６の平面寸法は、例えば幅が０．３８μｍで長さが１．５μｍであり、凹部１３ａの深さは例えば０．１μｍで、凹部１３ａの平面寸法は例えば０．２μｍ×０．２μｍである。上層プラグ２２ａの平面寸法は例えば０．２μｍ×０．２μｍである。従来の構造の場合には、下層配線溝１３の幅が０．２５μｍ以上で、長さが１μｍ以上である場合に、特に、下層配線１６中にボイド集中領域が生じやすいことがわかっている。
なお、基板１０には、さらに下側の層間絶縁膜や配線層が存在している場合にも、本実施形態を適用することができる。そして、図１の破線に示すように、下層配線１６の下方には、さらに下側の配線や半導体基板に到達するプラグが設けられている。一般に、半導体装置には、３層以上の配線層が設けられていることが多いが、その全ての層の配線が本実施形態に示す下層配線１６の形状を有していることが好ましい。
本実施形態の半導体装置によると、下層配線１６に凸部１６ａを設けたことにより、凸部１６ａにもボイドがゲッタリングされるので、下層配線１６のうち上層プラグ２２ａに接触する領域に集中的にボイドがゲッタリングされるのを防止することができる。このように、凸部１６ａがボイドのゲッタリング機能を発揮する理由は、凸部１６ａにおけるストレスの発生によるものと推定される。
次に、本実施形態における半導体装置の製造方法について説明する。図２（ａ）〜（ｄ）は、本実施形態の半導体装置の製造工程の前半部分を示す断面図及び平面図である。図３（ａ）〜（ｃ）は、本実施形態の半導体装置の製造工程の後半部分を示す断面図である。図２（ａ）〜（ｄ）において、左図は半導体装置の断面図を示し、右図は半導体装置の平面図を示している。
まず、図２（ａ）に示す工程で、基板１０の上に、厚さ約１μｍのＢＰＳＧ膜からなる下層層間絶縁膜１１を堆積した後、周知のリソグラフィー及びドライエッチング工程により、下層層間絶縁膜１１に下層配線溝１３を形成する。このとき、図２（ａ）の左図に示す下層配線溝１３の深さＤ１は、約０．３μｍ程度である。また、図２（ａ）の右図に示す下層配線溝１３の寸法Ｌ１が０．３８μｍで、寸法Ｌ２が１．５μｍである。
次に、図２（ｂ）に示す工程で、リソグラフィー工程により、下層層間絶縁膜１１の上に、多数の開口部Ｈole を有するレジスト膜Ｒe1を形成する。このとき、図２（ｂ）の右図に示す開口部Ｈole の平面寸法Ｌ３，Ｌ４は、共に約０．２μｍである。
次に、図２（ｃ）に示す工程で、ドライエッチング工程により、下層層間絶縁膜１１のうちレジスト膜Ｒe1の開口部Ｈole 下方に位置する部分を堀り込んで、下層配線溝１３の底面に凹部１３ａを形成する。このとき、図２（ｃ）の左図に示す凹部１３ａの深さＤ２は、例えば０．１μｍである。その後、アッシング工程により、レジスト膜Ｒe1を除去する。
なお、本実施形態及び後述する第３の実施形態においては、凹部１３ａは底付き凹部であるが、基板１０の上面のうち凹部１３ａの直下方に位置する部分に導体部材が露出していない場合には、凹部１３ａが下層層間絶縁膜１１を貫通していてもよい。
次に、図２（ｄ）に示す工程で、下層層間絶縁膜１１の上に、例えばスパッタ法により厚さ約５０ｎｍのＴａＮ膜からなる下層バリアメタル層１４を堆積した後、スパッタ法，ＣＶＤ法，電解メッキ法などにより、下層バリアメタル層１４の上に、下層配線溝１３が埋め込まれるまで銅膜１５を形成する。電解メッキ法を用いる場合には、配線材料（本実施形態においては銅）と同種類の材料からなるシード層を形成しておく。ＴａＮ膜は、銅原子の拡散を抑制する機能を有している。
次に、図３（ａ）に示す工程で、ＣＭＰ法により、下層層間絶縁膜１１の上面が露出するまで、銅膜１５及び下層バリアメタル層１４を除去する平坦化処理を行なう。これにより、銅膜１５及び下層バリアメタル層１４からなる下層配線１６が形成される。そして、下層配線１６の底面には、下方に突出する凸部１６ａが形成されている。
次に、図３（ｂ）に示す工程で、下層層間絶縁膜１１の上に、厚さ約０．２μｍのシリコン窒化膜２４を形成し、さらに、シリコン窒化膜２４の上に、厚さ約１μｍのＢＰＳＧ膜からなる上層層間絶縁膜１７を堆積する。そして、リソグラフィー及びドライエッチング工程により、上層層間絶縁膜１７を貫通して下層配線１６の銅膜１５に達する接続孔１８を形成した後、さらに、リソグラフィー及びドライエッチング工程を行なって、上層層間絶縁膜１７の接続孔１８を含む領域に上層配線溝１９を形成する。シリコン窒化膜２４を下層配線層１６の銅膜１５を覆うように形成することにより、銅膜１５の酸化を防止することができる。
次に、図３（ｃ）に示す工程で、例えばスパッタ法により、接続孔１８及び上層配線溝１９の壁面から上層層間絶縁膜１７の上面に亘って、厚さ５０ｎｍのＴａＮからなる上層バリアメタル層２０を例えばスパッタリング法によって堆積する。次いで、スパッタ法，ＣＶＤ法，電解メッキ法などにより、上層バリアメタル層２０の上に、接続孔１８及び上層配線溝１９が埋め込まれるまで銅膜２１を堆積する。なお、電解メッキ法を用いる場合には、配線材料と同種類の材料（本実施形態では、銅）によってシード層を形成しておく。
その後、ＣＭＰ法により、上層層間絶縁膜１７の上面が露出するまで銅膜２１及び上層バリアメタル層２０を除去することにより、図１に示す半導体装置の構造が得られる。
本実施形態の半導体装置の製造方法によると、底面に凸部１６ａを有する下層配線１６を容易に形成することができる。そして、この構造により、凸部１６ａがボイドをゲッタリングする機能を有するので、下層配線１６（中の銅膜１５）のうち上層プラグ２２ａに接触する領域にボイドが集中的にゲッタリングされることに起因するコンタクト抵抗の増大を抑制することができる。
なお、図２（ｂ），（ｃ）に示す工程で、格子状のレジスト膜Ｒe1をマスクとしてエッチングを行なうと、下層層間絶縁膜１１には格子状の凸部が形成されるので、下層配線１６にはこの凸部に倣った形状を有する溝（凹部）が形成される。その場合にも、下層配線層１６の凹部に発生するストレスにより、ボイドがゲッタリングされるので、本実施形態と同じ効果を発揮することができる。後述する第４の実施形態においても同じである。
（第２の実施形態）
図４は、第２の実施形態における半導体装置の構造を示す断面図である。図４に示すように、本実施形態の半導体装置は、多数のトランジスタ等の半導体素子（図示せず）が形成された基板１０と、基板１０の上方に設けられた下層層間絶縁膜１１と、下層層間絶縁膜１１に形成された下層配線溝１３と、下層配線溝１３の壁面に沿って形成された下層バリアメタル層１４と、下層配線溝１３を埋める銅膜１５と、下層層間絶縁膜１１及び銅膜１５の上に設けられたシリコン窒化膜２４と、シリコン窒化膜２４の上に設けられた上層層間絶縁膜１７と、上層層間絶縁膜１７に形成された接続孔１８及びその上の上層配線溝１９と、接続孔１８及び上層配線溝１９の壁面に沿って形成された上層バリアメタル層２０と、接続孔１８及び上層配線溝１９を埋める銅膜２１とを備えている。下層配線溝１３を埋める銅膜１５及び下層バリアメタル層１４により、下層配線１６が構成されている。一方、上層層間絶縁膜１７に形成された上層配線溝１９は、接続孔１８を包含する広い領域に形成されている。そして、上層バリアメタル層２０及び銅膜２１のうち、接続孔１８に埋め込まれている部分が上層プラグ２２ａであり、上層配線溝１９に埋め込まれている部分が上層配線２２ｂである。上層プラグ２２ａは、シリコン窒化膜２４を貫通して下層配線１６の銅膜１５に接触している。
ここで、本実施形態の半導体装置の特徴は、下層層間絶縁膜１１に形成された下層配線溝１３の壁面（底面及び側面）が平坦ではなく、不規則形状の凹凸部１３ｂを有していて、下層配線１６中にはこの凹凸部１３ｂの形状に対応する不規則形状の凹凸部１６ｂが存在している点である。すなわち、下層配線溝１３の凹凸部１３ｂには多くの凹部が存在し、下層配線１６の凹凸部１６ｂには多くの凸部が存在している。ここでいう不規則形状とは、各半導体装置の各配線ごとに形状が同一ではない，ランダムな形状を意味する。
本実施形態においても、下層配線１６の厚さ，平面寸法は、第１の実施形態と同様である。従来の構造の場合には、下層配線溝１３の幅が０．２５μｍ以上で、長さが１μｍ以上である場合に、特に、下層配線１６中にボイド集中領域が生じやすいことがわかっている。
なお、基板１０には、さらに下側の層間絶縁膜や配線層が存在している場合にも、本実施形態を適用することができる。そして、図４の破線に示すように、下層配線１６の下方には、さらに下側の配線や半導体基板に到達するプラグが設けられている。一般に、半導体装置には、３層以上の配線層が設けられていることが多いが、その全ての層の配線が本実施形態に示す下層配線１６の形状を有していることが好ましい。
本実施形態の半導体装置によると、下層配線１６に凹凸部１６ｂを設けたことにより、凹凸部１６ｂにもボイドがゲッタリングされるので、下層配線１６のうち上層プラグ２２ａに接触する領域に集中的にボイドがゲッタリングされるのを防止することができる。このように、凹凸部１６ｂがボイドのゲッタリング機能を発揮する理由は、凹凸部１６ｂにおけるストレスの発生によるものと推定される。
次に、本実施形態における半導体装置の製造方法について説明する。図５（ａ）〜（ｄ）は、本実施形態の半導体装置の製造工程を示す断面図である。
まず、図５（ａ）に示す工程で、基板１０の上に、厚さ約１μｍのＢＰＳＧ膜からなる下層層間絶縁膜１１を堆積した後、周知のリソグラフィー工程により、レジスト膜Ｒe2を形成する。そして、レジスト膜Ｒe2をマスクとして、ドライエッチングを行なって、下層層間絶縁膜１１に下層配線溝１３を形成する。このとき、エッチングガスとしてＣＦ4 とＣＨＦ3 とを用い、ガス圧１３３Ｐａ，ＲＦパワー１ｋＷの条件でドライエッチングを行なう。これにより、エッチングの終了後に、下層配線溝１３の壁面上に不均一に堆積したフロロカーボン膜が残存している。なお、下層配線溝１３の深さや平面寸法は、第１の実施形態における図２（ａ）に示す工程と同じでよい。
次に、図５（ｂ）に示す工程で、下層配線溝１３の壁面上に不均一な厚さを有するフロロカーボン膜が残存している状態で、フッ酸系のエッチング液（ＨＦ，ＢＨＦなど）によるウェットエッチングを行なうことにより、下層配線溝１３の壁面に凹凸部１３ｂを形成する。なお、フロロカーボン膜（デポ膜）の一部を酸素プラズマによって除去して、下層層間絶縁膜１１の一部を露出させてから、フッ酸系のエッチング液によるウェットエッチングを行なってもよい。
次に、図５（ｃ）に示す工程で、下層層間絶縁膜１１の上に、例えばスパッタ法により厚さ約５０ｎｍのＴａＮ膜からなる下層バリアメタル層１４を堆積した後、スパッタ法，ＣＶＤ法，電解メッキ法などにより、下層バリアメタル層１４の上に、下層配線溝１３が埋め込まれるまで銅膜１５を形成する。電解メッキ法を用いる場合には、配線材料（本実施形態においては銅）と同種類の材料からなるシード層を形成しておく。ＴａＮ膜は、銅原子の拡散を抑制する機能を有している。
次に、図５（ｄ）に示す工程で、ＣＭＰ法により、下層層間絶縁膜１１の上面が露出するまで、銅膜１５及び下層バリアメタル層１４を除去する。これにより、銅膜１５及び下層バリアメタル層１４からなる下層配線１６が形成される。そして、下層配線１６の底面及び側面には、不規則形状の凹凸部１６ｂが形成されている。
その後の工程の図示は省略するが、第１の実施形態における図３（ｂ），（ｃ）に示す工程と同様の処理を行なうことにより、図４に示す半導体装置の構造が得られる。
本実施形態の半導体装置の製造方法によると、下層配線溝１３に凹凸部１３ｂを形成する際に、第１の実施形態のごとくリソグラフィー工程を追加することなく、底面に不規則な形状の凹凸部１６ｂを有する下層配線１６を容易に形成することができる。そして、この構造により、凹凸部１６ｂがボイドをゲッタリングする機能を有するので、下層配線１６（中の銅膜１５）のうち上層プラグ２２ａに接触する領域にボイドが集中的にゲッタリングされることに起因するコンタクト抵抗の増大を抑制することができる。
（第３の実施形態）
図６は、第３の実施形態における半導体装置の構造を示す断面図である。図６に示すように、本実施形態の半導体装置は、多数のトランジスタ等の半導体素子（図示せず）が形成された基板１０と、基板１０の上方に設けられ、エッチングレートが小さい第１層１１ａ，エッチングレートが大きい第２層１１ｂ及びエッチングレートが小さい第３層１１ｃの３つの層からなる下層層間絶縁膜１１と、下層層間絶縁膜１１に形成された下層配線溝１３と、下層配線溝１３の壁面に沿って形成された下層バリアメタル層１４と、下層配線溝１３を埋める銅膜１５と、下層層間絶縁膜１１及び銅膜１５の上に設けられたシリコン窒化膜２４と、シリコン窒化膜２４の上に設けられた上層層間絶縁膜１７と、上層層間絶縁膜１７に形成された接続孔１８及びその上の上層配線溝１９と、接続孔１８及び上層配線溝１９の壁面に沿って形成された上層バリアメタル層２０と、接続孔１８及び上層配線溝１９を埋める銅膜２１とを備えている。下層配線溝１３を埋める銅膜１５及び下層バリアメタル層１４により、下層配線１６が構成されている。一方、上層層間絶縁膜１７に形成された上層配線溝１９は、接続孔１８を包含する広い領域に形成されている。そして、上層バリアメタル層２０及び銅膜２１のうち、接続孔１８に埋め込まれている部分が上層プラグ２２ａであり、上層配線溝１９に埋め込まれている部分が上層配線２２ｂである。上層プラグ２２ａは、シリコン窒化膜２４を貫通して下層配線１６の銅膜１５に接触している。
ここで、本実施形態の半導体装置の特徴は、下層層間絶縁膜１１に形成された下層配線溝１３の側面が平坦ではなく、第２層１１ｂの側面が第１層１１ａ及び第３層１１ｃよりも後退してなる凹部１３ｃを有していて、下層配線１６中にはこの凹部１３ｂに埋め込まれた凸部１６ｃが存在している点である。本実施形態においても、下層配線１６の厚さ，平面寸法は、第１の実施形態と同様である。そして、凸部１６ｃの縦方向寸法は、約０．１μｍであり、凸部１６ｃの突出量は約０．１μｍである。従来の構造の場合には、下層配線溝１３の幅が０．２５μｍ以上で、長さが１μｍ以上である場合に、特に、下層配線１６中にボイド集中領域が生じやすいことがわかっている。
なお、基板１０には、さらに下側の層間絶縁膜や配線層が存在している場合にも、本実施形態を適用することができる。そして、図６の破線に示すように、下層配線１６の下方には、さらに下側の配線や半導体基板に到達するプラグが設けられている。一般に、半導体装置には、３層以上の配線層が設けられていることが多いが、その全ての層の配線が本実施形態に示す下層配線１６の形状を有していることが好ましい。
本実施形態の半導体装置によると、下層配線１６の側面に凸部１６ｃを設けたことにより、凸部１６ｃにもボイドがゲッタリングされるので、下層配線１６のうち上層プラグ２２ａに接触する領域に集中的にボイドがゲッタリングされるのを防止することができる。このように、凸部１６ｃがボイドのゲッタリング機能を発揮する理由は、凸部１６ｃにおけるストレスの発生によるものと推定される。
なお、本実施形態とは逆に、第２層１１ｂが第１層１１ａ及び第３層１１ｃよりもエッチングレートが小さい絶縁性材料によって構成されている場合には、下層配線溝１３の側面には凹部が形成されることになるが、その場合にも凹部の周囲に発生するストレスによってボイドをゲッタリングすることができるので、本実施形態と同じ効果を発揮することができる。後述する第４の実施形態においても同様である。
また、エッチングレートが大きい材料からなる層である第２層１１ｂの上に、エッチングレートが小さい第３層１１ｃが必ずしも設けられていずに、第１層１１ａと第２層１１ｂとだけで下層層間絶縁膜１１が構成されていてもよい。その場合にも、下層配線溝１３の側面に凹部又は凸部が形成されるので、この凹部又は凸部に倣った形状の下層配線の凸部又は凹部にストレスが発生して、本実施形態の効果を発揮することができる。後述する第４の実施形態においても同様である。
次に、本実施形態における半導体装置の製造方法について説明する。図７（ａ）〜（ｄ）は、本実施形態の半導体装置の製造工程を示す断面図である。
まず、図７（ａ）に示す工程で、基板１０の上に、厚さ約０．８μｍのＰＳＧ膜からなる下層層間絶縁膜１１の第１層１１ａと、厚さ約０．１μｍのＮＳＧ膜からなる第２層１１ｂと、厚さ約０．１μｍのＰＳＧ膜からなる第３層１１ｃとを堆積した後、周知のリソグラフィー工程により、レジスト膜Ｒe3を形成する。そして、レジスト膜Ｒe3をマスクとして、ドライエッチングを行なって、下層層間絶縁膜１１に下層配線溝１３を形成する。なお、下層配線溝１３の深さや平面寸法は、第１の実施形態における図２（ａ）に示す工程と同じでよい。
次に、図７（ｂ）に示す工程で、フッ酸系のエッチング液（ＨＦ，ＢＨＦなど）によるウェットエッチングを行なうことにより、下層配線溝１３の側面に、横方向の深さが約０．１μｍの凹部１３ｃを形成する。すなわち、フッ酸系のエッチング液に対して、ＮＳＧ膜のエッチングレートはＰＳＧ膜のエッチングレートよりも大きいことを利用するものである。
なお、下層層間絶縁膜１１の第１層１１ａ，第２層１１ｂ，第３層１１ｃの材質の組み合わせとして、第１層１１ａ及び第３層１１ｃをＳｉＯ2 膜とし、第２層１１ｂをＳｉＯＮ膜として、フッ酸系のエッチング液によりウェットエッチングを行なってもよい。後述する第４の実施形態においても同様である。
次に、図７（ｃ）に示す工程で、下層層間絶縁膜１１の上に、例えばスパッタ法により厚さ約５０ｎｍのＴａＮ膜からなる下層バリアメタル層１４を堆積した後、スパッタ法，ＣＶＤ法，電解メッキ法などにより、下層バリアメタル層１４の上に、下層配線溝１３が埋め込まれるまで銅膜１５を形成する。電解メッキ法を用いる場合には、配線材料（本実施形態においては銅）と同種類の材料からなるシード層を形成しておく。ＴａＮ膜は、銅原子の拡散を抑制する機能を有している。
次に、図７（ｄ）に示す工程で、ＣＭＰ法により、下層層間絶縁膜１１の上面が露出するまで、銅膜１５及び下層バリアメタル層１４を除去する。これにより、銅膜１５及び下層バリアメタル層１４からなる下層配線１６が形成される。そして、下層配線１６の側面には、側方に突出する凸部１６ｃが形成されている。
その後の工程の図示は省略するが、第１の実施形態における図３（ｂ），（ｃ）に示す工程と同様の処理を行なうことにより、図６に示す半導体装置の構造が得られる。
本実施形態の半導体装置の製造方法によると、下層配線溝１３に凹部１３ｃを形成する際に、第１の実施形態のごとくリソグラフィー工程を追加することなく、側面に凸部１６ｃを有する下層配線１６を容易に形成することができる。そして、この構造により、凸部１６ｃがボイドをゲッタリングする機能を有するので、下層配線１６（中の銅膜１５）のうち上層プラグ２２ａに接触する領域にボイドが集中的にゲッタリングされることに起因するコンタクト抵抗の増大を抑制することができる。
なお、本実施形態においては、下層層間絶縁膜１１を、エッチングレートが互いに異なる２種類の絶縁膜によって構成したが、３種類以上の絶縁膜により下層層間絶縁膜１１を構成してもよい。
（第４の実施形態）
図８は、第４の実施形態における半導体装置の構造を示す断面図である。図８に示すように、本実施形態の半導体装置の基本的な構造は、第１〜第３の実施形態と同じであるが、その特徴は、第１の実施形態と第３の実施形態との特徴を併せ持つ点である。
すなわち、下層層間絶縁膜１１に形成された下層配線溝１３の下面が平坦ではなく、多くの凹部１３ａを有していて、下層配線１６中にはこの凹部１３ａに埋め込まれた規則的な形状の凸部１６ａが存在している。凹部１３ａの深さは例えば０．１μｍで、凹部１３ａの平面寸法は例えば０．２μｍ×０．２μｍである。
また、下層層間絶縁膜１１に形成された下層配線溝１３の側面が平坦ではなく凹部１３ｃを有していて、下層配線１６中にはこの凹部１３ｂに埋め込まれた凸部１６ｃが存在している。そして、凸部１６ｃの縦方向寸法は、約０．１μｍであり、凸部１６ｃの突出量は約０．１μｍである。
本実施形態においても、下層配線１６の厚さ，平面寸法は、第１の実施形態と同様である。上層プラグ２２ａの平面寸法は例えば０．２μｍ×０．２μｍである。従来の構造の場合には、下層配線溝１３の幅が０．２５μｍ以上で、長さが１μｍ以上である場合に、特に、下層配線１６中にボイド集中領域が生じやすいことがわかっている。
なお、基板１０には、さらに下側の層間絶縁膜や配線層が存在している場合にも、本実施形態を適用することができる。そして、図８の破線に示すように、下層配線１６の下方には、さらに下側の配線や半導体基板に到達するプラグが設けられている。一般に、半導体装置には、３層以上の配線層が設けられていることが多いが、その全ての層の配線が本実施形態に示す下層配線１６の形状を有していることが好ましい。
本実施形態の半導体装置によると、下層配線１６の底面，側面に凸部１６ａ，１６ｃを設けたことにより、凸部１６ａ，１６ｃにもボイドがゲッタリングされるので、下層配線１６のうち上層プラグ２２ａに接触する領域に集中的にボイドがゲッタリングされるのを防止することができ、第１の実施形態や第３の実施形態単独の構造よりもさらに高いボイドのゲッタリングの分散機能を発揮することができる。
次に、本実施形態における半導体装置の製造方法について説明する。図９（ａ）〜（ｄ）は、本実施形態の半導体装置の製造工程を示す断面図である。
まず、図９（ａ）に示す工程で、第３の実施形態における図７（ａ），（ｂ）に示す工程と同じ処理を行なって、下層層間絶縁膜１１の下層配線溝１３の側面に凹部１３ｃを形成する。さらに、リソグラフィー工程により、下層層間絶縁膜１１の上に、多数の開口部Ｈole を有するレジスト膜Ｒe4を形成する。このとき、開口部Ｈole の平面寸法，数，配置等は、第１の実施形態における図２（ｂ）の左図及び右図に示すとおりである。
次に、図９（ｂ）に示す工程で、ドライエッチング工程により、下層層間絶縁膜１１のうちレジスト膜Ｒe4の開口部Ｈole 下方に位置する部分を堀り込んで、下層配線溝１３の底面に凹部１３ａを形成する。このとき、凹部１３ａの深さは、第１の実施形態と同じである。
次に、図９（ｃ）に示す工程で、アッシング工程により、レジスト膜Ｒe4を除去した後、下層層間絶縁膜１１の上に、例えばスパッタ法により、厚さ約５０ｎｍのＴａＮ膜からなる下層バリアメタル層１４を堆積した後、スパッタ法，ＣＶＤ法，電解メッキ法などにより、下層バリアメタル層１４の上に、下層配線溝１３が埋め込まれるまで銅膜１５を形成する。電解メッキ法を用いる場合には、配線材料（本実施形態においては銅）と同種類の材料からなるシード層を形成しておく。ＴａＮ膜は、銅原子の拡散を抑制する機能を有している。
次に、図９（ｄ）に示す工程で、ＣＭＰ法により、下層層間絶縁膜１１の上面が露出するまで、銅膜１５及び下層バリアメタル層１４を除去する。これにより、銅膜１５及び下層バリアメタル層１４からなる下層配線１６が形成される。そして、下層配線１６の底面，側面には、それぞれ下方，側方に突出する凸部１６ａ，１６ｃが形成されている。
その後の工程の図示は省略するが、第１の実施形態における図３（ｂ），（ｃ）に示す工程と同様の処理を行なうことにより、図８に示す半導体装置の構造が得られる。
本実施形態の半導体装置の製造方法によると、底面，側面にそれぞれ凸部１６ａ，１６ｃを有する下層配線１６を容易に形成することができる。そして、この構造により、凸部１６ａ，１６ｃがボイドをゲッタリングする機能を有するので、下層配線１６（中の銅膜１５）のうち上層プラグ２２ａに接触する領域にボイドが集中的にゲッタリングされることに起因するコンタクト抵抗の増大をより効果的に抑制することができる。
（第５の実施形態）
図１０は、第５の実施形態における半導体装置の構造を示す断面図である。図１０に示すように、本実施形態の半導体装置は、多数のトランジスタ等の半導体素子（図示せず）が形成された基板１０と、基板１０の上方に設けられた下層層間絶縁膜１１と、下層層間絶縁膜１１に形成された下層配線溝１３と、下層配線溝１３の壁面に沿って形成された下層バリアメタル層１４と、下層配線溝１３を埋める銅膜１５と、銅膜１５上に形成されたバリアメタル層３０と、下層層間絶縁膜１１及びバリアメタル層３０の上に設けられた上層層間絶縁膜１７と、上層層間絶縁膜１７に形成された接続孔１８及びその上の上層配線溝１９と、接続孔１８及び上層配線溝１９の壁面に沿って形成された上層バリアメタル層２０と、接続孔１８及び上層配線溝１９を埋める銅膜２１とを備えている。下層配線溝１３を埋める銅膜１５及び下層バリアメタル層１４により、下層配線１６が構成されている。一方、上層層間絶縁膜１７に形成された上層配線溝１９は、接続孔１８を包含する広い領域に形成されている。そして、上層バリアメタル層２０及び銅膜２１のうち、接続孔１８に埋め込まれている部分が上層プラグ２２ａであり、上層配線溝１９に埋め込まれている部分が上層配線２２ｂである。なお、第１〜第４の実施形態と同様に、下層層間絶縁膜１１及びバリアメタル層３０の上にシリコン窒化膜を形成し、シリコン窒化膜上に上層層間絶縁膜１７を形成した構成であってもよい。
ここで、本実施形態の半導体装置の特徴は、下層配線１６の銅膜１５と上層層間絶縁膜１７及び上層プラグ２２ａとの間に、厚さ５０ｎｍのＴａＮからなるストレス緩和用導体膜であるバリアメタル層３０が設けられている点である。そして、バリアメタル層３０は、銅膜１５上に、下層層間絶縁膜１１の上面と平坦になるように形成されている。このバリアメタル層３０は、下層配線１６中の銅膜１５が酸化されるのを防止する機能と、銅膜１５と上層プラグ２２ａとの接触部におけるストレスを関する機能とを有している。
本実施形態においても、下層配線１６の厚さ，平面寸法は、第１の実施形態と同様である。従来の構造の場合には、下層配線溝１３の幅が０．２５μｍ以上で、長さが１μｍ以上である場合に、特に、下層配線１６中にボイド集中領域が生じやすいことがわかっている。
なお、基板１０には、さらに下側の層間絶縁膜や配線層が存在している場合にも、本実施形態を適用することができる。そして、図１０の破線に示すように、下層配線１６の下方には、さらに下側の配線や半導体基板に到達するプラグが設けられている。一般に、半導体装置には、３層以上の配線層が設けられていることが多いが、その全ての層の配線が本実施形態に示す下層配線１６の形状を有していることが好ましい。
本実施形態の半導体装置によると、下層配線１６の銅膜１５を覆うバリアメタル層３０を設けたことにより、下層配線１６と上層プラグ２２ａとの接触部における局所的なストレスが緩和されるので、下層配線１６のうち上層プラグ２２ａに接触する領域に集中的にボイドがゲッタリングされるのを防止することができる。
次に、本実施形態における半導体装置の製造方法について説明する。図１１（ａ）〜（ｄ）は、本実施形態の半導体装置の製造工程を示す断面図である。
まず、図１１（ａ）に示す工程で、第２の実施形態における図５（ａ），（ｃ）及び（ｄ）に示す工程とほぼ同じ処理を行なって、下層層間絶縁膜１１及び下層配線１６を形成する。
次に、図１１（ｂ）に示す工程で、周知のリソグラフィー工程により、下層配線１６中の銅膜１５の上面を露出させる開口を有するレジスト膜Ｒe5を形成する。そして、レジスト膜Ｒe5をマスクとして、銅膜１５のドライエッチングを行なって、銅膜１５を深さ５０ｎｍだけ掘り下げる。このとき、下層バリアメタル層１４，下層層間絶縁膜１１をも同時に掘り下げてもよい。
次に、図１１（ｃ）に示す工程で、下層配線１６（下層バリアメタル層１４及び銅膜１５）及び下層層間絶縁膜１１の上に、例えばスパッタ法により、厚さ１００ｎｍのＴａＮ膜からなるバリアメタル層３０を堆積する。
次に、図１１（ｄ）に示す工程で、ＣＭＰ法により、下層層間絶縁膜１１の上面が露出するまで、バリアメタル層３０を除去する。これにより、銅膜１５の上にバリアメタル層３０が設けられた構造が得られる。ここで、バリアメタル層３０は、図１１（ｂ）に示す工程においてエッチングによって掘り下げられた領域のみに形成され、主に銅膜１５上に形成される。
その後の工程の図示は省略するが、第１の実施形態における図３（ｂ），（ｃ）に示す工程と同様の処理を行なうことにより、図１０に示す半導体装置の構造が得られる。
本実施形態の半導体装置の製造方法によると、銅膜１５の上にバリアメタル層３０が設けられた構造が容易に得られる。そして、この構造により、下層配線１６（中の銅膜１５）と上層プラグ２２ａとが接触する部分におけるストレスを緩和することができるので、下層配線１６（中の銅膜１５）のうち上層プラグ２２ａに接触する領域にボイドが集中的にゲッタリングされることに起因するコンタクト抵抗の増大を抑制することができる。
なお、ＴａＮ膜からなるバリアメタル層３０に代えて、酸素の通過を防ぐ機能を有しない導体材料からなるストレス緩和用導体膜を設け、その上にシリコン窒化膜をさらに形成しても、本実施形態と同じ効果を発揮することができる。
（第６の実施形態）
図１２は、第６の実施形態における半導体装置の構造を示す断面図である。図１２に示すように、本実施形態の半導体装置は、多数のトランジスタ等の半導体素子（図示せず）が形成された基板１０と、基板１０の上方に設けられた下層層間絶縁膜１１と、下層層間絶縁膜１１に形成された下層配線溝１３と、下層配線溝１３の壁面に沿って形成された下層バリアメタル層１４と、下層配線溝１３を埋めるＳｉ含有銅膜３５と、下層層間絶縁膜１１及びＳｉ含有銅膜３５の上に設けられたシリコン窒化膜２４と、シリコン窒化膜２４の上に設けられた上層層間絶縁膜１７と、上層層間絶縁膜１７に形成された接続孔１８及びその上の上層配線溝１９と、接続孔１８及び上層配線溝１９の壁面に沿って形成された上層バリアメタル層２０と、接続孔１８及び上層配線溝１９を埋める銅膜２１とを備えている。下層配線溝１３を埋めるＳｉ含有銅膜３５及び下層バリアメタル層１４により、下層配線３６が構成されている。一方、上層層間絶縁膜１７に形成された上層配線溝１９は、接続孔１８を包含する広い領域に形成されている。そして、上層バリアメタル層２０及び銅膜２１のうち、接続孔１８に埋め込まれている部分が上層プラグ２２ａであり、上層配線溝１９に埋め込まれている部分が上層配線２２ｂである。上層プラグ２２ａは、シリコン窒化膜２４を貫通して下層配線１６のＳｉ含有銅膜３５に接触している。
ここで、本実施形態の半導体装置の特徴は、下層配線３６が、Ｓｉ含有銅膜３５を有している点である。本実施形態においても、下層配線３６の厚さ，平面寸法は、第１の実施形態と同様である。
なお、基板１０には、さらに下側の層間絶縁膜や配線層が存在している場合にも、本実施形態を適用することができる。そして、図１０の破線に示すように、下層配線３６の下方には、さらに下側の配線や半導体基板に到達するプラグが設けられている。一般に、半導体装置には、３層以上の配線層が設けられていることが多いが、その全ての層の配線が本実施形態に示す下層配線３６の構造を有していることが好ましい。
本実施形態の半導体装置によると、下層配線３６にＳｉ含有銅膜３５を設けたことにより、下層配線３６中のＳｉ含有銅膜３５にもボイドがゲッタリングされるので、下層配線３６のうち上層プラグ２２ａに接触する領域に集中的にボイドがゲッタリングされるのを防止することができる。
次に、本実施形態における半導体装置の製造方法について説明する。図１３（ａ）〜（ｃ）は、本実施形態の半導体装置の製造工程を示す断面図である。
まず、図１３（ａ）に示す工程で、第２の実施形態における図５（ａ），（ｃ）及び（ｄ）に示す工程とほぼ同じ処理を行なって、下層層間絶縁膜１１，下層バリアメタル層１４及び銅膜１５を形成する。
次に、図１３（ｂ）に示す工程で、周知のリソグラフィー工程により、銅膜１５の上面を露出させる開口を有するレジスト膜Ｒe6を形成する。そして、レジスト膜Ｒe6をマスクとして、銅膜１５にＳｉイオン（Ｓｉ+ ）を注入することにより、Ｓｉ含有銅膜３５を形成する。このとき、Ｓｉイオンの注入条件は、注入エネルギーが例えば１８０ｋｅＶ〜２５０ｋｅＶ程度であり、ドーズ量が１×１０14ｃｍ-2程度である。注入エネルギーが１８０ｋｅＶの場合には、Ｓｉ原子の注入深さは０．１０μｍ程度であり、注入エネルギーが２５０ｋｅＶの場合には、Ｓｉ原子の侵入深さは０．１５μｍ程度である。また、ドーズ量が１×１０14ｃｍ-2の場合には、銅膜中のＳｉ原子数が約１×１０19個／ｃｍ3 （原子濃度が約０．０１％）である。
ここで、下層バリアメタル層１４の一部にＳｉイオンが同時に注入されてもよいし、逆に、銅膜１５の一部にＳｉイオンが注入されていなくてもよい。
次に、図１３（ｃ）に示す工程で、アッシングによりレジスト膜Ｒe6を除去する。これにより、Ｓｉ含有銅膜３５を有する下層配線３６が得られる。
その後の工程の図示は省略するが、第１の実施形態における図３（ｂ），（ｃ）に示す工程と同様の処理を行なうことにより、図１０に示す半導体装置の構造が得られる。
本実施形態の半導体装置の製造方法によると、Ｓｉ含有銅膜３５を有する下層配線３６を容易に形成することができる。そして、この構造により、Ｓｉ含有銅膜３５中のＳｉがボイドをゲッタリングする機能を有するので、下層配線３６（中のＳｉ含有銅膜３５）のうち上層プラグ２２ａに接触する領域にボイドが集中的にゲッタリングされることに起因するコンタクト抵抗の増大を抑制することができる。
なお、図１３（ｂ）に示す工程では、Ｓｉに代えて、ボイドをゲッタリングする機能を有する他の不純物（例えばＧｅ，Ｃ，Ａｌ，Ｔａ，Ｔｉ，Ｗ，Ｎｉ，Ｃｏなど）を銅膜１５に注入しても、本実施形態と同じ効果を発揮することができる。
（各実施形態の変形例）
なお、上記各実施形態では、下層配線１６（又は３６）及び上層配線２２の主要部分を銅膜によって構成したが、ポリシリコン膜、アルミニウム膜，アルミニウム合金膜、タングステン膜など、銅以外の導電性材料からなる膜を主要部とする配線を設けた場合にも、それぞれ上記各実施形態と同じ効果を発揮することができる。
上記各実施形態におけるシリコン窒化膜２４に代えて、ＳｉＯＮ膜，ＳｉＯＦ膜，ＳｉＣ膜，ＳｉＣＦ膜等を用いてもよい。また、下層配線がほとんど酸化されるおそれがないか、酸化されても不具合がないときには、シリコン窒化膜又はこれに相当する部材を設ける必要はない。
また、下層配線溝の壁面に凹部が設けられていない場合であっても、下層配線の上面に凸部が設けられていても、その部分にストレスが発生するので、本発明の基本的な効果であるボイドの分散効果を発揮することができる。
第１の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｄ）は、第１の実施形態の半導体装置の製造工程の前半部分を示す断面図及び平面図である。 （ａ）〜（ｃ）は、第１の実施形態の半導体装置の製造工程の後半部分を示す断面図である。 第２の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｄ）は、第２の実施形態の半導体装置の製造工程を示す断面図である。 第３の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｄ）は、第３の実施形態の半導体装置の製造工程を示す断面図である。 第４の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｄ）は、第４の実施形態の半導体装置の製造工程を示す断面図である。 第５の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｄ）は、第５の実施形態の半導体装置の製造工程を示す断面図である。 第６の実施形態における半導体装置の構造を示す断面図である。 （ａ）〜（ｃ）は、第６の実施形態の半導体装置の製造工程を示す断面図である。 デュアルダマシン法を用いて形成された配線層を備えた従来の半導体装置の構造を示す断面図である。
符号の説明
１０ 基板
１１ 下層層間絶縁膜
１１ａ 下部
１１ｂ 中部
１１ｃ 上部
１３ 下層配線溝
１３ａ 凹部
１３ｂ 凹凸部
１３ｃ 凹部
１４ 下層バリアメタル層
１５ 銅膜
１６ 下層配線
１６ａ 凸部
１６ｂ 凹凸部
１６ｃ 凸部
１７ 上層層間絶縁膜
１８ 接続孔
１９ 上層配線溝
２０ 上層バリアメタル層
２１ 銅膜
２２ａ 上層プラグ
２２ｂ 上層配線
２４ シリコン窒化膜
３０ バリアメタル層
３５ Ｓｉ含有銅膜
３６ 下層配線
Ｒｅ レジスト膜

Claims (10)

  1. 半導体素子が設けられた基板と、
    上記基板の上方に設けられた下層層間絶縁膜と、
    上記下層層間絶縁膜に設けられた下層配線溝と、
    上記下層配線溝に設けられた下層配線と、
    上記下層層間絶縁膜及び上記下層配線の上方に設けられた上層層間絶縁膜と、
    上記上層層間絶縁膜を貫通して上記下層配線の一部に接触する上層プラグとを備え、
    上記下層層間絶縁膜における上記下層配線溝の底面には、複数の凹部が設けられることにより格子状の凸部が形成されており、
    上記下層配線の底面には、上記複数の凹部に倣った形状を有する凸部が設けられている半導体装置。
  2. 請求項１記載の半導体装置において、
    上記下層配線は、上記下層配線溝の壁面に沿って形成されたＴａＮ膜からなるバリアメタル層と、上記バリアメタル層の上に形成された銅膜とからなる，半導体装置。
  3. 請求項２記載の半導体装置において、
    上記下層配線の上記銅膜を覆うように、上記銅膜と上記上層層間絶縁膜との間に形成されたシリコン窒化膜を備えている，半導体装置。
  4. 請求項２記載の半導体装置において、
    上記下層配線の上記銅膜を覆うように、上記銅膜と上記上層層間絶縁膜との間に形成されたＳｉＯＮ膜、ＳｉＯＦ膜、ＳｉＣ膜又はＳｉＣＦ膜を備えている，半導体装置。
  5. 半導体素子が設けられた基板と、
    上記基板の上方に設けられた下層層間絶縁膜と、
    上記下層層間絶縁膜に設けられた下層配線溝と、
    上記下層配線溝内に設けられた下層配線と、
    上記下層配線の上面を覆うストレス緩和用導体膜と、
    上記ストレス緩和用導体膜の上方に設けられた上層層間絶縁膜と、
    上記上層層間絶縁膜を貫通して上記ストレス緩和用導体膜の一部に接触する上層プラグとを備え、
    上記ストレス緩和用導体膜は、上記下層配線における銅膜の上に上記下層層間絶縁膜の上面と平坦になるように形成されている半導体装置。
  6. 請求項５記載の半導体装置において、
    上記下層配線は、上記下層配線溝の壁面に沿って形成されたＴａＮ膜からなるバリアメタル層と、上記バリアメタル層上に形成された上記銅膜とからなる，半導体装置。
  7. 請求項５又は６記載の半導体装置において、
    上記ストレス緩和用導体膜は、ＴａＮ膜である，半導体装置。
  8. 半導体素子が設けられた基板上に下層層間絶縁膜を形成する工程（ａ）と、
    上記下層層間絶縁膜に下層配線溝を形成する工程（ｂ）と、
    上記下層配線溝の底面上に複数の開口部を有するエッチングマスクを用いて上記下層層間絶縁膜をエッチングして、上記下層層間絶縁膜における上記下層配線溝の底面に複数の凹部を設けることにより、格子状の凸部を形成する工程（ｃ）と、
    上記下層配線溝を導体材料によって埋めて、上記凹部に倣った形状の凸部を底面に有する下層配線を形成する工程（ｄ）と、
    上記下層層間絶縁膜及び上記下層配線の上方に上層層間絶縁膜を形成する工程（ｅ）と、
    上記上層層間絶縁膜を貫通して上記下層配線の一部に接触する上層プラグを形成する工程（ｆ）と
    を含む半導体装置の製造方法。
  9. 半導体素子が設けられた基板上に下層層間絶縁膜を形成する工程（ａ）と、
    上記下層層間絶縁膜に、下層配線溝を形成する工程（ｂ）と、
    上記下層配線溝を導体材料によって埋めて下層配線を形成する工程（ｃ）と、
    上記下層配線における銅膜をエッチングして、上記銅膜を掘り下げる工程（ｄ）と、
    上記工程（ｄ）よりも後に、上記下層配線及び上記下層層間絶縁膜の上に、ストレス緩和用導体膜を形成する工程（ｅ）と、
    ＣＭＰ法により、上記下層層間絶縁膜の上面が露出するまで上記ストレス緩和用導体膜を除去することにより、エッチングにより掘り下げられた上記銅膜の上に上記ストレス緩和用導体膜を形成する工程（ｆ）と、
    上記工程（ｆ）よりも後に、上記下層層間絶縁膜及び上記ストレス緩和用導体膜の上方に上層層間絶縁膜を形成する工程（ｇ）と、
    上記上層層間絶縁膜を貫通して上記ストレス緩和用導体膜の一部に接触する上層プラグを形成する工程（ｈ）と
    を含む半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    上記ストレス緩和用導体膜は、ＴａＮ膜である，半導体装置の製造方法。
JP2003316568A 2003-09-09 2003-09-09 半導体装置及びその製造方法 Expired - Lifetime JP4499390B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003316568A JP4499390B2 (ja) 2003-09-09 2003-09-09 半導体装置及びその製造方法
US10/900,272 US7265450B2 (en) 2003-09-09 2004-07-28 Semiconductor device and method for fabricating the same
CNB2004100768474A CN1314102C (zh) 2003-09-09 2004-09-08 半导体装置及其制造方法
US11/889,390 US20080174018A1 (en) 2003-09-09 2007-08-13 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003316568A JP4499390B2 (ja) 2003-09-09 2003-09-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005085983A JP2005085983A (ja) 2005-03-31
JP4499390B2 true JP4499390B2 (ja) 2010-07-07

Family

ID=34225241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003316568A Expired - Lifetime JP4499390B2 (ja) 2003-09-09 2003-09-09 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US7265450B2 (ja)
JP (1) JP4499390B2 (ja)
CN (1) CN1314102C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468695C (zh) * 2006-12-04 2009-03-11 中芯国际集成电路制造(上海)有限公司 改善多晶硅缺陷的方法
JP5154789B2 (ja) * 2006-12-21 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置並びに半導体装置の製造方法
JP4675393B2 (ja) * 2008-05-12 2011-04-20 パナソニック株式会社 半導体装置および半導体装置の製造方法
JP2010135432A (ja) * 2008-12-02 2010-06-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP5640438B2 (ja) * 2010-04-15 2014-12-17 富士通セミコンダクター株式会社 半導体装置
US8525343B2 (en) * 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
US8173539B1 (en) * 2011-04-12 2012-05-08 Nanya Technology Corporation Method for fabricating metal redistribution layer
US10217644B2 (en) * 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures
CN105439079A (zh) * 2014-08-18 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
JP7077734B2 (ja) * 2018-04-09 2022-05-31 大日本印刷株式会社 構造体、およびその製造方法
US10468491B1 (en) 2018-07-03 2019-11-05 International Business Machines Corporation Low resistance contact for transistors
US20210043500A1 (en) * 2019-08-07 2021-02-11 Intel Corporation Multi-height interconnect trenches for resistance and capacitance optimization

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214891A (ja) * 1997-01-28 1998-08-11 Nec Corp 半導体装置
JP2000174027A (ja) * 1998-12-03 2000-06-23 Internatl Business Mach Corp <Ibm> 電子構造内に銅の導電体を形成する方法
JP2001044196A (ja) * 1999-07-30 2001-02-16 Fujitsu Ltd 半導体装置
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002299280A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置
JP2003257979A (ja) * 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744858A (en) * 1985-03-11 1988-05-17 Texas Instruments Incorporated Integrated circuit metallization with reduced electromigration
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
TW359884B (en) * 1998-01-07 1999-06-01 Nanya Technology Co Ltd Multi-level interconnects with I-plug and production process therefor
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
JP3910752B2 (ja) * 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法
JP2000299376A (ja) 1999-04-14 2000-10-24 Sony Corp 半導体装置及び半導体装置の製造方法
US6251806B1 (en) * 1999-08-12 2001-06-26 Industrial Technology Research Institute Method to improve the roughness of metal deposition on low-k material
JP3602393B2 (ja) * 1999-12-28 2004-12-15 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
KR100365641B1 (ko) * 2000-07-29 2002-12-26 삼성전자 주식회사 배선에 의한 기생 용량을 줄일 수 있는 반도체 장치 및 그형성방법
JP2002217195A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
KR100385227B1 (ko) * 2001-02-12 2003-05-27 삼성전자주식회사 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
JP2002319617A (ja) 2001-04-24 2002-10-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6534397B1 (en) * 2001-07-13 2003-03-18 Advanced Micro Devices, Inc. Pre-treatment of low-k dielectric for prevention of photoresist poisoning
TWI240352B (en) * 2001-08-03 2005-09-21 Winbond Electronics Corp Integrated circuit device of high Q MIM capacitor and manufacturing process thereof
US20030118798A1 (en) * 2001-12-25 2003-06-26 Nec Electronics Corporation Copper interconnection and the method for fabricating the same
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US7268075B2 (en) * 2003-05-16 2007-09-11 Intel Corporation Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)
JP2005026454A (ja) * 2003-07-02 2005-01-27 Toshiba Corp 容量素子、半導体集積回路及びこれらの製造方法
US7052990B2 (en) * 2003-09-03 2006-05-30 Infineon Technologies Ag Sealed pores in low-k material damascene conductive structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214891A (ja) * 1997-01-28 1998-08-11 Nec Corp 半導体装置
JP2000174027A (ja) * 1998-12-03 2000-06-23 Internatl Business Mach Corp <Ibm> 電子構造内に銅の導電体を形成する方法
JP2001044196A (ja) * 1999-07-30 2001-02-16 Fujitsu Ltd 半導体装置
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002299280A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置
JP2003257979A (ja) * 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法

Also Published As

Publication number Publication date
JP2005085983A (ja) 2005-03-31
US7265450B2 (en) 2007-09-04
US20080174018A1 (en) 2008-07-24
US20050054195A1 (en) 2005-03-10
CN1595635A (zh) 2005-03-16
CN1314102C (zh) 2007-05-02

Similar Documents

Publication Publication Date Title
KR100382729B1 (ko) 반도체 소자의 금속 컨택 구조체 및 그 형성방법
JP4118029B2 (ja) 半導体集積回路装置とその製造方法
JP4832807B2 (ja) 半導体装置
JP4041785B2 (ja) 半導体装置の製造方法
US20080174018A1 (en) Semiconductor device and method for fabricating the same
US20020175414A1 (en) Novel copper metal structure for the reduction of intra-metal capacitance
US20020064941A1 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
JP2003133415A (ja) 半導体素子の導電配線形成方法
JP5193542B2 (ja) 半導体装置の製造方法
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
JPWO2004088745A1 (ja) 半導体装置
JP2004014828A (ja) 半導体装置の製造方法
JP4638139B2 (ja) 半導体素子の金属配線形成方法
JP4587604B2 (ja) 半導体装置の製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP4211910B2 (ja) 半導体装置の製造方法
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
JP3552526B2 (ja) 半導体装置の導電体の製造方法
JP4714659B2 (ja) 半導体装置の製造方法
KR101051808B1 (ko) 국부연결배선을 이용한 반도체장치 제조 방법
JP4967207B2 (ja) 半導体装置の製造方法
KR100641488B1 (ko) 반도체 소자의 콘택 제조 방법
KR100685622B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100827483B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100744070B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4499390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term